專利名稱：半導(dǎo)體蝕刻速度改進的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成半導(dǎo)體元件制造，更具體的，涉及用于公共襯底上包括不同材料配置的多半導(dǎo)體器件的蝕刻控制工藝。
背景技術(shù)：
諸如那些與電子和光電子應(yīng)用相關(guān)的半導(dǎo)體元件常常包括半導(dǎo)體材料的層狀異質(zhì)結(jié)構(gòu)。構(gòu)成元件的半導(dǎo)體器件通常以垂直方向上層接層的工藝制造在公共層或襯底上。利用淀積和材料去除工藝選擇性地淀積并部分去除這些層以確定半導(dǎo)體器件。這些層可以具有納米級的厚度。該方法用于制造器件，例如二極管和晶體管。
一個集成半導(dǎo)體元件可以由具有各種不同材料組分和厚度的在公共層或襯底上互連的半導(dǎo)體器件組成。集成半導(dǎo)體元件使多功能能力，例如，但不限于激光器、調(diào)制器和探測器集成在公共襯底上成為可能。集成半導(dǎo)體制造工藝非常復(fù)雜。例如，平面單片集成通常需要多個具有不同組成和尺寸的外延(epi)-淀積的器件從公共平面層延伸，例如底部n+接觸層。
然而，器件由具有不同組成和尺寸的器件層構(gòu)成，因此總蝕刻速率不同。這些不同的蝕刻速率導(dǎo)致不能利用一個蝕刻工藝同時蝕刻器件層所有不需要的部分到公共層。由于這些不同的蝕刻速率，而采用復(fù)雜的工藝，例如針對每種器件類型的順序蝕刻。這種工藝昂貴且生產(chǎn)率低。
圖20A、20B和20C是利用一個蝕刻工藝形成多個不同器件的結(jié)果的一個實例的橫截面圖。圖20A是蝕刻之前從公共層9延伸的第一器件層19和相鄰的第二器件層29的橫截面圖。第一器件表面51的高度基本上與第二器件表面52的高度共面，以便最終制造出特殊用途所需要的具有基本共面表面的兩個器件。器件之間的共面關(guān)系可能在其他實施例中不需要且不限于此。在第一和第二器件層表面51、52上分別形成第一和第二蝕刻掩模39a、39b，掩模確定將通過蝕刻工藝從公共層9上除去的露出部分93。第一器件層19具有高于第二器件層29的蝕刻速率。
圖20B是選擇蝕刻工藝期間的結(jié)果的橫截面圖。第一器件層19的露出部分93已經(jīng)基本從公共層9上除去。第二器件層29的露出部分在正在被除去的工藝中形成部分蝕刻的第二器件層59。
圖20C是蝕刻工藝完成時的結(jié)果的橫截面圖，其中基本上所有露出的部分蝕刻的第二器件層59已經(jīng)從公共層9上除去。此時，與第一器件49鄰近的露出的公共層9也被蝕刻到下層91。第一器件49與第二器件79之間公共層9的間斷導(dǎo)致有缺陷的產(chǎn)品。
在制造過程中，一些處理步驟留下露出的器件側(cè)壁39a、39b。這些側(cè)壁在一些材料結(jié)構(gòu)中形成導(dǎo)電氧化層，例如，但不限于含InP和InGaAsP的結(jié)構(gòu)。因此，側(cè)壁39a、39b是順序鈍化的，以致在形成器件49、79的各個材料層之間，和/或在上述層到器件層之下層91之間將不存在漏電流。通常，通過包覆鈍化層(encasing passivationlayer)的施加實現(xiàn)鈍化，將包覆鈍化層在器件周圍和上面旋轉(zhuǎn)以包封側(cè)壁39a、39b，包覆鈍化層例如，但不限于將BCB聚合物和PMMA光致抗蝕劑。
集成半導(dǎo)體元件制造中的另一問題是提供層間互連。在大規(guī)模元件制造中的一個途徑是利用通路孔圓柱孔狀的特征穿過介電層從一層到另一層延伸，該特征提供有導(dǎo)電材料以便在不同層上實現(xiàn)與器件的互連。用于大規(guī)模元件的通路孔通常利用機械鉆孔形成。用于納米規(guī)模器件的通路孔的蝕刻工藝的問題在于，包括但不限于向制造工藝增加額外的步驟且對蝕刻溶液的變化敏感。
需要用于集成半導(dǎo)體元件制造的新方法，該新方法提供蝕刻速度改進、自對準通路孔形成和/或兩個或更多器件之間的平面化，其中蝕刻速度改進利用公共的蝕刻工藝有效地蝕刻多種不同材料直到公共層或襯底。該方法優(yōu)選地提供一種復(fù)雜性較低的、更寬的工藝，該方法具有低缺陷率，對下面所需的材料層造成小到?jīng)]有的損害，且/或相當(dāng)經(jīng)濟。

發(fā)明內(nèi)容
根據(jù)本發(fā)明提供一種用于制造半導(dǎo)體元件的方法，包括在部分公共層上形成具有第一預(yù)定蝕刻去除時間的第一構(gòu)圖的器件層；在公共層的鄰近部分上形成具有第二預(yù)定蝕刻去除時間的第二器件層，該第二預(yù)定蝕刻去除時間大于該第一預(yù)定蝕刻去除時間；在該第一構(gòu)圖的器件層上形成構(gòu)圖的犧牲層，該犧牲層具有第三預(yù)定蝕刻去除時間；在構(gòu)圖的犧牲層的一部分上形成第一硬掩模限定第一露出的構(gòu)圖部分，并在第二器件層的一部分上形成第二硬掩模限定第二露出的構(gòu)圖部分；以及蝕刻該第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分基本同時到達公共層，限定包括第一硬掩模、器件大小的犧牲層和第一器件的第一疊層，并限定包括第二硬掩模和第二器件的第二疊層。
根據(jù)本發(fā)明還提供一種用于制造微電子元件的方法，包括在至少部分公共層上形成第一器件層，在第一器件層上形成蝕刻停止層，并在該蝕刻停止層上形成犧牲層，該第一器件層具有第一預(yù)定蝕刻去除時間，該蝕刻停止層具有預(yù)定的蝕刻停止蝕刻去除時間，且該犧牲層具有預(yù)定的犧牲層蝕刻去除時間；在至少部分犧牲層上形成掩模，該掩模限定鄰近該掩模的第一露出部分；去除該第一露出部分限定構(gòu)圖的犧牲層、構(gòu)圖的蝕刻停止層和構(gòu)圖的第一器件層，以及露出的公共層部分；去除該掩模；在鄰近該構(gòu)圖的第一器件層的露出的公共層部分的至少一部分上形成第二器件層，第二器件層具有第二預(yù)定蝕刻去除時間，該第二預(yù)定蝕刻去除時間基本等于該預(yù)定的第一器件蝕刻去除時間、該預(yù)定的蝕刻停止蝕刻去除時間與該預(yù)定的犧牲層蝕刻去除時間的總和；在構(gòu)圖的犧牲層的一部分上形成第一硬掩模限定第一露出的構(gòu)圖部分，并在部分第二器件層的一部分上形成第二硬掩模限定第二露出的構(gòu)圖部分；以及蝕刻該第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分基本同時到達公共層，限定包括第一硬掩模、器件大小的犧牲層、器件大小的蝕刻停止層和第一器件的第一疊層，并限定包括第二硬掩模和第二器件的第二疊層。
根據(jù)本發(fā)明提供一種用于制造組件的方法，包括互連多個元件，其中至少一個元件包括使用以下方法制造的器件，該方法包括在部分公共層上形成具有第一預(yù)定蝕刻去除時間的第一構(gòu)圖的器件層；在公共層的鄰近部分上形成具有第二預(yù)定蝕刻去除時間的第二器件層，該第二預(yù)定蝕刻去除時間大于該第一預(yù)定蝕刻去除時間；在該第一構(gòu)圖的器件層上形成構(gòu)圖的犧牲層，該犧牲層具有第三預(yù)定蝕刻去除時間；在構(gòu)圖的犧牲層的一部分上形成第一硬掩模限定第一露出的構(gòu)圖部分，并在部分第二器件層上形成第二硬掩模限定第二露出的構(gòu)圖部分；以及蝕刻該第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分基本同時到達公共層，限定包括第一硬掩模、器件大小的犧牲層和第一器件的第一疊層，并限定包括第二硬掩模和第二器件的第二疊層。


圖1是根據(jù)本發(fā)明方法的實施例，襯底、共形器件層、蝕刻停止層和共形硬掩模層的橫截面圖；圖2是根據(jù)本發(fā)明方法的實施例，形成在硬掩模層上的掩模的橫截面圖；圖3是示出根據(jù)本發(fā)明方法的實施例，在蝕刻工藝之后掩模、硬掩模層、蝕刻停止層和器件層以及露出的襯底部分的橫截面圖；圖4是示出根據(jù)本發(fā)明方法的實施例，在去除掩模的蝕刻工藝并在露出的襯底上淀積第二器件層之后硬掩模層的橫截面圖；圖5是示出根據(jù)本發(fā)明方法的實施例，在用于限定硬掩模和限定的器件層的工藝之后硬掩模的橫截面圖；圖6A和6B是示出根據(jù)本發(fā)明方法的實施例，在適當(dāng)?shù)奈g刻工藝之后圖5實施例的公共層的橫截面圖；圖7是根據(jù)本發(fā)明方法的實施例，在用于去除第一硬掩模的蝕刻工藝之后圖6實施例的橫截面圖；圖8是根據(jù)本發(fā)明方法的實施例，在鈍化和平面化工藝之后圖7
圖10是根據(jù)本發(fā)明方法的實施例，在鈍化和平面化工藝之后圖9
具體實施例方式
在以下詳細描述中，參考構(gòu)成本文一部分的附圖，其中通篇中相同的數(shù)字表示相同的部分，并且通過說明實踐本發(fā)明的具體實施例的方式示出。能夠理解，可以利用其他實施例并在不脫離本發(fā)明的范圍下可以進行結(jié)構(gòu)或邏輯上的改變。因此，以下詳細描述不是限制性的，并且通過所附權(quán)利要求及其等同限定本發(fā)明的范圍。
根據(jù)本發(fā)明的方法，以下實施例作為應(yīng)用于化合物器件的制造來描述。這是可受益于本發(fā)明的一類器件的一個示例。本發(fā)明廣泛適用于各種材料工藝，包括但不限于磷化銦和其他基于化合物半導(dǎo)體的材料，以及硅，并且本發(fā)明不受所包括的示例的限制。本發(fā)明在需要在公共層或襯底上的不同材料和幾何構(gòu)型的多個器件之間的準平面化的情況下也有用。
在以下描述中，術(shù)語“器件”用于表示構(gòu)成有源半導(dǎo)體器件或元件的分立的材料層，同樣已知為半導(dǎo)體器件和化合物半導(dǎo)體器件。一個器件，包括電子和光電子器件中存在的器件，可以單獨地或組合形成許多結(jié)構(gòu)，例如，但不限于二極管、晶體管和FET。本發(fā)明的實施例可以在許多應(yīng)用中實踐，例如但不限于蝕刻速度改進、自對準通路孔的形成，和/或兩個或更多器件之間的平面化，其中蝕刻速度改進利用公共的蝕刻工藝基本上同時有效地蝕刻多種不同材料直到公共層或襯底，因此，本發(fā)明不限于以示例方式描述的器件和/或材料。
基于化合物半導(dǎo)體的器件廣泛應(yīng)用于各種電子和光電子(光子)系統(tǒng)。各種不同元素組合形成化合物半導(dǎo)體。雖然也考慮II-VIs和來自IV族的一些元素，但是最普通的元素組合來自III族和V族元素。這些組合包括鎵(Ga)和砷(As)形成砷化鎵(GaAs)、銦(In)和磷(P)形成磷化銦(InP)、硅(Si)和碳(C)形成碳化硅(SiC)以及鎵和氮形成氮化鎵(GaN)。通常，多于兩種的元素進行組合，例如用鋁(Al)形成包括AlGaP和AlGaN，以及InGaAsP和InGaAsN的合金。
基于化合物半導(dǎo)體的器件從公共層或襯底形成或生長。襯底由材料構(gòu)成，該材料包括但不限于硅或基于化合物半導(dǎo)體的材料，該材料形成或切片成已知的晶片。通常將晶片切片并拋光以形成薄的初始襯底，在該襯底上制造電子或光子器件。器件可以直接從襯底制造，或從淀積在襯底上的一個或更多的材料層制造。
圖1至17示出了根據(jù)本發(fā)明方法的實施例的包括多個器件的集成半導(dǎo)體元件的制造在不同階段的結(jié)果的側(cè)面截面圖。通過示例方式示出制造技術(shù)，但不限于此，因為為其他技術(shù)可以用于制造具有類似特征和特性的器件。這些圖示出了具有直邊和銳角的理想化結(jié)構(gòu)。應(yīng)該明白和理解，通過本發(fā)明方法的實施例形成的最終結(jié)構(gòu)在基本不影響預(yù)定結(jié)果的情況下，可以與圖中方式所示的理想化結(jié)構(gòu)有偏差，例如，但不限于非直邊和圓角。
圖1至17示出了以示例方式示出的兩個器件以特別指出本發(fā)明的元件。應(yīng)該理解，用本發(fā)明的方法可以在襯底上制造多于兩個的器件，甚至可能是幾百幾千個器件。同樣應(yīng)該理解，其中，該多個器件可以具有任何尺寸、形狀和材料成分，而不限于在此示出和描述的那些。示出了提供在單個公共層上的器件，該公共層可以是，但不限于是襯底和本身位于襯底或其他材料層之上的公共材料層中的任何一種。
根據(jù)本發(fā)明方法的實施例，該方法利用第一半導(dǎo)體層上的犧牲層，其中與第二半導(dǎo)體層相比，第一半導(dǎo)體層具有更快的蝕刻去除時間。犧牲層對第一半導(dǎo)體層提供蝕刻去除速度降低，以確保蝕刻去除基本同時到達具有一個或多個第二半導(dǎo)體層的公共層。預(yù)先確定犧牲層的成分和/或厚度，以便結(jié)合第一半導(dǎo)體層提供期望的蝕刻去除時間。
圖1是公共層1、第一半導(dǎo)體層2、蝕刻停止層3和犧牲層4的橫截面圖。第一半導(dǎo)體層2包括將形成期望的第一器件的半導(dǎo)體材料。第一半導(dǎo)體層2可以是一種材料的單個層，例如但不限于InP，或者包括化合物器件的多個材料層，例如但不限于InP/InGaAsP多量子阱/InP。
蝕刻停止層3包括預(yù)先確定的材料，該材料對預(yù)先確定的蝕刻工藝有抗蝕性。提供蝕刻停止層3以停止或防止額外的蝕刻去除，本領(lǐng)域已知工藝。例如，其中GaAs層可以用H2O-H2O2-NH4OH蝕刻，當(dāng)其遇到AlAs時，蝕刻去除將停止。其中包括AlGaAs、AlAs和InGaP的蝕刻停止層3是本技術(shù)領(lǐng)域已知的。
提供蝕刻停止層3以便在犧牲層4被蝕刻去除時防止器件的蝕刻。在根據(jù)本發(fā)明方法的其他實施例中，不提供蝕刻停止層3，例如但不限于，當(dāng)器件層2包括對用于蝕刻犧牲層4的蝕刻劑有抗蝕性的材料時。如將在下面所論述的，需要使由第一半導(dǎo)體層2構(gòu)成的第一器件受到少量或不受到蝕刻去除。
犧牲層4包括在鄰近器件層上的材料，該材料與隨后將被蝕刻的材料互補(complimentary)。下面會論述在蝕刻工藝中犧牲層4的重要性。
圖2是在圖1實施例的犧牲層4上形成的掩模5的橫截面圖。形成掩模5的方法使用熟知的方法，例如但不限于，光刻技術(shù)。
圖3是在圖2實施例的適當(dāng)蝕刻工藝后公共層1的橫截面圖。掩模5用于形成構(gòu)圖的犧牲層14、構(gòu)圖的蝕刻停止層13和構(gòu)圖的第一半導(dǎo)體層12。蝕刻工藝除去了未被掩模5保護的露出部分，以露出下面的公共層1的相應(yīng)部分。
圖4是在用適當(dāng)?shù)奈g刻工藝除去掩模之后并在圖3實施例的公共層1的露出部分上淀積第二半導(dǎo)體層6之后公共層1的橫截面圖。用例如但不限于根據(jù)本實施例使用的外延方法的方法在露出的公共層1上淀積第二半導(dǎo)體層6。也可以考慮本技術(shù)領(lǐng)域中已知的其他淀積方法。預(yù)先確定第二半導(dǎo)體層6的第二半導(dǎo)體層表面26的高度，使其基本上與構(gòu)圖的第一半導(dǎo)體層12的構(gòu)圖的第一半導(dǎo)體層表面42一致，在本實施例中以示例的方式示出，但不限于此。
圖5是圖4實施例上的第一和第二硬掩模7a、7b的橫截面圖。第一硬掩模7a形成在構(gòu)圖的犧牲層14上，且第二硬掩模7b形成在第二半導(dǎo)體層6上。以常規(guī)工藝形成的第一和第二硬掩模7a、7b包括具有對選擇蝕刻鄰近的露出層的蝕刻化學(xué)有抗蝕性的預(yù)定的蝕刻特性的材料。第一和第二硬掩模7a、7b包括例如但不限于二氧化硅(SiO2)、氮化硅(Si3N4)和金屬的材料。形成第一和第二硬掩模7a、7b的方法使用熟知的方法，例如但不限于光刻掩模和蝕刻技術(shù)。
第一硬掩模7a確定下面層的預(yù)定器件大小部分，其中在本實施例中，下面層包括構(gòu)圖的犧牲層14和其下的各層。確定第一露出部分31，該第一露出部分31定義為未直接位于第一硬掩模7a之下的構(gòu)圖的犧牲層24、構(gòu)圖的蝕刻停止層13和構(gòu)圖的第一半導(dǎo)體層12的露出部分。
第二硬掩模7b用于確定第二半導(dǎo)體層6的預(yù)定器件尺寸部分和未直接位于第二硬掩模7b之下的第二半導(dǎo)體層6的第二露出部分33。
在從公共層1上除去第一和第二露出部分31、33的蝕刻工藝期間，其中從公共層蝕刻去除第一露出部分31的時間基本上與從公共層蝕刻去除第二露出部分33的時間相同。蝕刻去除第二露出部分33的時間通過以下方法預(yù)先確定，例如但不限于，解析分析、實驗分析、預(yù)存蝕刻速率數(shù)據(jù)，和/或新導(dǎo)出蝕刻速率數(shù)據(jù)。其中，該分析考慮材料成分、材料特性和第二露出部分33的層厚以及蝕刻化學(xué)的成分和使用的工藝。為示例和說明目的，蝕刻去除第二露出部分33的時間是第二半導(dǎo)體層6的厚度與0.1μm/min的蝕刻速率的比值。
蝕刻去除第二露出部分33的時間與用于構(gòu)圖的蝕刻停止層13(若存在)的第一露出部分31和構(gòu)圖的第一半導(dǎo)體層12的蝕刻去除時間的相似確定進行比較；為了說明，假定蝕刻去除每一個的組合時間小于第二露出部分33的。為了補償蝕刻去除時間上的差別并提供蝕刻去除到或在公共層1內(nèi)的時間對第一和第二露出部分31、33來說基本相同，在蝕刻停止層3上淀積犧牲層4，如圖1所示。提供犧牲層4，在其他特性和參數(shù)中，該犧牲層4具有但不限于預(yù)定的材料成分、材料特性和/或?qū)雍?，以便提供與第一露出部分在蝕刻去除時間上的差別基本相等的蝕刻去除時間。因此，犧牲層24提供延長的蝕刻速率機制，以便提供用于基本同時到達公共層的蝕刻去除的時間控制。
犧牲層4的蝕刻速率和蝕刻去除的相應(yīng)時間通過以下方法預(yù)先確定，例如但不限于，解析分析、實驗分析、預(yù)存蝕刻速率數(shù)據(jù)和/或新導(dǎo)出蝕刻速率數(shù)據(jù)。其中，該分析考慮材料成分、材料特性和第一露出部分31的層厚，以及蝕刻化學(xué)的成分和使用的工藝。犧牲層4包括一種或幾種材料，例如但不限于，半導(dǎo)體材料。在根據(jù)本發(fā)明的一個實施例中，犧牲層4包括與第二半導(dǎo)體層6相同的材料。
為說明目的，通過計算第一器件層厚度的厚度與第一器件層蝕刻速率的比值預(yù)先確定第一預(yù)定蝕刻去除時間，并通過計算第二器件層厚度與第二器件層蝕刻速率的比值預(yù)先確定第二預(yù)定蝕刻去除時間，從而確定所需的犧牲層4的厚度，以提供基本為零的蝕刻時間差；并且，其中在第一器件層上形成犧牲層包括確定犧牲層的厚度，該犧牲層的厚度為蝕刻去除時間差與犧牲層蝕刻速率的乘積，以及在第一器件層上形成犧牲層到已確定的犧牲層厚度。
在實施例中，其中在第一器件層2與犧牲層4之間提供蝕刻停止層3或任何其他材料層，當(dāng)確定犧牲層4的厚度時必須考慮到用于這些層的蝕刻去除時間，因為它們也將被蝕刻去除。在圖1的實施例中，提供在第一器件層2露出部分上的犧牲層4的蝕刻時間必須較小，以適應(yīng)用于蝕刻停止層3的蝕刻時間。
在沒有提供蝕刻速率延長機制的構(gòu)圖的犧牲層24的益處的情況下，在露出的第二部分33去除之前，露出的第一部分31將被去除直到公共層1。隨著蝕刻工藝繼續(xù)，為了將剩余的露出的第二部分33去除到公共層1，鄰近第一器件疊層35的公共層1的露出部分可能被蝕刻穿而得到不需要的結(jié)果。
圖6A和6B是在適當(dāng)?shù)奈g刻工藝之后圖5的實施例的橫截面圖示出公共層1。蝕刻工藝將限定第一器件疊層35和第二器件疊層36的第一和第二露出部分31、33去除到公共層(圖6A)，或公共層1之內(nèi)(圖6B)。第一器件疊層35包括第一硬掩模7a、器件大小的犧牲層24、器件大小的蝕刻停止層23和第一器件22。第二器件疊層36包括第二硬掩模7b和第二器件16。第一和第二器件疊層35、36從相同的公共層1延伸。
以上確定的適當(dāng)蝕刻工藝取決于被蝕刻層的材料成分。例如，一種蝕刻工藝包括，但不限于已知為干法蝕刻的等離子體蝕刻工藝。合適的等離子體蝕刻工藝包括，但不限于熟知的CH4+H2+O2系統(tǒng)。等離子體蝕刻特別適用于只有未在第一和第二硬掩模7a、7b遮蔽中的那些材料層的選擇性蝕刻。結(jié)果提供了精細限定的器件結(jié)構(gòu)，該器件結(jié)構(gòu)具有良好限定的器件側(cè)壁32，該側(cè)壁32基本與第一和第二硬掩模7a、7b的周界共面。
另一工藝已知為濕法蝕刻工藝。濕法蝕刻工藝包括使用向目標表面施加的化學(xué)蝕刻流體。例如，其中構(gòu)圖的第一半導(dǎo)體層12和/或第二半導(dǎo)體層6包括化合物半導(dǎo)體，例如，但不限于一層或多層InP和InGaAsP，適當(dāng)?shù)臐穹ㄎg刻化學(xué)溶液包括，但不限于飽和溴水和其他溴基蝕刻劑。在本示例中，溴基蝕刻劑不像其他具有電位的蝕刻工藝那樣的選擇性來蝕刻器件層中的多個材料層，但是可以將溴基蝕刻劑制得具有一定程度的選擇性以調(diào)整特定材料層的蝕刻速率。濕法蝕刻工藝可以在對所得到的幾何圖形提供非常精確的控制。例如，HCl是用于InP的優(yōu)良蝕刻劑，但不能顯著地蝕刻InGaAsP。
圖6A、6B所示的實施例為集成半導(dǎo)體元件的許多不同構(gòu)造的制備提供了用于進一步處理的起始點。其中，在本發(fā)明方法的實施例中，將第一和第二器件22、16露出并進一步處理。其中，在其他實施例中，在除去第一和第二硬掩模7a、7b之前進行額外的處理。公共層1在第一和第二器件疊層35、36之間存在基本上平坦的表面，該表面在進一步處理中有利。
圖7是用于去除第一硬掩模17a、器件大小的犧牲層24和器件大小的蝕刻停止層23露出第一器件22以及去除第二硬掩模17b露出第二器件16的蝕刻工藝之后的圖6A實施例的橫截面圖。合適的蝕刻工藝，作為示例但不限于此，包括使用合緩沖劑的氫氟酸(BHF)的濕法蝕刻工藝和使用C2F6+CHF3+O2的等離子體蝕刻工藝，其中硬掩模層包括SiO2。蝕刻工藝可以包括適于每個材料層的不同蝕刻化學(xué)。
圖8是根據(jù)本發(fā)明實施例，鈍化和平面化之后的圖7實施例的橫截面圖。在公共層1上施加鈍化層83以包封第一和第二器件22、16。鈍化層83與第一器件表面42和第二器件表面26平面化形成平面化表面84。其中，鈍化層83保護第一和第二器件22、16的側(cè)面不被氧化和污染。可以進行進一步處理，例如，但不限于金屬化該平面化表面84，以便互連公共層1上的第一和第二器件22、16和/或與其他器件互連。
圖9是在根據(jù)本發(fā)明的另一實施例中，將共形鈍化層81的淀積施加到公共層1以及第一和第二器件42、26上之后圖7實施例的橫截面圖。其中，共形鈍化層81是防止第一和第二器件42、26氧化的、與其上進行淀積的表面緊密接觸的薄層，和/或是用于改善層間或?qū)觾?nèi)電隔離的介電層。共形鈍化層81可以是利用任何合適工藝施加的具有預(yù)定蝕刻特性的任何合適的材料。在一個實施例中，合適的材料是化學(xué)氣相淀積的Si3N4。由于第一和第二側(cè)壁32a、32b可以具有基本垂直的取向，因此施加工藝必須是能夠在垂直表面上基本均勻地淀積材料的一種工藝，例如，但不限于成角度的金屬蒸發(fā)工藝。
圖10是根據(jù)本發(fā)明實施例，鈍化和平面化工藝之后圖9實施例的橫截面圖，且基本與圖7-8所代表的工藝相似。在平面化工藝之后，共形鈍化層81為第一和第二器件42、26提供鈍化襯墊85。
圖11是示出向公共層1施加鈍化層8并包封第一和第二器件疊層35、36的圖6A實施例的橫截面圖。為了鈍化側(cè)壁，施加鈍化層8以使其與側(cè)壁32a、32b一致。所施加的鈍化層表面38延伸到公共層1上的預(yù)定的高度，該高度至少與硬掩模表面17a齊平或在高于硬掩模表面17a的高度上，該硬掩模表面17a代表公共層1上在最高高度的硬掩模表面。從具有適當(dāng)?shù)碾妼W(xué)特性和蝕刻特性的材料中預(yù)先選擇鈍化層8。用于鈍化層8的合適材料包括，但不限于二苯并甲基環(huán)戊烯醇酮(Bisbenzocyclotene BCB)聚合物。其中，在一種施加技術(shù)中，在公共層1上旋涂包封鈍化層以使其與第一和第二器件疊層35、36一致。
圖12是示出施加的鈍化層18或在降低鈍化層表面38高度的合適的蝕刻工藝之后圖11實施例的橫截面圖。合適的蝕刻工藝包括，但不限于等離子體蝕刻工藝。該蝕刻工藝產(chǎn)生鈍化層表面48，該鈍化層表面48在基本與第一硬掩模表面17a齊平并露出該第一硬掩模表面17a的高度。
圖13是蝕刻工藝后圖12實施例的橫截面圖，該蝕刻工藝用于去除第一硬掩模17a、器件大小的犧牲層24和器件大小的蝕刻停止層23露出第一器件22的第一器件表面42，并形成第一器件空腔(cavity)27a。合適的蝕刻工藝，作為示例但不限于此，包括使用含緩沖劑的氫氟酸(BHF)的濕法蝕刻工藝和使用C2F6+CHF3+O2的等離子體蝕刻工藝，其中硬掩模層包括SiO2。蝕刻工藝可以包含適于每個材料層的不同的化學(xué)蝕刻劑。
再者，應(yīng)認識到當(dāng)蝕刻去除器件大小的犧牲層24時，提供器件大小的蝕刻停止層23以防止第一器件22的蝕刻。用基本對第一器件22無害的蝕刻溶液除去器件大小的蝕刻停止層23。
在根據(jù)本發(fā)明方法的其他實施例中，當(dāng)?shù)谝黄骷砻?2由對蝕刻器件大小的犧牲層24的蝕刻化學(xué)有抗蝕性的材料構(gòu)成時，則不提供器件大小的蝕刻停止層23。希望第一器件表面42少受或不受蝕刻。
圖14是示出降低鈍化層表面48高度的合適的蝕刻工藝之后的鈍化層28的圖13實施例的橫截面圖。蝕刻工藝產(chǎn)生鈍化層表面58，該鈍化層表面58在基本與第二硬掩模表面17b齊平的高度上并露出第二硬掩模表面17b，該第二硬掩模表面17b代表在次最高高度上的硬掩模表面。
圖15是去除第二硬掩模7b露出第二器件16的第二器件表面26之后圖14實施例的橫截面圖。第二硬掩模7b的去除以基本與用于去除第一硬掩模7a的相同的方法進行。第二硬掩模7b的去除形成第二器件空腔27b。
由于第二半導(dǎo)體層表面26的高度預(yù)定得基本與構(gòu)圖的第一半導(dǎo)體層表面42共面，如圖4所示，因此第一和第二器件表面42、26的高度基本共面。應(yīng)該認識到，第一和第二器件表面42、26的公共層1上的高度取決于第一器件層2的高度，如圖1所示。
重新參照圖15，根據(jù)本發(fā)明的方法提供第一器件空腔27a和第二器件空腔27b。第一和第二器件空腔27a、27b提供從第一和第二器件表面42、26延伸到鈍化層表面58的高分辨率通路孔。與包括蝕刻鈍化層28所設(shè)計的蝕刻工藝的工藝形成對比，通過作為模子的材料層內(nèi)部限定第一和第二器件空腔27a、27b使其與該模子一致。因此，與通過直接蝕刻包含通路孔的層所提供的較低分辨率通路孔形成對比，第一和第二器件空腔27a、27b形成高分辨率的通路孔。與要求通路孔尺寸過小以適應(yīng)尺寸公差的較低限定和控制的工藝相比，通過這些實施例提供的高度限定和可控制的通路孔能夠產(chǎn)生具有較大直徑的通路孔。
圖16是在根據(jù)本發(fā)明的另一實施例中，向公共層1以及第一和第二器件疊層35、36施加共形鈍化層81的淀積之后圖6A實施例的橫截面圖，且基本如圖9的實施例所述。其中，共形鈍化層81是防止第一和第二器件42、26氧化的、與其上進行淀積的表面緊密接觸的薄層，和/或是用于改善層間和層內(nèi)電隔離的介電層。共形鈍化層81可以是利用任何合適工藝施加的具有預(yù)定蝕刻特性的任何合適的材料。在本實施例中，合適的材料對用于蝕刻去除硬掩模層7a、7b的蝕刻工藝例如但不限于Si3N4的化學(xué)氣相淀積有抗蝕性。
圖17是與圖11-15中提供的實施例基本相似的工藝之后圖16實施例的橫截面圖。得到的第一和第二器件空腔27a、27b提供有鈍化襯墊85。
圖18A是根據(jù)本發(fā)明方法的實施例的流程圖。根據(jù)本發(fā)明方法的一個實施例包括102在部分公共層上形成具有第一預(yù)定蝕刻去除時間的第一構(gòu)圖的器件層；104在公共層的鄰近部分上形成具有第二預(yù)定蝕刻去除時間的第二器件層，第二預(yù)定蝕刻去除時間大于第一預(yù)定蝕刻去除時間；106在第一構(gòu)圖的器件層上形成構(gòu)圖的犧牲層，犧牲層具有第三預(yù)定蝕刻去除時間，第三預(yù)定蝕刻去除時間基本上等于第二和第一預(yù)定蝕刻去除時間之間的差；108在構(gòu)圖的犧牲層的一部分上形成限定第一露出的構(gòu)圖部分的第一硬掩模，并在部分第二器件層上形成限定第二露出的構(gòu)圖部分的第二硬掩模；以及
110蝕刻第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分基本同時到達公共層，限定出包括第一硬掩模、器件大小的犧牲層和第一器件的第一疊層，并限定出包括第二硬掩模和第二器件的第二疊層。
根據(jù)本發(fā)明方法的另一實施例包括基本上與102、104、106、108和110中提供的方法相同的方法，還包括112去除第一硬掩模和器件大小的犧牲層露出第一器件，并去除第二掩模露出第二器件；以及114用包封鈍化層鈍化并平面化第一和第二器件。
根據(jù)本發(fā)明方法的又一實施例包括基本上與102、104、106、108、110和112中提供的方法相同的方法，還包括116在公共層以及第一和第二器件上淀積共形鈍化層；以及118用包封鈍化層118包封并平面化第一和第二器件。
根據(jù)本發(fā)明方法的再一實施例包括基本上與上述102、104、106、108和110提供的方法相同的方法，還包括122在公共層上提供包封鈍化層包封第一和第二器件疊層，包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；124降低鈍化層表面的高度露出第一硬掩模；126去除第一硬掩模和器件大小的犧牲層露出第一器件并限定第一空腔；128降低鈍化層表面的高度以露出第二硬掩模；以及130去除第二硬掩模露出第二器件并限定第二空腔。
根據(jù)本發(fā)明方法的另一實施例包括與上述102、104、106、108和110所提供的基本相同的方法，還包括132在公共層以及第一和第二器件疊層上淀積共形鈍化層；134在共形鈍化層上提供包封鈍化層包封第一和第二器件疊層，包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；136降低鈍化層表面的高度露出共形鈍化層的第一部分；138去除共形鈍化層的第一部分、第一硬掩模和器件大小的犧牲層露出第一器件并限定具有鈍化襯墊的第一空腔；140降低鈍化層表面的高度以露出第二部分共形鈍化層；以及
142去除共形鈍化層的第二部分、第二硬掩模露出第二器件并限定具有鈍化襯墊的第二空腔。
圖18B是根據(jù)本發(fā)明方法的實施例的流程圖。根據(jù)本發(fā)明方法的一個實施例包括150在至少部分公共層上形成第一器件層，在第一器件層上形成蝕刻停止層，并在蝕刻停止層上形成犧牲層，第一器件層具有第一預(yù)定蝕刻去除時間，蝕刻停止層具有預(yù)定蝕刻停止的蝕刻去除時間，且犧牲層具有預(yù)定的犧牲層蝕刻去除時間；152在至少部分犧牲層上形成掩模，掩模限定鄰近該掩模的第一露出部分；154去除第一露出部分限定構(gòu)圖的犧牲層、構(gòu)圖的蝕刻停止層和構(gòu)圖的第一器件層，以及露出的公共層部分；156去除掩模；158在鄰近構(gòu)圖的第一器件層的露出的公共層部分的至少一部分上形成第二器件層，第二器件層具有第二預(yù)定蝕刻去除時間，該第二預(yù)定蝕刻去除時間基本等于預(yù)定的第一器件蝕刻去除時間、預(yù)定的蝕刻停止蝕刻去除時間和預(yù)定的犧牲層蝕刻去除時間的總和；160在構(gòu)圖的犧牲層的一部分上形成第一硬掩模限定第一露出的構(gòu)圖部分，并在部分第二器件層上形成第二硬掩模限定第二露出的構(gòu)圖部分；以及162蝕刻第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分使其基本同時到達公共層，限定包括第一硬掩模、器件大小的犧牲層、器件大小的蝕刻停止層和第一器件的第一疊層，并限定包括第二硬掩模和第二器件的第二疊層。
根據(jù)本發(fā)明方法的另一實施例包括與150、152、154、156、158、160和162所提供的基本相同的方法，還包括164去除第一硬掩模、器件大小的犧牲層和器件大小的蝕刻停止層露出第一器件，并去除第二掩模露出第二器件；以及166用包封鈍化層鈍化并平面化第一和第二器件。
根據(jù)本發(fā)明方法的另一實施例包括與150、152、154、156、158、160、162和164所提供的基本相同的方法，還包括168在公共層以及第一和第二器件上淀積共形鈍化層；以及
170用包封鈍化層170包封并平面化第一和第二器件。
根據(jù)本發(fā)明方法的另一實施例包括與上述150、152、154、156、158、160和162所提供的基本相同的方法，還包括172在公共層上提供包封鈍化層包封第一和第二器件疊層，包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；174降低鈍化層表面的高度露出第一硬掩模；176去除第一硬掩模、器件大小的犧牲層和器件大小的蝕刻停止層露出第一器件并限定第一空腔；178降低鈍化層表面的高度以露出第二硬掩模；以及180去除第二硬掩模露出第二器件并限定第二空腔。
根據(jù)本發(fā)明方法的另一實施例包括與上述150、152、154、156、158、160和162所提供的基本相同的方法，還包括182在公共層以及第一和第二器件疊層上淀積共形鈍化層；184在共形鈍化層上提供包封鈍化層包封第一和第二器件疊層，包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；186降低鈍化層表面的高度露出共形鈍化層的第一部分；188去除共形鈍化層的第一部分、第一硬掩模、器件大小的犧牲層和蝕刻停止層露出第一器件并限定具有鈍化襯墊的第一空腔；190降低鈍化層表面的高度以露出共形鈍化層的第二部分；以及192去除共形鈍化層的第二部分和第二硬掩模露出第二器件并限定具有鈍化襯墊的第二空腔。
圖19是包括多個互連元件92、94的組件90的頂視圖，其中至少一個元件92包括由根據(jù)本發(fā)明方法的實施例制造的器件構(gòu)成的集成半導(dǎo)體元件。將集成半導(dǎo)體元件測試、分割、封裝、合并成元件92，并集成到組件90中。組件90的示例包括，但不限于蜂窩電話、聯(lián)網(wǎng)系統(tǒng)、高亮度(HB)發(fā)光二極管(LED)、激光二極管(LD)、光電二極管、調(diào)制器二極管和多結(jié)太陽能電池。
根據(jù)本發(fā)明的方法可以用于制造許多類型的器件，例如，但不限于，普遍用于無線便攜電話、蜂窩電話以及其他通信器件中的異質(zhì)雙極晶體管(HBT)和高電子遷移率晶體管(HEMT)。
根據(jù)本發(fā)明的方法可以用于制造適于許多應(yīng)用的基于各種半導(dǎo)體材料的器件。例如，但不限于此，由于InP器件具有提供用于寬帶光纖和無線元件的功能可靠性和高速操作的性能，因此通信網(wǎng)絡(luò)需要磷化銦(InP)基器件。
由于GaN的密實存儲數(shù)據(jù)和信息的能力，因此藍色頻譜的HB-LED和激光二極管以及存儲器件需要氮化鎵基器件?；谏榛墕纹⒉呻娐?GaAs MMIC)器件具有輸送寬范圍波長的能力，例如那些與傳輸?shù)降厍蛏先魏蔚胤降碾娨曅l(wèi)星傳輸相關(guān)的器件，該地方有具有MMIC器件的圓盤式衛(wèi)星電視天線。
為了描述優(yōu)選實施例，雖然已經(jīng)在此說明并描述了具體實施例，但是本領(lǐng)域技術(shù)人員應(yīng)該認識到，在不脫離本發(fā)明范圍的情況下，也可以用適合達到相同目的的、廣泛的各種備選的和/或等價的實現(xiàn)方法代替已示出并描述的具體實施例。本領(lǐng)域技術(shù)人員容易理解本發(fā)明可以以非常廣泛的不同實施例來實現(xiàn)。本申請意圖覆蓋在此披露的實施例的任何改進或改變。因此，很明顯本發(fā)明僅受限于權(quán)利要求及其等同。
權(quán)利要求
1.一種用于制造半導(dǎo)體元件的方法，包括在部分公共層上形成具有第一預(yù)定蝕刻去除時間的第一構(gòu)圖的器件層；在公共層的鄰近部分上形成具有第二預(yù)定蝕刻去除時間的第二器件層，該第二預(yù)定蝕刻去除時間大于該第一預(yù)定蝕刻去除時間；在該第一構(gòu)圖的器件層上形成構(gòu)圖的犧牲層，該犧牲層具有第三預(yù)定蝕刻去除時間；在構(gòu)圖的犧牲層的一部分上形成第一硬掩模限定第一露出的構(gòu)圖部分，并在第二器件層的一部分上形成第二硬掩模限定第二露出的構(gòu)圖部分；以及蝕刻該第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分基本同時到達公共層，限定包括第一硬掩模、器件大小的犧牲層和第一器件的第一疊層，并限定包括第二硬掩模和第二器件的第二疊層。
2.權(quán)利要求1的方法，還包括通過計算第一器件層厚度與第一器件層蝕刻速率的比值預(yù)先確定該第一預(yù)定蝕刻去除時間，并通過計算第二器件層厚度與第二器件層蝕刻速率的比值預(yù)先確定該第二預(yù)定蝕刻去除時間，通過從第二蝕刻去除時間減去第一蝕刻去除時間計算蝕刻去除時間差，其中在第一器件層上形成犧牲層包括確定犧牲層厚度，該犧牲層厚度為蝕刻去除時間差與犧牲層蝕刻速率的乘積，并且在第一器件層上將犧牲層形成到該犧牲層厚度。
3.權(quán)利要求1的方法，還包括去除第一硬掩模和器件大小的犧牲層露出第一器件，并去除第二硬掩模露出第二器件；以及用包封鈍化層鈍化并平面化第一和第二器件。
4.權(quán)利要求1的方法，還包括去除第一硬掩模和器件大小的犧牲層露出第一器件，并去除第二硬掩模露出第二器件；在公共層以及第一和第二器件上淀積共形鈍化層；以及用包封鈍化層包封和平面化第一和第二器件。
5.權(quán)利要求1的方法，還包括在公共層上提供包封鈍化層包封第一和第二器件疊層，該包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；降低該鈍化層表面的高度露出第一硬掩模；去除第一硬掩模和器件大小的犧牲層露出第一器件并限定第一空腔；降低該鈍化層表面的高度以露出第二硬掩模；以及去除第二硬掩模露出第二器件并限定第二空腔。
6.權(quán)利要求1的方法，其中在第一器件層上形成犧牲層包括在公共層以及第一和第二器件疊層上淀積共形鈍化層；在該共形鈍化層上提供包封鈍化層包封第一和第二器件疊層，該包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；降低該鈍化層表面的高度露出該共形鈍化層的第一部分；去除該共形鈍化層的第一部分、第一硬掩模和器件大小的犧牲層露出第一器件并限定具有鈍化襯墊的第一空腔；降低該鈍化層表面的高度以露出該共形鈍化層的第二部分；以及去除該共形鈍化層的第二部分和第二硬掩模露出第二器件并限定具有鈍化襯墊的第二空腔。
7.權(quán)利要求1的方法，其中在第一構(gòu)圖的器件層上形成構(gòu)圖的犧牲層，該犧牲層具有第三預(yù)定蝕刻去除時間，包括在第一構(gòu)圖的器件層上形成構(gòu)圖的蝕刻停止層并在該構(gòu)圖的蝕刻停止層上形成構(gòu)圖的犧牲層，該犧牲層和該蝕刻停止層具有組合的第三預(yù)定蝕刻去除時間。
8.權(quán)利要求1的方法，其中蝕刻第一和第二露出的構(gòu)圖部分包括使用濕法蝕刻工藝蝕刻第一和第二露出的構(gòu)圖部分。
9.權(quán)利要求5的方法，其中降低該鈍化層表面的高度包括使用干法蝕刻工藝層蝕刻該包封鈍化層。
10.權(quán)利要求1的方法，其中形成第一和第二硬掩模包括形成包括選自二氧化硅、氮化硅和金屬構(gòu)成的組中的材料的第一和第二硬掩模。
11.一種用于制造微電子元件的方法，包括在至少部分公共層上形成第一器件層，在第一器件層上形成蝕刻停止層，并在該蝕刻停止層上形成犧牲層，該第一器件層具有第一預(yù)定蝕刻去除時間，該蝕刻停止層具有預(yù)定的蝕刻停止蝕刻去除時間，且該犧牲層具有預(yù)定的犧牲層蝕刻去除時間；在至少部分犧牲層上形成掩模，該掩模限定鄰近該掩模的第一露出部分；去除該第一露出部分限定構(gòu)圖的犧牲層、構(gòu)圖的蝕刻停止層和構(gòu)圖的第一器件層，以及露出的公共層部分；去除該掩模；在鄰近該構(gòu)圖的第一器件層的露出的公共層部分的至少一部分上形成第二器件層，第二器件層具有第二預(yù)定蝕刻去除時間，該第二預(yù)定蝕刻去除時間基本等于該預(yù)定的第一器件蝕刻去除時間、該預(yù)定的蝕刻停止蝕刻去除時間與該預(yù)定的犧牲層蝕刻去除時間的總和；在構(gòu)圖的犧牲層的一部分上形成第一硬掩模限定第一露出的構(gòu)圖部分，并在部分第二器件層的一部分上形成第二硬掩模限定第二露出的構(gòu)圖部分；以及蝕刻該第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分基本同時到達公共層，限定包括第一硬掩模、器件大小的犧牲層、器件大小的蝕刻停止層和第一器件的第一疊層，并限定包括第二硬掩模和第二器件的第二疊層。
12.權(quán)利要求11的方法，還包括通過計算第一器件層厚度與第一器件層蝕刻速率的比值預(yù)先確定第一預(yù)定蝕刻去除時間，并通過計算第二器件層厚度與第二器件層蝕刻速率的比值預(yù)先確定第二預(yù)定蝕刻去除時間，通過從第二蝕刻去除時間減去第一蝕刻去除時間計算蝕刻去除時間差，其中在第一器件層上形成犧牲層包括確定犧牲層厚度，該犧牲層厚度為蝕刻去除時間差與犧牲層蝕刻速率的乘積，以及在第一器件層上將犧牲層形成到該犧牲層厚度。
13.權(quán)利要求11的方法，還包括去除第一硬掩模、器件大小的犧牲層和器件大小的蝕刻停止層露出第一器件，并去除第二掩模露出第二器件；以及用包封鈍化層鈍化并平面化第一和第二器件。
14.權(quán)利要求11的方法，還包括去除第一硬掩模、器件大小的犧牲層和器件大小的蝕刻停止層露出第一器件，并去除第二掩模露出第二器件；在公共層以及第一和第二器件上淀積共形鈍化層；以及用包封鈍化層包封并平面化第一和第二器件。
15.權(quán)利要求11的方法，還包括在公共層上提供包封鈍化層包封第一和第二器件疊層，該包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；降低該鈍化層表面的高度露出第一硬掩模；去除第一硬掩模、器件大小的犧牲層和器件大小的蝕刻停止層露出第一器件并限定第一空腔；降低該鈍化層表面的高度露出第二硬掩模；以及去除第二硬掩模露出第二器件并限定第二空腔。
16.權(quán)利要求11的方法，還包括在公共層以及第一和第二器件疊層上淀積共形鈍化層；在該共形鈍化層上提供包封鈍化層包封第一和第二器件疊層，該包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；降低該鈍化層表面的高度露出該共形鈍化層的第一部分；去除該共形鈍化層的第一部分、第一硬掩模和器件大小的犧牲層和蝕刻停止層露出第一器件并限定具有鈍化襯墊的第一空腔；降低該鈍化層表面的高度以露出該共形鈍化層的第二部分；以及去除該共形鈍化層的第二部分和第二硬掩模露出第二器件并限定具有鈍化襯墊的第二空腔。
17.權(quán)利要求11的方法，其中蝕刻第一和第二露出的構(gòu)圖部分包括使用濕法蝕刻工藝蝕刻第一和第二露出的構(gòu)圖部分。
18.權(quán)利要求16的方法，其中降低該鈍化層表面的高度包括使用干法蝕刻工藝層蝕刻該鈍化層。
19.權(quán)利要求11的方法，其中形成第一和第二硬掩模層包括形成包括選自二氧化硅、氮化硅和金屬構(gòu)成的組中的材料的第一和第二硬掩模層。
20.一種用于制造組件的方法，包括互連多個元件，其中至少一個元件包括使用以下方法制造的器件，該方法包括在部分公共層上形成具有第一預(yù)定蝕刻去除時間的第一構(gòu)圖的器件層；在公共層的鄰近部分上形成具有第二預(yù)定蝕刻去除時間的第二器件層，該第二預(yù)定蝕刻去除時間大于該第一預(yù)定蝕刻去除時間；在該第一構(gòu)圖的器件層上形成構(gòu)圖的犧牲層，該犧牲層具有第三預(yù)定蝕刻去除時間；在構(gòu)圖的犧牲層的一部分上形成第一硬掩模限定第一露出的構(gòu)圖部分，并在部分第二器件層上形成第二硬掩模限定第二露出的構(gòu)圖部分；以及蝕刻該第一露出的構(gòu)圖部分和第二露出的構(gòu)圖部分基本同時到達公共層，限定包括第一硬掩模、器件大小的犧牲層和第一器件的第一疊層，并限定包括第二硬掩模和第二器件的第二疊層。
21.權(quán)利要求20的方法，還包括通過計算第一器件層厚度與第一器件層蝕刻速率的比值預(yù)先確定該第一預(yù)定蝕刻去除時間，并通過計算第二器件層厚度與第二器件層蝕刻速率的比值預(yù)先確定該第二預(yù)定蝕刻去除時間，通過從第二蝕刻去除時間減去第一蝕刻去除時間計算蝕刻去除時間差，其中在第一器件層上形成犧牲層包括確定犧牲層厚度，該犧牲層厚度為蝕刻去除時間差與犧牲層蝕刻速率的乘積，以及在第一器件層上將犧牲層形成到該犧牲層厚度。
22.權(quán)利要求20的方法，還包括去除第一硬掩模和器件大小的犧牲層露出第一器件，并去除第二硬掩模露出第二器件；以及用包封鈍化層鈍化并平面化第一和第二器件。
23.權(quán)利要求20的方法，還包括去除第一硬掩模和器件大小的犧牲層露出第一器件，并去除第二硬掩模露出第二器件；在公共層以及第一和第二器件上淀積共形鈍化層；以及用包封鈍化層包封和平面化第一和第二器件。
24.權(quán)利要求20的方法，還包括在公共層上提供包封鈍化層包封第一和第二器件疊層，該包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；降低該鈍化層表面的高度露出第一硬掩模；去除第一硬掩模和器件大小的犧牲層露出第一器件并限定第一空腔；降低該鈍化層表面的高度以露出第二硬掩模；以及去除第二硬掩模露出第二器件并限定第二空腔。
25.權(quán)利要求20的方法，其中在第一器件層上形成犧牲層包括在公共層以及第一和第二器件疊層上淀積共形鈍化層；在該共形鈍化層上提供包封鈍化層包封第一和第二器件疊層，該包封鈍化層具有鈍化層表面，該鈍化層表面到公共層的高度大于至少部分第一和第二硬掩模的高度；降低該鈍化層表面的高度露出該共形鈍化層的第一部分；去除該共形鈍化層的第一部分、第一硬掩模和器件大小的犧牲層露出第一器件并限定具有鈍化襯墊的第一空腔；降低該鈍化層表面的高度以露出該共形鈍化層的第二部分；以及去除該共形鈍化層的第二部分和第二硬掩模露出第二器件并限定具有鈍化襯墊的第二空腔。
26.權(quán)利要求20的方法，其中在第一構(gòu)圖的器件層上形成構(gòu)圖的犧牲層，該犧牲層具有第三預(yù)定蝕刻去除時間，包括在第一構(gòu)圖的器件層上形成構(gòu)圖的蝕刻停止層并在該構(gòu)圖的蝕刻停止層上形成構(gòu)圖的犧牲層，該犧牲層和該蝕刻停止層具有組合的第三預(yù)定蝕刻去除時間。
27.權(quán)利要求20的方法，其中蝕刻第一和第二露出的構(gòu)圖部分包括使用濕法蝕刻工藝蝕刻第一和第二露出的構(gòu)圖部分。
28.權(quán)利要求24的方法，其中降低該鈍化層表面的高度包括使用干法蝕刻工藝層蝕刻該包封鈍化層。
29.權(quán)利要求20的方法，其中形成第一和第二硬掩模包括形成包括選自二氧化硅、氮化硅和金屬構(gòu)成的組中的材料的第一和第二硬掩模。
全文摘要
根據(jù)本發(fā)明方法的實施例，犧牲層提供蝕刻速度改進以便用公共的蝕刻工藝有效地將具有不同材料的多個半導(dǎo)體器件蝕刻到公共層或襯底。蝕刻去除第二露出部分的時間可與蝕刻去除第一露出部分的時間相比，且犧牲層淀積在第一露出部分上并具有基本等于該差值的蝕刻去除時間。提供犧牲層以具有其中預(yù)定的材料成分、材料特性和層厚，提供需要的蝕刻去除時間。該方法還通過犧牲層材料的蝕刻去除而不是直接的通路孔蝕刻提供用于提供高度限定的通路孔的自對準通路孔制造。該方法還提供兩個或多個器件之間的平面化。
文檔編號H01L21/308GK1577763SQ20041004931
公開日2005年2月9日 申請日期2004年6月10日 優(yōu)先權(quán)日2003年6月30日
發(fā)明者J·－F·鄭, J·漢伯格 申請人:英特爾公司