專利名稱：具有隔離結(jié)構(gòu)的高電壓ldmos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，特別是關(guān)于一橫向功率金氧半場效晶體管(lateral power MOSFET)。
背景技術(shù)：
在電源IC的發(fā)展過程中，為了將功率開關(guān)以及控制電路整合在一起而開發(fā)的單芯片制程，尤其是目前用于制作單石集成電路(monolithic IC)的橫向二次擴(kuò)散金氧半導(dǎo)體(lateral double diffusion MOS，LDMOS)制程，是一主流趨勢，LDMOS制程是于半導(dǎo)體基板的表面進(jìn)行平面擴(kuò)散(planar diffusion)以便形成橫向的主要電流路徑，由于橫向MOSFET是以典型的IC制程所制造，因此控制電路與橫向功率MOSFET可以整合在一個單石電源IC上。
圖1所示為一個電源轉(zhuǎn)換器(power converter)的方塊圖，變壓器200為單石電源IC 500的負(fù)載，LDMOS晶體管100具有漏極電極10、源極電極20以與門極40(柵極)，用以切換變壓器200。電阻400用來感測LDMOS晶體管100的切換電流Is，以進(jìn)行功率控制?？刂破?00產(chǎn)生一控制信號以驅(qū)動LDMOS晶體管100進(jìn)行功率轉(zhuǎn)換，為了要降低成本，并使切換效能最佳化，控制器300與LDMOS晶體管100放置在同一基板上，LDMOS制程采用表面電場縮減(reduced surfaceelectricfield，RESURF)技術(shù)與低厚度磊晶(EPI)或N型井區(qū)(N-well)技術(shù)，可以達(dá)到高電壓兼具低導(dǎo)通阻抗的目標(biāo)。
近來，有許多與高電壓LDMOS晶體管制程有關(guān)的開發(fā)技術(shù)被相繼提出，盡管目前可以制造出高電壓與低導(dǎo)通電阻的LDMOS晶體管，但是制程的復(fù)雜度會提高制作成本，同時/或者降低生產(chǎn)合格率，公知的半導(dǎo)體技術(shù)還有一個缺點(diǎn)是非隔離的源極結(jié)構(gòu)，未受隔離的晶體管電流可能會在基板中流動，產(chǎn)生噪聲干擾控制電路300，此外，LDMOS晶體管100的交換電流Is可能會產(chǎn)生一個地彈反射干擾控制電路300。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種具有隔離結(jié)構(gòu)的高電壓LDMOS晶體管，達(dá)到高崩潰電壓、低導(dǎo)通阻抗與隔離特性的晶體管以符合單石集成電路整合的目標(biāo)。
為此，本發(fā)明提供一種具有隔離結(jié)構(gòu)的高電壓LDMOS晶體管，該隔離的高電壓橫向二次擴(kuò)散金氧半導(dǎo)體(LDMOS)包括一P型基板(P-substrate)，LDMOS晶體管同時包含具有N型導(dǎo)電離子(conductivity type ion)的一第一擴(kuò)散區(qū)(diffusion region)與一第二擴(kuò)散區(qū)，用以在P基板內(nèi)形成一N型井區(qū)(N-well)，第一擴(kuò)散區(qū)更包括一漏極延伸區(qū)(extended drain region)，一具有N+型導(dǎo)電離子的漏極擴(kuò)散區(qū)形成一漏極區(qū)，而該漏極區(qū)位于漏極延伸區(qū)內(nèi)。一具有P型導(dǎo)電離子的第三擴(kuò)散區(qū)在該漏極延伸區(qū)內(nèi)形成一P型區(qū)域(P-field)與一分開的P型區(qū)域群(divided P-fields)，其中該分開的P型區(qū)域群至少含有一個以上的分開的P型區(qū)域。一具有N+型導(dǎo)電離子的源極擴(kuò)散區(qū)形成一源極區(qū)，一具有P+型導(dǎo)電離于的接點(diǎn)擴(kuò)散區(qū)形成一接點(diǎn)區(qū)，一具有P型導(dǎo)電離子的第四擴(kuò)散區(qū)形成一隔離的P型井區(qū)以防止崩潰，其中位于該第二擴(kuò)散區(qū)的隔離的P型井區(qū)將該源極區(qū)與該接點(diǎn)區(qū)包圍。位于N型井區(qū)中的漏極延伸區(qū)內(nèi)的P型區(qū)域與分開的P型區(qū)域群(divided P-fields)在N型井區(qū)產(chǎn)生接面場效，使漂移區(qū)(drift region)空乏，因此會產(chǎn)生一個介于源極區(qū)與漏極區(qū)的傳導(dǎo)通道，并穿過N型井區(qū)，而分開的P型區(qū)域群可降低信道的導(dǎo)通電阻。閘極(polysilicongate electrode)形成于該傳導(dǎo)通道之上以控制該傳導(dǎo)通道的電流，此外，由第二擴(kuò)散區(qū)形成的N型井區(qū)為源極區(qū)提供一低阻抗路徑，以限制漏極區(qū)與源極區(qū)之間的晶體管電流。
本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)是本發(fā)明的具有隔離結(jié)構(gòu)的高電壓LDMOS晶體管，為一種高電壓橫向二次擴(kuò)散金氧半導(dǎo)體(LDMOS)晶體管，包括在一N型井區(qū)(N-Well)中的一漏極延伸區(qū)(extended drain region)內(nèi)的一P型區(qū)域(P-field)與分開的P型區(qū)域群(divided P-fields)，該P(yáng)型區(qū)域與分開的P型區(qū)域群于N型井區(qū)內(nèi)形成接面場效(junction-field)，使得漂移區(qū)能夠在崩潰發(fā)生前先完全空乏，因此晶體管可以有較高的崩潰電壓(break down voltage)且N型井區(qū)可容許較高的摻雜濃度。較高的摻雜濃度可有效降低LDMOS半導(dǎo)體的導(dǎo)通阻抗(on-resistance)，此外，在源極(source)擴(kuò)散區(qū)之下所形成的該N型井區(qū)，為源極提供一低阻抗路徑，以限制漏極區(qū)與源極區(qū)之間的晶體管電流。隔離的LDMOS晶體管可以限制電流流動，從而正確地量測通過電阻的交換電流。


圖1為電源轉(zhuǎn)換器的方塊圖；圖2為本發(fā)明的較佳實(shí)施例中一個LDMOS晶體管的剖面圖；圖3為圖2的LDMOS晶體管的俯視圖；以及圖4為根據(jù)本發(fā)明的較佳實(shí)施例，當(dāng)650V電壓加諸于LDMOS晶體管時，所呈現(xiàn)的電場分布。
附圖標(biāo)號說明10、漏極電極 12、焊墊 15、漏極金屬接點(diǎn)20、源極電極 22、焊墊 25、源極金屬接點(diǎn)30、N型井區(qū) 33、第一擴(kuò)散區(qū) 37、第二擴(kuò)散區(qū)40、閘極 42、焊墊 50、漏極延伸區(qū)52、漏極區(qū) 53、漏極擴(kuò)散區(qū) 55、源極擴(kuò)散區(qū)56、源極區(qū) 57、接點(diǎn)擴(kuò)散區(qū) 58、接點(diǎn)區(qū)60、P型區(qū)域 61、分開的P型區(qū)域 62、分開的P型區(qū)域65、隔離的P型井區(qū)67、第四擴(kuò)散區(qū) 71、漏極間隙
72、源極間隙81、薄閘極氧化層 85、絕緣層86、絕緣層 87、場氧化層 88、場氧化層90、P型基板 100、LDMOS晶體管 200、變壓器300、控制器 400、電阻500、電源IC具體實(shí)施方式
本發(fā)明的前述技術(shù)方案或特征，將依據(jù)附圖及實(shí)施例加以詳細(xì)說明，惟附圖及實(shí)施例，旨在具體說明本發(fā)明的特征而非在限制或縮限本發(fā)明。
圖2為一個LDMOS晶體管100的剖面圖，LDMOS晶體管100包含P型基板90，LDMOS晶體管100更包含具有N型導(dǎo)電離子的第一擴(kuò)散區(qū)33與具有N型導(dǎo)電離子的第二擴(kuò)散區(qū)37，以在P型基板90內(nèi)形成N型井區(qū)30，而第一擴(kuò)散區(qū)33更包含一漏極延伸區(qū)50。由第一擴(kuò)散區(qū)33形成的N型井區(qū)30內(nèi)具有N+型導(dǎo)電離于的漏極擴(kuò)散區(qū)53，其于漏極延伸區(qū)50內(nèi)產(chǎn)生漏極區(qū)52。具有P型導(dǎo)電離子的第三擴(kuò)散區(qū)在漏極延伸區(qū)50內(nèi)形成P型區(qū)域60以及分開的P型區(qū)域61與62，此實(shí)施例中其中該分開的P型區(qū)域61與62比P型區(qū)域60更靠近漏極區(qū)52。由第二擴(kuò)散區(qū)37形成的N型井區(qū)30內(nèi)具有N+型導(dǎo)電離子的源極擴(kuò)散區(qū)55，其產(chǎn)生源極區(qū)56。由第二擴(kuò)散區(qū)37形成的N型井區(qū)30內(nèi)具有P+型導(dǎo)電離子的接點(diǎn)擴(kuò)散區(qū)57，其產(chǎn)生一接點(diǎn)區(qū)58。由第二擴(kuò)散區(qū)37形成的N型井區(qū)30內(nèi)具有P型導(dǎo)電離子的第四擴(kuò)散區(qū)67，其產(chǎn)生一隔離的P型井區(qū)65以防止崩潰，其中隔離的P型井區(qū)65將源極區(qū)56與接點(diǎn)區(qū)58圍起。P型區(qū)域60以及分開的P型區(qū)域61與62在N型井區(qū)30內(nèi)形成接面場效，使得漂移區(qū)(drift region)空乏。
一傳導(dǎo)通道形成于源極區(qū)56與漏極區(qū)52之間，并穿過N型井區(qū)30，分開的P型區(qū)域61與62可進(jìn)一步降低傳導(dǎo)通道的導(dǎo)通電阻，一薄閘極氧化層(thin gateoxide)81與一厚場氧化層(thick field oxide)87形成于P型基板90之上，一閘極40位于薄閘極氧化層81與場氧化層87的區(qū)域之上，以控制傳導(dǎo)通道的電流，一漏極間隙(drain-gap)71形成于漏極擴(kuò)散區(qū)53與場氧化層87之間，用以在漏極擴(kuò)散區(qū)53與場氧化層87之間維持一空間，源極間隙(source-gap)72形成于場氧化層87與隔離的P型井區(qū)65之間，用以在場氧化層87與隔離的P型井區(qū)65之間維持一空間，漏極間隙71與源極間隙72的適當(dāng)配置可在實(shí)質(zhì)上有助于提升LDMOS晶體管100的崩潰電壓，漏極間隙71更可進(jìn)一步降低傳導(dǎo)通道的導(dǎo)通阻抗。
絕緣層85與86覆蓋在閘極40、場氧化層87與場氧化層88之上，絕緣層85與86是采用，例如，二氧化硅(silicon dioxide)等材料構(gòu)成，漏極金屬接點(diǎn)15為一金屬電極，用以接觸漏極擴(kuò)散區(qū)53，源極金屬接點(diǎn)25亦為一金屬電極，用以接觸源極擴(kuò)散區(qū)55與接點(diǎn)擴(kuò)散區(qū)57。
圖3為圖2所示LDMOS晶體管100的俯視圖，LDMOS晶體管100包含一漏極電極10、源極電極20、以與門極(polysilicon gate electrode)40，還有漏極電極10所用的焊墊(bonding pad)12、源極電極20所用的焊墊22、以與門極40所用的焊墊42。
參照圖2與圖3，漏極延伸區(qū)50與漏極擴(kuò)散區(qū)53形成漏極10，而隔離的P型井區(qū)65、源極擴(kuò)散區(qū)55、以及接點(diǎn)擴(kuò)散區(qū)57組成源極電極20，焊墊12連接至漏極金屬接點(diǎn)15，焊墊22連接至源極金屬接點(diǎn)25，焊墊42連接至閘極40。在P型區(qū)域60以及分開的P型區(qū)域61與62底下的N型井區(qū)30由漏極電極10連接至源極電極20，在分開的P型區(qū)域61與62之間的N型井區(qū)30可降低傳導(dǎo)通道的導(dǎo)通阻抗。
P型區(qū)域60以及分開的P型區(qū)域61與62位于漏極延伸區(qū)50內(nèi)，在N型井區(qū)30內(nèi)形成一接面場效(junction-field)，其中N型井區(qū)30、P型區(qū)域60以及分開的P型區(qū)域61與62使漂移區(qū)(drift region)空乏，而漂移區(qū)在N型井區(qū)30內(nèi)建立電場，并提升崩潰電壓，為了要達(dá)到高崩潰電壓，漏極延伸區(qū)50必須在崩潰發(fā)生之前完全空乏，N型井區(qū)30、P型區(qū)域60以及分開的P型區(qū)域61與62能讓漏極延伸區(qū)50在崩潰到達(dá)前被空乏，即使漂移區(qū)具有高摻雜濃度(doping density)亦同，如此一來可以讓漂移區(qū)允許較高的摻雜濃度以達(dá)到低阻抗的特性。
圖4為當(dāng)650V電壓加諸于LDMOS晶體管100的漏極區(qū)52時的電場分布情形。粗虛線分別標(biāo)出0V、100V、200V、300V、400V、500V、550V、600V、以及650V等電壓。
此外，由第二擴(kuò)散區(qū)37形成的N型井區(qū)30部分為源極區(qū)56提供一低阻抗路徑，而限制了在N型井區(qū)內(nèi)漏極區(qū)52與源極區(qū)56之間的晶體管電流。
本發(fā)明的LDMOS晶體管100采用簡單的結(jié)構(gòu)來達(dá)成高崩潰電壓、低導(dǎo)通阻抗與隔離的特性，在成本降低的同時合格率也可獲得提升。
雖然本發(fā)明已以具體實(shí)施例揭示，但其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的構(gòu)思和范圍的前提下所作出的等同組件的置換，或依本發(fā)明專利保護(hù)范圍所作的等同變化與修飾，皆應(yīng)仍屬本專利涵蓋之范疇。
權(quán)利要求
1.一種具有隔離結(jié)構(gòu)的高電壓LDMOS晶體管，其特征在于，包含一P型基板；一第一擴(kuò)散區(qū)與一第二擴(kuò)散區(qū)，其中該第一擴(kuò)散區(qū)與該第二擴(kuò)散區(qū)皆具有N型導(dǎo)電離子，于該P(yáng)型基板內(nèi)形成一N型井區(qū)，而其中該第一擴(kuò)散區(qū)包含一漏極延伸區(qū)；一具有N+型導(dǎo)電離子的漏極擴(kuò)散區(qū)，用以在該漏極延伸區(qū)內(nèi)形成一漏極區(qū)；一具有P型導(dǎo)電離子的一第三擴(kuò)散區(qū)，包含在該漏極延伸區(qū)內(nèi)形成的一P型區(qū)域與分開的P型區(qū)域群，且其中該P(yáng)型區(qū)域與分開的P型區(qū)域群在該漏極延伸區(qū)內(nèi)產(chǎn)生接面場效；一具有N+型導(dǎo)電離子的源極擴(kuò)散區(qū)，用以在該第二擴(kuò)散區(qū)所形成的該N型井區(qū)內(nèi)形成一源極區(qū)；一傳導(dǎo)通道，形成于該源極區(qū)與該漏極區(qū)之間；一閘極，形成于該傳導(dǎo)通道之上以控制該傳導(dǎo)通道的一電流；一具有P+型導(dǎo)電離子的接點(diǎn)擴(kuò)散區(qū)，用以在該第二擴(kuò)散區(qū)所形成的該N型井區(qū)內(nèi)形成一接點(diǎn)區(qū)；以及一具有P型導(dǎo)電離子的一第四擴(kuò)散區(qū)，用以在該第二擴(kuò)散區(qū)所形成的該N型井區(qū)內(nèi)形成一隔離的P型井區(qū)以防止崩潰，其中該隔離的P型井區(qū)將該源極區(qū)與該接點(diǎn)區(qū)包圍起。
2.如權(quán)利要求1所述的晶體管，其特征在于，其中由該第二擴(kuò)散區(qū)形成的該N型井區(qū)為該源極區(qū)提供一低阻抗路徑，以限制該漏極區(qū)與該源極區(qū)之間的一晶體管電流。
3.如權(quán)利要求1所述的晶體管，其特征在于，所述晶體管更包含一薄閘極氧化層，形成于該傳導(dǎo)通道之上；一厚場氧化層，鄰接于該薄閘極氧化層側(cè)面；一漏極間隙，形成于該漏極擴(kuò)散區(qū)與該厚場氧化層之間，用以在該漏極擴(kuò)散區(qū)與該厚場氧化層之間維持一空間；一源極間隙，形成于該厚場氧化層與該隔離的P型井區(qū)之間，用以在該厚場氧化層與該隔離的P型井區(qū)之間維持一空間；一絕緣層，覆蓋于該閘極與該厚場氧化層之上；一漏極金屬接點(diǎn)，具有一第一金屬電極以接觸該漏極擴(kuò)散區(qū)；以及一源極金屬接點(diǎn)，具有一第二金屬電極以接觸該源極擴(kuò)散區(qū)與該接點(diǎn)擴(kuò)散區(qū)。
4.如權(quán)利要求1所述的晶體管，其特征在于，該P(yáng)型區(qū)域與分開的P型區(qū)域群在該N型井區(qū)產(chǎn)生接面場效，以使一漂移區(qū)空乏。
全文摘要
本發(fā)明為一種具有隔離結(jié)構(gòu)的高電壓LDMOS晶體管，包括在一N型井區(qū)(N－Well)中的一漏極延伸區(qū)(extended drain region)內(nèi)的一P型區(qū)域(P－field)與分開的P型區(qū)域群(divided P－fields)，該P(yáng)型區(qū)域與分開的P型區(qū)域群于N型井區(qū)內(nèi)形成接面場效(junction－field)，使得漂移區(qū)能夠在崩潰發(fā)生前先完全空乏，因此晶體管可以有較高的崩潰電壓(break down voltage)且N型井區(qū)可容許較高的摻雜濃度。較高的摻雜濃度可有效降低LDMOS半導(dǎo)體的導(dǎo)通阻抗(on－resistance)，此外，在源極(source)擴(kuò)散區(qū)之下所形成的該N型井區(qū)，為源極提供一低阻抗路徑，以限制漏極區(qū)與源極區(qū)之間的晶體管電流。
文檔編號H01L21/02GK1661812SQ20041005518
公開日2005年8月31日 申請日期2004年8月12日 優(yōu)先權(quán)日2004年2月24日
發(fā)明者黃志豐, 楊大勇, 林振宇, 簡鐸欣 申請人:崇貿(mào)科技股份有限公司