專利名稱：半導(dǎo)體器件以及半導(dǎo)體器件的驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在內(nèi)部安裝了絕緣柵型雙極晶體管(IGBT(絕緣柵雙極晶體管))的半導(dǎo)體器件以及半導(dǎo)體器件的驅(qū)動(dòng)電路。
背景技術(shù)：
作為用于在斷開時(shí)把N型的IGBT內(nèi)存在的PNP雙極晶體管基·射之間短路而添加了控制用PMOS晶體管的半導(dǎo)體器件，例如有在非專利文獻(xiàn)1中公開的半導(dǎo)體器件。
非專利文件1H.P.Yee，P.O.Lauritzen and Robert B.Darling，“The Fast Turn Off Advanced IGBT，a New DeviceConcept，”The 6thInternational Symposium on Power SemiconductorDevices and ICs，pp.63-67，1994但是，即使在添加了控制用PMOS晶體管的結(jié)構(gòu)中，仍然存在著難以保持低有效導(dǎo)通電阻和低開關(guān)損失的同時(shí)驅(qū)動(dòng)IGBT的問題。

發(fā)明內(nèi)容
本發(fā)明是為解決上述的問題而產(chǎn)生的，目的在于供給得到具有動(dòng)作控制簡單而且可靠的元件構(gòu)造的IGBT的半導(dǎo)體器件，以及保持低有效導(dǎo)通電阻和低開關(guān)損失的同時(shí)驅(qū)動(dòng)半導(dǎo)體器件的半導(dǎo)體器件的驅(qū)動(dòng)電路。
本發(fā)明方案1的半導(dǎo)體器件具備在第1以及第2主電極之間連接第1導(dǎo)電類型的第1絕緣柵型晶體管和第2導(dǎo)電類型的雙極晶體管構(gòu)成的第1導(dǎo)電類型的IGBT；在上述IGBT斷開時(shí)用于把上述雙極晶體管基·射之間短路而添加的第2導(dǎo)電類型的第2絕緣柵型晶體管，把上述第2絕緣柵型晶體管的柵極絕緣膜的膜厚設(shè)定成滿足上述IGBT的元件耐壓以上的預(yù)定元件耐壓的膜厚。
本發(fā)明方案1的半導(dǎo)體器件把第2絕緣柵型晶體管的柵極氧化膜的膜厚設(shè)定為滿足IGBT的元件耐壓以上的預(yù)定元件耐壓的膜厚。從而，由于能夠用與供給到IGBT的第1、第2主電極上的電壓相同的電壓控制第2絕緣柵型晶體管的動(dòng)作，因此能夠用比較簡單的結(jié)構(gòu)實(shí)現(xiàn)本發(fā)明的半導(dǎo)體器件的驅(qū)動(dòng)電路。


圖1是示出作為本發(fā)明實(shí)施形態(tài)1的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖2是示出了圖1所示的半導(dǎo)體器件的驅(qū)動(dòng)電路的電路圖。
圖3是示出了作為本發(fā)明實(shí)施形態(tài)2的半導(dǎo)體器件的驅(qū)動(dòng)電路的剖面圖。
圖4是示出了作為本發(fā)明實(shí)施形態(tài)3的半導(dǎo)體器件的驅(qū)動(dòng)電路的電路圖。
圖5是示出作為本發(fā)明實(shí)施形態(tài)4的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖6是示出作為本發(fā)明實(shí)施形態(tài)5的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖7是示出作為本發(fā)明實(shí)施形態(tài)6的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖8是示出了圖7所示的實(shí)施形態(tài)6的半導(dǎo)體器件的等效電路的電路圖。
圖9是示出作為本發(fā)明實(shí)施形態(tài)7的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖10是示出考慮了寄生電阻的實(shí)施形態(tài)1的半導(dǎo)體器件的等效電路的電路圖。
圖11是示出作為本發(fā)明實(shí)施形態(tài)8的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖12是示出在IGBT中添加了控制用PMOS晶體管的半導(dǎo)體器件的一般構(gòu)造的剖面圖。
圖13是示出圖12所示的半導(dǎo)體器件的等效電路的電路圖。
圖14是示出在圖12以及圖13中所示的IGBT的關(guān)斷動(dòng)作的說明圖。
圖15是示出理想的IGBT的關(guān)斷動(dòng)作的說明圖。
圖16是示出第1以及第2柵極電壓的驅(qū)動(dòng)例的電路圖。
具體實(shí)施例方式
前提技術(shù)圖12是示出在N型(第1導(dǎo)電類型)的IGBT(NMOS晶體管+PNP雙極晶體管)中添加了控制用P型(第2導(dǎo)電類型)的MOS晶體管的半導(dǎo)體器件的一般構(gòu)造的剖面圖。
如該圖所示，在P-襯底1上形成N-外延層2(基區(qū)層)。在該N-外延層2的下層部分選擇性地形成P擴(kuò)散區(qū)3、在N-外延層2的上層部分形成作為電極用擴(kuò)散區(qū)的P擴(kuò)散區(qū)4。P擴(kuò)散區(qū)4的一部分在深度方向上與P擴(kuò)散區(qū)3鄰接形成。作為電極用擴(kuò)散區(qū)的N+擴(kuò)散區(qū)7選擇性地形成在P擴(kuò)散區(qū)4的表面內(nèi)。
另一方面，在N-外延層2的上層部分中與P擴(kuò)散區(qū)4相獨(dú)立，分別選擇性地形成作為電極用擴(kuò)散區(qū)的P擴(kuò)散區(qū)5以及P擴(kuò)散區(qū)6。在P擴(kuò)散區(qū)5與P擴(kuò)散區(qū)6之間的N-外延層2上經(jīng)過柵極氧化膜17形成導(dǎo)電膜10，在導(dǎo)電膜10上設(shè)置第2柵極電極15。另外，在P擴(kuò)散區(qū)5上設(shè)置集電極電極12(第1主電極)。
進(jìn)而，在N-外延層2的上層部分，與P擴(kuò)散區(qū)6鄰接形成作為輔助擴(kuò)散區(qū)的N+擴(kuò)散區(qū)8，從P擴(kuò)散區(qū)6上的一部分跨過N+擴(kuò)散區(qū)8上的一部分形成浮置電極13。
另一方面，從N+擴(kuò)散區(qū)7的一部分跨過P擴(kuò)散區(qū)4的一部分以及N-外延層2的一部分形成柵極氧化膜16，在柵極氧化膜16上形成導(dǎo)電膜9，在導(dǎo)電膜9上形成第1柵極電極14。另外，與導(dǎo)電膜9相獨(dú)立，從P擴(kuò)散區(qū)4的一部分上跨過N+擴(kuò)散區(qū)7的一部分形成發(fā)射極電極11(第2主電極)。
第1柵極端子P1電連接到第1柵極電極14，第2柵極端子P2電連接到第2柵極電極15，發(fā)射極端子P3電連接到發(fā)射極電極11，集電極端子P4電連接到集電極電極12。
另外，在平面觀看P擴(kuò)散區(qū)3的情況下，形成為使得包圍N-外延層2，典型地，呈現(xiàn)以圖12中的N-外延層2的右端部分為中心的同心圓構(gòu)造。
圖13是示出在圖12中所示的半導(dǎo)體器件的等效電路的電路圖。如該圖所示，由PNP極晶體管T10，NMOS晶體管Q11以及PMOS晶體管Q12構(gòu)成。
PNP雙極晶體管T10作為主要部分由P擴(kuò)散區(qū)5(發(fā)射極區(qū))，N-外延層2(基區(qū)層)以及P擴(kuò)散區(qū)4(第1集電極區(qū))構(gòu)成，作為輔助部分，由P擴(kuò)散區(qū)5(發(fā)射極區(qū))，N-外延層2(基區(qū)層)以及P擴(kuò)散區(qū)6(第2集電極區(qū))構(gòu)成。而且，在PNP雙極晶體管T10的P擴(kuò)散區(qū)5上設(shè)置IGBT的集電極電極12，在PNP雙極晶體管T10的P擴(kuò)散區(qū)4上設(shè)置IGBT的發(fā)射極電極11。
NMOS晶體管Q11基本上由N+擴(kuò)散區(qū)7、N-外延層2(源·漏區(qū))以及第1柵極電極14構(gòu)成。PMOS晶體管Q12基本上由P擴(kuò)散區(qū)5、6(源·漏區(qū))以及第2柵極電極15構(gòu)成。
在PNP雙極晶體管T10的發(fā)射極以及第2集電極之間插入PMOS晶體管Q12，在PNP雙極晶體管T10的第2集電極以及第1集電極之間插入NMOS晶體管Q11。
另外，圖13示出在第1柵極端子P1(參照圖12)上施加第1柵極電壓Vg1，在第2柵極端子P2(參照圖12)上施加第2柵極Vg2，在發(fā)射極端子P3(參照圖12)上施加發(fā)射極電壓Ve，在集電極端子P4(參照圖12)上施加集電極電壓Vc的情況。
在這種結(jié)構(gòu)的半導(dǎo)體器件中，在關(guān)斷狀態(tài)時(shí)，把第1柵極電壓Vg1取為0V，通過關(guān)斷NMOS晶體管Q11保持耐壓。這時(shí)，耗盡層從P-襯底1延伸到N-外延層2，通過耗盡層到達(dá)N-外延層2的表面實(shí)現(xiàn)高耐壓。一般把其稱為RESURF(降低表面場)效應(yīng)。另外，也可以考慮包圍P擴(kuò)散區(qū)5、6形成N阱使得實(shí)現(xiàn)高耐壓并且防止向P擴(kuò)散區(qū)5、6的穿通，或者在圖12中在P擴(kuò)散區(qū)5左側(cè)的N-外延層2的表面上單獨(dú)形成N+擴(kuò)散區(qū)等。
另一方面，在導(dǎo)通狀態(tài)時(shí)，通過把第1柵極電壓Vg1偏置為正的預(yù)定電壓，供給PNP雙極晶體管T10的基極電流，使PNP雙極晶體管T10動(dòng)作，驅(qū)動(dòng)IGBT。
這里，PNP雙極晶體管T10呈現(xiàn)具有第1以及第2集電極的多集電極結(jié)構(gòu)，流過PMOS晶體管Q12的成分由于經(jīng)過N+擴(kuò)散區(qū)8最終地流過NMOS晶體管Q11，因此對IGBT動(dòng)作沒有貢獻(xiàn)。因而，能夠把流過PMOS晶體管Q12的電流成分抑制得很低。
但是，在IGBT的動(dòng)作時(shí)PMOS晶體管Q12必須是關(guān)斷狀態(tài)。這是因?yàn)槿绻贗GBT的動(dòng)作時(shí)PMOS晶體管Q12成為導(dǎo)通狀態(tài)，則PNP雙極晶體管T10的集·射之間短路，PNP雙極晶體管T10的動(dòng)作停止，NMOS晶體管Q11與PMOS晶體管Q12成為串聯(lián)電連接的狀態(tài)的動(dòng)作，導(dǎo)通電阻極大。
在IGBT的導(dǎo)通狀態(tài)時(shí)，N-外延層2的大部分受到傳導(dǎo)率調(diào)制，因此在導(dǎo)通狀態(tài)時(shí)的第1柵極電壓Vg1返回到0V的情況下，在隨后短時(shí)間流出殘余載流子期間保持導(dǎo)通狀態(tài)，然后如上述那樣，耗盡層擴(kuò)展，成為關(guān)斷狀態(tài)。
圖14是示出在圖12以及圖13中所示的IGBT的關(guān)斷動(dòng)作時(shí)的集電極電流(Ic)以及集電極電壓(Vc)的波形的說明圖。
如圖14所示，在關(guān)斷期間，PMOS晶體管Q12如果是關(guān)斷狀態(tài)，則在P擴(kuò)散區(qū)5與N-外延層2之間的PN結(jié)根據(jù)在雙極晶體管T10中流過的電流始終被正向偏置，因此將產(chǎn)生集電極電流Ic成為“0”而需要時(shí)間的所謂開關(guān)損失。
圖15是示出IGBT的關(guān)斷動(dòng)作時(shí)的集電極電流(Ic)以及集電極電壓(Vc)的理想波形的說明圖。
假設(shè)在關(guān)斷期間，PMOS晶體管Q12是導(dǎo)通狀態(tài)，則通過經(jīng)由PMOS晶體管Q12流過殘余載流子，避免上述的PN結(jié)被正向偏置的現(xiàn)象。從而，如圖15所示，釋放殘余載流子的同時(shí)集電極電壓Vc上升，能夠把開關(guān)損失抑制為較低。
這樣，在IGBT(PNP雙極晶體管T10+MOS晶體管Q11)中添加了PMOS晶體管Q12的結(jié)構(gòu)的半導(dǎo)體器件的情況下，PMOS晶體管Q12的柵極驅(qū)動(dòng)(導(dǎo)通、關(guān)斷控制)就極其重要。但是，PMOS晶體管Q12的柵極驅(qū)動(dòng)具有一定的困難。
這是因?yàn)?，PMOS晶體管Q12的柵極由于通常按照以集電極電極12為基準(zhǔn)的柵極電壓進(jìn)行動(dòng)作，因此要求對應(yīng)于集電極電壓Vc的柵極電壓驅(qū)動(dòng)。
圖16是示出第1柵極電壓Vg1以及第2柵極電壓Vg2的驅(qū)動(dòng)例的電路圖。如該圖所示，在集電極電極12與PMOS晶體管Q12的柵極電極之間插入二極管D10(陽極在PMOS晶體管Q12的柵極電極一側(cè))，在NMOS晶體管Q11與PMOS晶體管Q12的柵極電極之間插入電容器C10。
在這樣的結(jié)構(gòu)中，由于第1柵極電壓Vg1與集電極電極12電容耦合，因此根據(jù)集電極電壓Vc的dV/dt，將產(chǎn)生電流不可避免地向第1柵極電壓Vg1的驅(qū)動(dòng)電路流動(dòng)，容易在第1柵極電壓Vg1的驅(qū)動(dòng)電路中導(dǎo)致誤動(dòng)作這樣的問題。
因而，本發(fā)明是改良上述的前提技術(shù)，實(shí)現(xiàn)具有動(dòng)作控制簡單而且可靠的元件構(gòu)造的IGBT的半導(dǎo)體器件以及保證低有效導(dǎo)通電阻和低開關(guān)損失的同時(shí)驅(qū)動(dòng)上述半導(dǎo)體器件的半導(dǎo)體器件的驅(qū)動(dòng)電路5。
實(shí)施形態(tài)1圖1是示出具有作為本發(fā)明實(shí)施形態(tài)1的IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。如該圖所示，PMOS晶體管Q2由P擴(kuò)散區(qū)5，P擴(kuò)散區(qū)6，以及在P擴(kuò)散區(qū)5與P擴(kuò)散區(qū)6之間的N-擴(kuò)散層2的表面上經(jīng)過柵極氧化膜21的導(dǎo)電膜10以及第2柵極電極15構(gòu)成。
而且，柵極氧化膜21如通常的場氧化膜等那樣，用具有IGBT的元件耐壓以上的柵極耐壓的膜厚形成。即，把柵極氧化膜21的膜厚設(shè)定為滿足IGBT的元件耐壓以上的預(yù)定耐壓的膜厚。從而，在IGBT的動(dòng)作時(shí)，即使用與在發(fā)射極電極11和集電極電極12之間產(chǎn)生的電位差相同的電位差驅(qū)動(dòng)PMOS晶體管Q2的柵極電極也能夠無障礙地進(jìn)行動(dòng)作。另外，其它的結(jié)構(gòu)與圖12中所示的前提技術(shù)相同。
圖2是示出了圖1所示的半導(dǎo)體器件的驅(qū)動(dòng)電路的電路圖。如該圖所示，實(shí)施形態(tài)1的半導(dǎo)體器件由PNP雙極晶體管T1，NMOS晶體管Q1以及PMOS晶體管Q2構(gòu)成。
PNP雙極晶體管T1與在前提技術(shù)(圖12、圖13)中說明過PNP雙極晶體管T1相同，作為主要部分由P擴(kuò)散區(qū)5(發(fā)射區(qū))，N-擴(kuò)散層2(基區(qū)層)以及P擴(kuò)散區(qū)4(第1集電區(qū))構(gòu)成，作為輔助部分由P擴(kuò)散區(qū)5(發(fā)射區(qū))，N-外延層2(基區(qū)層)以及P擴(kuò)散區(qū)6(第2集電區(qū))構(gòu)成。
NMOS晶體管Q1與在前提技術(shù)(圖12、圖13)中說明過的NMOS晶體管Q11相同，基本上由N+擴(kuò)散區(qū)7，N-外延層2(源漏區(qū))，第1柵極電極14，柵極氧化膜16以及P擴(kuò)散區(qū)4構(gòu)成。
如圖2所示，在PNP雙極晶體管T1的發(fā)射極以及第2集電極區(qū)之間插入PMOS晶體管Q2，在PNP雙極晶體管T1的第2集電極以及第1集電極之間插入NMOS晶體管Q1。
另外，圖2中示出了在第1柵極端子P1(參照圖1)上施加第1柵極電壓Vg1，在第2柵極端子P2(參照圖1)上施加第2柵極電壓Vg2，在發(fā)射極端子P3(參照圖1)上施加發(fā)射極電壓Ve，在集電極端子P4(參照圖1)上施加集電極電壓Vc的情況。
另一方面，驅(qū)動(dòng)實(shí)施形態(tài)1的半導(dǎo)體器件的反相驅(qū)動(dòng)電路18通過信號線41(第1控制信號供給單元)把第1柵極電壓Vg1供給到NMOS晶體管Q1的柵極電極。
進(jìn)而，反相驅(qū)動(dòng)電路18由NMOS晶體管Q3、Q4，PMOS晶體管Q5、Q6，電源線19以及反相器31構(gòu)成第2控制信號供給單元。電源線19與接地電平之間分別串聯(lián)插入PMOS晶體管Q5以及NMOS晶體管Q3，PMOS晶體管Q6以及NMOS晶體管Q4。
NMOS晶體管Q3在柵極上接受第1柵極電壓Vg1，NMOS晶體管Q4在柵極上接受第1柵極電壓Vg1經(jīng)過反相器31得到的第1柵極電壓Vg1的反相信號。PMOS晶體管Q5的柵極連接PMOS晶體管體Q6的漏極，PMOS晶體管Q6的柵極連接PMOS晶體管Q5的漏極。PMOS晶體管Q6的漏極(NMOS晶體管Q4的漏極)連接PMOS晶體管Q2的柵極電極。
而且，在電源線19上施加與集電極電壓Vc同等程度或者集電極電壓Vc以上的恒定電壓Vh。另外，在把恒定電壓Vh取為與集電極電壓Vc同等程度的情況下，也可以構(gòu)成為在電源線19上供給集電極電壓Vc。
另外，作為NMOS晶體管Q3、Q4，使用具有與柵極氧化膜耐壓極大的NMOS晶體管Q1、PMOS晶體管Q5以及Q6同等程度的元件耐壓的NMOS晶體管。
在這樣的結(jié)構(gòu)中，在IGBT的導(dǎo)通狀態(tài)時(shí)(經(jīng)過信號線41施加正的預(yù)定電壓的第1柵極電壓Vg1時(shí))，由于反相驅(qū)動(dòng)電路18內(nèi)的第2控制信號供給單元響應(yīng)第1柵極電壓Vg1，把第2柵極電壓Vg2設(shè)定為恒定電壓Vh(使PMOS晶體管Q2關(guān)斷的第1電壓)，因此能夠使PMOS晶體管Q2可靠地成為關(guān)斷狀態(tài)。這時(shí)，如上所述，由于使PMOS晶體管Q2的柵極氧化膜21的膜厚充分厚謀求加強(qiáng)耐壓，因此即使用比較高的恒定電壓Vh驅(qū)動(dòng)PMOS晶體管Q2，也不會(huì)破壞PMOS晶體管Q2的柵極氧化膜。
另一方面，在IGBT的關(guān)斷時(shí)(經(jīng)過信號線41得到的第1柵極電壓Vg1從正的預(yù)定電壓向0V變化時(shí))，反相驅(qū)動(dòng)電路18內(nèi)的上述第2信號供給單元由于能夠把第2柵極電壓Vg2設(shè)定為接地電平(使PMOS晶體管Q2導(dǎo)通的第2電壓)，因此能夠使PMOS晶體管Q2可靠地成為導(dǎo)通狀態(tài)。
這樣，實(shí)施形態(tài)1的反相驅(qū)動(dòng)電路18響應(yīng)第1柵極電壓Vg1生成第2柵極電壓Vg2，由于能夠在IGBT的導(dǎo)通狀態(tài)時(shí)把PMOS晶體管Q2驅(qū)動(dòng)為關(guān)斷狀態(tài)，在IGBT的關(guān)斷狀態(tài)時(shí)把PMOS晶體管Q2驅(qū)動(dòng)為導(dǎo)通狀態(tài)，因此能夠在保持低有效導(dǎo)通電阻和低開關(guān)損失的同時(shí)驅(qū)動(dòng)實(shí)施形態(tài)1的半導(dǎo)體器件。
實(shí)施形態(tài)2圖3是示出了作為本發(fā)明實(shí)施形態(tài)2的半導(dǎo)體器件的驅(qū)動(dòng)電路的電路圖。如該圖所示，對于實(shí)施形態(tài)1的半導(dǎo)體器件(PNP雙極晶體管T1，NMOS晶體管Q1以及PMOS晶體管Q2)新添加了線圈L1。
由作為控制信號供給單元的信號線42在NMOS晶體管Q1的柵極上施加第1柵極電壓Vg1，由作為固定電位供給單元的信號線43在PMOS晶體管Q2的柵極上作為第2柵極電壓Vg2施加接地電平。線圈L1的一端施加恒定電壓Vh，另一端連接到PNP雙極晶體管T1的發(fā)射極以及PMOS晶體管Q2的源極。另外，線圈L1的電感例如考慮為100mH。
另外，圖3中示出了在第1柵極端子P1(參照圖1)上施加第1柵極電壓Vg1，在第2柵極端子P2(參照圖1)上施加第2柵極電壓Vg2(接地電平)，在發(fā)射極端子P3(參照圖1)上施加發(fā)射極電壓Ve，在集電極端子P4(參照圖1)上施加集電極電壓Vc的情況。
在這樣的結(jié)構(gòu)中，由于在IGBT的關(guān)斷狀態(tài)時(shí)(第1柵極電壓Vg1為0V)，集電極電壓Vc成為與恒定電壓Vh(＞Vth(PMOS晶體管Q2的閾值電壓))相同的電位，因此柵極電壓接地，能夠使固定的PMOS晶體管Q2可靠地成為導(dǎo)通狀態(tài)。這是因?yàn)榻拥仉娖绞茄刂筆MOS晶體管Q2導(dǎo)通的方向使恒定電壓Vh移動(dòng)到大于等于閾值電壓Vth的電位。
IGBT導(dǎo)通時(shí)(從第1柵極電壓Vg1的0V向正的預(yù)定電壓變化時(shí))，由于在導(dǎo)通狀態(tài)的PMOS晶體管Q2中流過電流，因此按照線圈L1的Ldi/dt成分，消耗恒定電壓Vh的大半部分，集電極電壓Vc急劇地降低到接地電位附近。而且，在集電極電壓Vc下降到PMOS晶體管Q2的閾值電壓Vth的同時(shí)，PMOS晶體管Q2成為關(guān)斷狀態(tài)，開始IGBT的動(dòng)作。
另一方面，在IGBT的關(guān)斷時(shí)(從第1柵極電壓Vg1的正的預(yù)定電壓向0V變化時(shí))，保持導(dǎo)通狀態(tài)直到釋放出N-外延層2的大部分中的殘余載流子，殘余載流子減少，集電極電壓Vc再次開始上升，如果達(dá)到閾值電壓Vth以上，則PMOS晶體管Q2成為導(dǎo)通狀態(tài)，切斷空穴的供給。然后，在幾乎不存在殘余載流子，集電極電壓Vc急劇上升時(shí)，由于已經(jīng)沒有空穴供給，因此極其快速地轉(zhuǎn)移到關(guān)斷狀態(tài)。
這樣，即使根據(jù)在PNP雙極晶體管T1的發(fā)射極一側(cè)設(shè)置線圈L1，作為第2柵極電壓Vg2供給固定電壓(接地電平)的實(shí)施形態(tài)2的驅(qū)動(dòng)電路，也能夠與實(shí)施形態(tài)1的反相驅(qū)動(dòng)電路18相同，對于實(shí)施形態(tài)1的半導(dǎo)體器件能夠保持低有效導(dǎo)通電阻和低開關(guān)損失的同時(shí)進(jìn)行驅(qū)動(dòng)。
實(shí)施形態(tài)3由于基本上按照PMOS晶體管Q2的閾值電壓Vth與集電極電壓Vc的電位差決定PMOS晶體管體Q2的導(dǎo)通、關(guān)斷，因此可以考慮把PMOS晶體管Q2的閾值電壓Vth進(jìn)行優(yōu)化，或者代替把閾值電壓Vth進(jìn)行優(yōu)化，如實(shí)施形態(tài)2那樣把第2柵極電壓Vg2不是取為固定電壓，而是按照在IGBT的導(dǎo)通、關(guān)斷時(shí)變化的可變電壓進(jìn)行調(diào)整。把第2柵極電壓Vg2作為可變電壓用比較簡單的電路結(jié)構(gòu)實(shí)現(xiàn)的是實(shí)施形態(tài)3。
圖4是示出了作為本發(fā)明實(shí)施形態(tài)3的半導(dǎo)體器件的驅(qū)動(dòng)電路的電路圖。如該圖所示，與實(shí)施形態(tài)2相同，對于實(shí)施形態(tài)1的半導(dǎo)體器件新添加了線圈L1。
如圖4所示，由作為控制信號供給單元的信號線44在NMOS晶體管Q1的柵極上施加第1柵極電壓Vg1，在PMOS晶體管Q2的柵極上作為第2柵極電壓Vg2也施加第1柵極電壓Vg1。線圈L1的一端施加恒定電壓Vh，另一端連接PNP雙極晶體管T1的發(fā)射極以及PMOS晶體管Q2的源極。
另外，圖4中示出了在第1柵極端子P1上施加第1柵極電壓Vg1，在第2柵極端子P2上也施加第1柵極電壓Vg1，在發(fā)射極端子P3上施加發(fā)射極電壓Ve，在集電極端子P4上施加集電極電壓Vc的情況。
在這樣的結(jié)構(gòu)中，在IGBT的斷開狀態(tài)時(shí)(第1柵極電壓Vg1是0V)，由于集電極電壓Vc成為與恒定電壓Vh(＞Vth(PMOS晶體管Q2的閾值電壓))相同的電位，因此能夠可靠地使PMOS晶體管Q2成為導(dǎo)通狀態(tài)。
在IGBT導(dǎo)通時(shí)(從第1柵極電壓Vg1的0V向正的預(yù)定電壓(假設(shè)15V)變化時(shí))，由于在導(dǎo)通狀態(tài)的PMOS晶體管Q2中流過電流，因此按照線圈L1的Ldi/dt成分消耗恒定電壓Vh的大半部分，集電極電壓Vc急劇地降低到接地電位附近。而且，在集電極電壓Vc下降到閾值電壓Vth+15V的同時(shí)，PMOS晶體管Q2成為關(guān)斷狀態(tài)，開始IGBT動(dòng)作。
另一方面，在IGBT關(guān)斷時(shí)(從第1柵極電壓Vg1的15V向0V變化時(shí))，保持導(dǎo)通狀態(tài)直到釋放出N-外延層2的大部分中的殘余載流子，殘余載流子減少，集電極電壓Vc再次開始上升，如果超過閾值電壓Vth以上，則PMOS晶體管Q2成為導(dǎo)通狀態(tài)，切斷空穴的供給。然后，在幾乎不存在殘余載流子，集電極電壓Vc急劇上升時(shí)，由于已經(jīng)沒有空穴供給，因此極其快速地轉(zhuǎn)移到關(guān)斷狀態(tài)。
這樣，即使根據(jù)在PNP雙極晶體管T1的發(fā)射極一側(cè)設(shè)置線圈L1，作為第2柵極電壓Vg2供給第1柵極電壓Vg1的實(shí)施形態(tài)3的驅(qū)動(dòng)電路，也能夠與實(shí)施形態(tài)1以及實(shí)施形態(tài)2相同，對于實(shí)施形態(tài)1的半導(dǎo)體器件保持低有效導(dǎo)通電阻和低開關(guān)損失的同時(shí)進(jìn)行驅(qū)動(dòng)。
進(jìn)而，當(dāng)PMOS晶體管Q2導(dǎo)通時(shí)，在集電極電壓Vc＝15V+Vth時(shí)關(guān)斷，當(dāng)關(guān)斷時(shí)，在集電極電壓Vc大于等于Vth時(shí)導(dǎo)通。由于在PMOS晶體管Q2導(dǎo)通時(shí)停止IGBT動(dòng)作，因此希望在盡可能高電平的集電極電壓Vc時(shí)關(guān)斷PMOS晶體管Q2。另一方面，由于在PMOS晶體管Q2關(guān)斷狀態(tài)時(shí)開始IGBT動(dòng)作，因此希望在盡可能低電平的集電極電壓Vc時(shí)導(dǎo)通PMOS晶體管Q2。
從而，實(shí)施形態(tài)3通過作為第2柵極電壓Vg2使用第1柵極電壓Vg1，滿足上述要求，起到改善第1柵極電壓Vg1的導(dǎo)通、關(guān)斷時(shí)的電位差部分(15V)的折衷的效果。
除此以外，通過把閾極電壓Vth預(yù)先設(shè)定在0V附近，在第2柵極電壓Vg2(第e柵極電壓Vg1)為0V的時(shí)刻PMOS晶體管Q2迅速地成為導(dǎo)通狀態(tài)，因此在降低關(guān)斷損失方面是有效的。
另外，在本實(shí)施形態(tài)中，由于作為第2柵極電壓Vg2使用第1柵極電壓Vg1，因此示出了作為第2柵極電壓Vg2使用第1柵極電壓Vg1的結(jié)構(gòu)，而即使調(diào)整PMOS晶體管Q2的閾值電壓Vth或者與第1柵極電壓Vg1獨(dú)立的第2柵極電壓Vg2也能夠得到同樣的效果。
例如，通過作為第2柵極電壓Vg2的控制，在導(dǎo)通時(shí)正偏置驅(qū)動(dòng)正的預(yù)定電壓，在關(guān)斷時(shí)負(fù)偏置驅(qū)動(dòng)負(fù)的預(yù)定電壓，能夠進(jìn)一步改善上述的折衷。
實(shí)施形態(tài)4圖5是示出作為本發(fā)明實(shí)施形態(tài)4的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。如該圖所示，在N-外延層2的上層部分的P擴(kuò)散區(qū)4、5之間，還形成作為輔助擴(kuò)散區(qū)的P擴(kuò)散區(qū)22以及P-擴(kuò)散區(qū)23。
P-擴(kuò)散區(qū)23形成為把導(dǎo)電膜9下的N-外延層2夾在中間與P擴(kuò)散區(qū)4相對，P擴(kuò)散區(qū)22與P-擴(kuò)散區(qū)23鄰接，而且作為P擴(kuò)散區(qū)4獨(dú)立地形成在P-擴(kuò)散區(qū)23與P擴(kuò)散區(qū)4之間的N-外延層2的上層部分中。
另外，在P擴(kuò)散區(qū)22上形成導(dǎo)電膜25，在導(dǎo)電膜25上電連接發(fā)射極端子P3。從而，成為發(fā)射極電極11與導(dǎo)電膜9短路。另外，其它的結(jié)構(gòu)與圖1所示的半導(dǎo)體器件相同。
這樣結(jié)構(gòu)的實(shí)施形態(tài)4的半導(dǎo)體器件在IGBT的關(guān)斷狀態(tài)時(shí)，通過在N-外延層2的耗盡的同時(shí)P-擴(kuò)散區(qū)23也耗盡，呈現(xiàn)得到高耐壓的雙RESURF構(gòu)造。從而，比以往的RESURF構(gòu)造的導(dǎo)通電阻低，在關(guān)斷時(shí)，由于能夠經(jīng)過P-擴(kuò)散區(qū)23排出空穴電流，因此在降低開關(guān)損失方面有效地發(fā)揮作用。
另外，P擴(kuò)散區(qū)2設(shè)置成用于耗盡P-擴(kuò)散區(qū)23的電極(導(dǎo)電膜25)連接區(qū)。通過與P-擴(kuò)散區(qū)23相比較高濃度地設(shè)定P擴(kuò)散區(qū)22，謀求降低接觸電阻的同時(shí)能夠阻止穿通電流流過電極。
實(shí)施形態(tài)5圖6是示出作為本發(fā)明實(shí)施形態(tài)5的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。如該圖所示，在N-外延層2的上層部分覆蓋P擴(kuò)散區(qū)6以及N+擴(kuò)散區(qū)8整體，形成作為輔助擴(kuò)散區(qū)的N擴(kuò)散區(qū)26。另外，其它的結(jié)構(gòu)與圖1所示的半導(dǎo)體器件相同。
在實(shí)施形態(tài)5中也如圖2的等效電路圖所示，構(gòu)成IGBT的PNP雙極晶體管T1示出多集電極構(gòu)造，流過PMOS晶體管Q2一側(cè)的集電極電流由于對于IGBT動(dòng)作沒有貢獻(xiàn)，因此妨礙IGBT動(dòng)作的有效性。
N擴(kuò)散區(qū)26成為對于從P擴(kuò)散區(qū)5注入的空穴的電位勢壘，因此抑制空穴向P擴(kuò)散區(qū)6的流入。即，通過存在N擴(kuò)散區(qū)26，能夠降低PNP雙極晶體管T1的與PMOS晶體管Q2連接的第2集電極一側(cè)的電流放大率hFE，起到更有效地實(shí)施原來的IGBT動(dòng)作的效果。
實(shí)施形態(tài)6圖7是示出作為本發(fā)明實(shí)施形態(tài)6的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。如該圖所示，與P-襯底1相獨(dú)立，另外設(shè)置P-襯底51，在P-襯底51上設(shè)置與PMOS晶體管Q2相當(dāng)?shù)腜MOS晶體管構(gòu)造，從P-襯底1上去除上述PMOS晶體管構(gòu)造。
在P-襯底1一側(cè)，在N-外延層2(第1基區(qū)層)的上層部分中與P擴(kuò)散區(qū)4相獨(dú)立，選擇性地形成P擴(kuò)散區(qū)5。在N-外延層2的上層部分中與P擴(kuò)散區(qū)5相獨(dú)立形成N+擴(kuò)散區(qū)8，在P擴(kuò)散區(qū)5上設(shè)置集電極電極12，在N+擴(kuò)散區(qū)8上形成導(dǎo)電膜27。另外，NMOS晶體管Q1的構(gòu)造(第1柵極電極14、P擴(kuò)散區(qū)4等)與圖1所示的實(shí)施形態(tài)1相同。
在P-襯底51一側(cè)，在P-襯底51上形成N-外延層52(第2基區(qū)層)，在N-外延層52的上層部分中分別選擇性地形成作為電極用擴(kuò)散區(qū)的P擴(kuò)散區(qū)5a、6a、6b、5b。而且，在P擴(kuò)散區(qū)5a、6a之間的N-外延層52上經(jīng)過柵極氧化膜21a形成導(dǎo)電膜10a，在導(dǎo)電膜10a上設(shè)置第2柵極電極15a。另外，在P擴(kuò)散區(qū)5b、6b之間的N-外延層52上經(jīng)過柵極氧化膜21b形成導(dǎo)電膜10b，在導(dǎo)電膜10b上設(shè)置第2柵極電極15b。
在N-外延層52的上層部分的P擴(kuò)散區(qū)6a、6b之間，與P擴(kuò)散區(qū)6a以及6b的雙方鄰接形成N+擴(kuò)散區(qū)80，從P擴(kuò)散區(qū)6a的一部分上到N+擴(kuò)散區(qū)80上以及P擴(kuò)散區(qū)6b的一部分上形成導(dǎo)電膜33。
在P擴(kuò)散區(qū)5a上形成導(dǎo)電膜32a，在P擴(kuò)散區(qū)5b上形成導(dǎo)電膜32b。而且，在第2柵極電極15a、15b上共同電連接第2柵極端子P2，在P-襯底1一側(cè)的集電極電極12以及P-襯底51一側(cè)的導(dǎo)電膜32a以及32b上共同電連接集電極端子P4。進(jìn)而，P-襯底1一側(cè)的導(dǎo)電膜27與P-襯底51一側(cè)的導(dǎo)電膜33短路。
即，在P-襯底51一側(cè)通過并聯(lián)連接多個(gè)PMOS晶體管構(gòu)造(由P擴(kuò)散區(qū)5a、6a以及第2柵極電極15構(gòu)成的PMOS晶體管和由P擴(kuò)散區(qū)5b、6b以及第2柵極電極15b構(gòu)成的PMOS晶體管)，實(shí)現(xiàn)一個(gè)單位PMOS晶體管。
圖8是示出了圖7所示的實(shí)施形態(tài)6的半導(dǎo)體器件的等效電路的電路圖。如該圖所示，實(shí)施形態(tài)6的半導(dǎo)體器件由PNP雙極晶體管T2，NMOS晶體管體Q1以及PMOS晶體管Q7構(gòu)成。
由于PNP雙極晶體管T2獨(dú)立地形成在P-襯底1上，PMOS晶體管Q7獨(dú)立地形成在P-襯底51上，因此PNP雙極晶體管T2呈現(xiàn)單發(fā)射極構(gòu)造。另一方面，PMOS晶體管Q7意味著用圖7所示的多個(gè)PMOS晶體管的并聯(lián)連接構(gòu)成的一個(gè)單位PMOS晶體管。
如圖8所示，在PNP雙極晶體管T2的發(fā)射極以及集電極之間，串聯(lián)插入PMOS晶體管Q7以及NMOS晶體管Q1，PMOS晶體管Q7的源極連接到PNP雙極晶體管T2的發(fā)射極，NMOS晶體管Q1的源極連接到PNP雙極晶體管T2的集電極。
這樣，實(shí)施形態(tài)6的半導(dǎo)體器件形成相互獨(dú)立地設(shè)置了PNP雙極晶體管T2以及PMOS晶體管Q7的作為基區(qū)層的N-外延層2以及N-外延層52。從而，由于來自P擴(kuò)散區(qū)5的空穴全部對于IGBT動(dòng)作做出貢獻(xiàn)，因此通過空穴流過PMOS晶體管Q7能夠完全沒有損失。這意味著沒有沿著圖8的等效電路中的虛線流動(dòng)的成分。
實(shí)施形態(tài)7圖9是示出作為本發(fā)明實(shí)施形態(tài)7的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。如該圖所示，在N-外延層2的上層部分的P擴(kuò)散區(qū)4與P擴(kuò)散區(qū)5之間的P擴(kuò)散區(qū)5的附近區(qū)域中，形成作為第2輔助擴(kuò)散區(qū)的N+擴(kuò)散區(qū)8a，在N+擴(kuò)散區(qū)8a上設(shè)置浮置電極13a，把浮置電極13a和形成在作為第1輔助擴(kuò)散區(qū)的N+擴(kuò)散區(qū)8上的浮置電極13用鋁布線34短路。另外，其它的結(jié)構(gòu)與圖1所示的半導(dǎo)體器件相同。
圖10是示出考慮了寄生電阻的實(shí)施形態(tài)1的半導(dǎo)體器件的等效電路的電路圖。如該圖所示，在實(shí)施形態(tài)1的半導(dǎo)體器件中，從P擴(kuò)散區(qū)5的正下方到N+擴(kuò)散區(qū)8存在寄生電阻R1(在圖9中也模式地記載)。因此，使PMOS晶體管Q2的導(dǎo)通電阻惡化，減弱了導(dǎo)通狀態(tài)時(shí)的PMOS晶體管Q2的短路功能。從而，希望降低寄生電阻R1。
在實(shí)施形態(tài)7的半導(dǎo)體器件中，通過設(shè)置N+擴(kuò)散區(qū)8a，由于確立從N+擴(kuò)散區(qū)8a到N+擴(kuò)散區(qū)8之間流動(dòng)的電流路徑(鋁布線34)，因此起到能夠?qū)嵸|(zhì)上消除上述寄生電阻R1的效果。
另外，N+擴(kuò)散區(qū)8a由于還具有防止在耐壓保持狀態(tài)下耗盡層到達(dá)P擴(kuò)散區(qū)5的所謂耗盡層抑制功能，因此只是設(shè)置N+擴(kuò)散區(qū)8就能夠同時(shí)得到抑制耗盡層的效果和沒有寄生電阻的效果。即，通過N+擴(kuò)散區(qū)8a的形成，能夠高面積率地達(dá)到上述2個(gè)效果。
實(shí)施形態(tài)8圖11是示出作為本發(fā)明實(shí)施形態(tài)8的具有IGBT的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。如該圖所示，在N-外延層2的上層部分中，在平面觀察的情況下，迂回P擴(kuò)散區(qū)5、6的同時(shí)，從成為P擴(kuò)散區(qū)4與P擴(kuò)散區(qū)5之間的P擴(kuò)散區(qū)5的附近區(qū)域的N+擴(kuò)散區(qū)部分81(相當(dāng)于圖9的N+擴(kuò)散區(qū)8a)向與P擴(kuò)散區(qū)6鄰接形成的N+擴(kuò)散區(qū)81b(相當(dāng)于圖9的N+擴(kuò)散區(qū)8)延伸，一體地形成N+擴(kuò)散區(qū)81(共用輔助擴(kuò)散區(qū))。另外，其它的結(jié)構(gòu)與圖9所示的實(shí)施形態(tài)7的構(gòu)造相同。
這樣，在實(shí)施形態(tài)8中，通過設(shè)置N+擴(kuò)散區(qū)81，與實(shí)施形態(tài)7相同，起到能夠?qū)嵸|(zhì)上消除寄生電阻R1的效果。
另外，通過形成N+擴(kuò)散區(qū)81a、81b成為一體的N+擴(kuò)散區(qū)81，能夠不需要實(shí)施形態(tài)7中必須的鋁布線34，謀求構(gòu)造的進(jìn)一步簡化。
另外，即使把實(shí)施形態(tài)1的反相驅(qū)動(dòng)電路18和實(shí)施形態(tài)2以及實(shí)施形態(tài)3的驅(qū)動(dòng)電路使用在實(shí)施形態(tài)4～實(shí)施形態(tài)8的半導(dǎo)體器件中當(dāng)然也能夠得到同樣的效果。
權(quán)利要求
1.一種半導(dǎo)體器件，具備在第1以及第2主電極之間連接第1導(dǎo)電類型的第1絕緣柵型晶體管和第2導(dǎo)電類型的雙極晶體管構(gòu)成的第1導(dǎo)電類型的絕緣柵型雙極晶體管(IGBT)；在上述IGBT斷開時(shí)使上述雙極晶體管的基極和發(fā)射極之間短路而添加的第2導(dǎo)電類型的第2絕緣柵型晶體管，其特征在于把上述第2絕緣柵型晶體管的柵極絕緣膜的膜厚設(shè)定成滿足上述IGBT的元件耐壓以上的預(yù)定元件耐壓的膜厚。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述雙極晶體管由第1導(dǎo)電類型的基區(qū)層和選擇性地形成在上述基區(qū)層的上層部分中的第2導(dǎo)電類型的第1以及第2電極用擴(kuò)散區(qū)構(gòu)成，在上述基區(qū)層的上層部分的上述第1以及第2電極用擴(kuò)散區(qū)之間設(shè)置第2導(dǎo)電類型的輔助擴(kuò)散區(qū)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述雙極晶體管由第1導(dǎo)電類型的基區(qū)層和選擇性地形成在上述基區(qū)層的上層部分中的第2導(dǎo)電類型的第1以及第2電極用擴(kuò)散區(qū)構(gòu)成，上述第2絕緣柵型晶體管由上述基區(qū)層、上述第2電極用擴(kuò)散區(qū)、選擇性地形成在上述基區(qū)層的上層部分中的第2導(dǎo)電類型的第3電極用擴(kuò)散區(qū)和在上述第2、第3電極用擴(kuò)散區(qū)之間的上述基區(qū)層上經(jīng)過上述柵極絕緣膜形成的柵極電極構(gòu)成，在上述基區(qū)層的上層部分中設(shè)置第1導(dǎo)電類型的雜質(zhì)濃度比上述基區(qū)層高的第1導(dǎo)電類型的輔助擴(kuò)散區(qū)來覆蓋上述第3電極用擴(kuò)散區(qū)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述雙極晶體管由第1導(dǎo)電類型的第1基區(qū)層和選擇性地形成在上述第1基區(qū)層的上層部分中的第2導(dǎo)電類型的第1以及第2電極用擴(kuò)散區(qū)構(gòu)成，上述第2絕緣柵型晶體管由第1導(dǎo)電類型的第2基區(qū)層、選擇性地形成在上述第2基區(qū)層的上層部分中的第2導(dǎo)電類型的第3以及第4電極用擴(kuò)散區(qū)和在上述第3、第4電極用擴(kuò)散區(qū)之間的上述第2基區(qū)層上經(jīng)過上述柵極絕緣膜形成的柵極電極構(gòu)成，相互獨(dú)立地設(shè)置上述第1以及第2基區(qū)層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述雙極晶體管由第1導(dǎo)電類型的基區(qū)層和選擇性地形成在上述基區(qū)層的上層部分中的第2導(dǎo)電類型的第1以及第2電極用擴(kuò)散區(qū)構(gòu)成，上述第1絕緣柵型晶體管由上述基區(qū)層、選擇性地形成在上述第1電極用擴(kuò)散區(qū)的上層部分中的第1導(dǎo)電類型的第3電極用擴(kuò)散區(qū)和在上述基區(qū)層以及上述第3電極用擴(kuò)散區(qū)之間的上述第1電極用擴(kuò)散區(qū)上經(jīng)過與上述柵極絕緣膜不同的柵極絕緣膜形成的第1柵極電極構(gòu)成，上述第2絕緣柵型晶體管由上述基區(qū)層、上述第2電極用擴(kuò)散區(qū)、選擇性地形成在上述基區(qū)層的上層部分中的第2導(dǎo)電類型的第4電極用擴(kuò)散區(qū)和在上述第2、第4電極用擴(kuò)散區(qū)之間的上述基區(qū)層上經(jīng)過上述柵極絕緣膜形成的第2柵極電極構(gòu)成，上述半導(dǎo)體器件還具備在上述基區(qū)層的上層部分中與上述第4電極用擴(kuò)散區(qū)鄰接形成的、第1導(dǎo)電類型的雜質(zhì)濃度比上述基區(qū)層高的第1導(dǎo)電類型的第1輔助擴(kuò)散區(qū)；位于上述基區(qū)層的上層部分的上述第1、第2電極用擴(kuò)散區(qū)之間且第1導(dǎo)電類型的雜質(zhì)濃度比上述基區(qū)層高的第1導(dǎo)電類型的第2輔助擴(kuò)散區(qū)，上述第1以及第2輔助擴(kuò)散區(qū)具有相互電連接的關(guān)系。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于還具備把上述第1以及第2輔助擴(kuò)散區(qū)之間進(jìn)行電連接的金屬布線。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于上述第1以及第2輔助擴(kuò)散區(qū)包括在上述基區(qū)層的上層部分中一體形成的共用輔助擴(kuò)散區(qū)，在平面視圖上觀看，該共用輔助擴(kuò)散區(qū)從上述第1、第2電極用擴(kuò)散區(qū)之間的區(qū)域延伸到與上述第4電極用擴(kuò)散區(qū)鄰接的區(qū)域。
8.一種半導(dǎo)體器件的驅(qū)動(dòng)電路，其特征在于上述半導(dǎo)體器件具備在第1以及第2主電極之間連接第1導(dǎo)電類型的第1絕緣柵型晶體管和第2導(dǎo)電類型的雙極晶體管構(gòu)成的第1導(dǎo)電類型的絕緣柵型雙極晶體管(IGBT)；在上述IGBT斷開時(shí)使上述雙極晶體管的基極和發(fā)射極之間短路而添加的第2導(dǎo)電類型的第2絕緣柵型晶體管，把上述第2絕緣柵型晶體管的柵極絕緣膜的膜厚設(shè)定成滿足上述IGBT的元件耐壓以上的預(yù)定元件耐壓的膜厚，上述驅(qū)動(dòng)電路具備在上述第1絕緣柵型晶體管的柵極電極上供給第1控制信號的第1控制信號供給單元；把響應(yīng)上述第1控制信號而得到的第2控制信號供給到上述第2絕緣柵型晶體管的柵極電極上的第2控制信號供給單元，當(dāng)上述第1控制信號指示上述第1絕緣柵型晶體管導(dǎo)通時(shí)，上述第2控制信號供給單元產(chǎn)生使上述第2絕緣柵型晶體管關(guān)斷的第1電壓作為上述第2控制信號，當(dāng)上述第1控制信號指示上述第1絕緣柵型晶體管關(guān)斷時(shí)，上述第2控制信號供給單元產(chǎn)生使上述第2絕緣柵型晶體管導(dǎo)通的第2電壓作為上述第2控制信號。
9.一種半導(dǎo)體器件的驅(qū)動(dòng)電路，其特征在于上述半導(dǎo)體器件具備在第1以及第2主電極之間連接第1導(dǎo)電類型的第1絕緣柵型晶體管和第2導(dǎo)電類型的雙極晶體管構(gòu)成的第1導(dǎo)電類型的絕緣柵型雙極晶體管(IGBT)；在上述IGBT斷開時(shí)使上述雙極晶體管的基極和發(fā)射極之間短路而添加的第2導(dǎo)電類型的第2絕緣柵型晶體管，把上述第2絕緣柵型晶體管的柵極絕緣膜的膜厚設(shè)定成滿足上述IGBT的元件耐壓以上的預(yù)定元件耐壓的膜厚，上述驅(qū)動(dòng)電路具備一端接受恒定電壓而另一端連接到上述雙極晶體管的發(fā)射極電極的線圈；在上述第1絕緣柵型晶體管的柵極電極上供給第1控制信號的控制信號供給單元；在上述第2絕緣柵型晶體管的柵極電極上供給使上述恒定電壓向使上述第2絕緣柵型晶體管導(dǎo)通的方向移動(dòng)的固定電位的固定電壓供給單元。
10.一種半導(dǎo)體器件的驅(qū)動(dòng)電路，其特征在于上述半導(dǎo)體器件具備在第1以及第2主電極之間連接第1導(dǎo)電類型的第1絕緣柵型晶體管和第2導(dǎo)電類型的雙極晶體管構(gòu)成的第1導(dǎo)電類型的絕緣柵型雙極晶體管(IGBT)；在上述IGBT斷開時(shí)使上述雙極晶體管的基極和發(fā)射極之間短路而添加的第2導(dǎo)電類型的第2絕緣柵型晶體管，把上述第2絕緣柵型晶體管的柵極絕緣膜的膜厚設(shè)定成滿足上述IGBT的元件耐壓以上的預(yù)定元件耐壓的膜厚，上述驅(qū)動(dòng)電路具備一端接受恒定電壓而另一端連接到上述雙極晶體管的發(fā)射極電極的線圈；在上述第1絕緣柵型晶體管以及上述第2絕緣柵型晶體管的柵極電極上共同供給同一控制信號的控制信號供給單元。
全文摘要
本發(fā)明得到具有動(dòng)作控制簡單而且可靠的元件構(gòu)造的IGBT的半導(dǎo)體器件。為了在斷開時(shí)使N型IGBT的基極和發(fā)射極之間短路設(shè)置的PMOS晶體管Q2由P擴(kuò)散區(qū)5、P擴(kuò)散區(qū)6、在P擴(kuò)散區(qū)5與P擴(kuò)散區(qū)6之間的N
文檔編號H01L21/70GK1604338SQ200410055849
公開日2005年4月6日 申請日期2004年8月4日 優(yōu)先權(quán)日2003年10月2日
發(fā)明者寺島知秀 申請人:三菱電機(jī)株式會(huì)社