專利名稱：多指型靜電放電保護元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多指型靜電放電保護元件，保護形成于半導(dǎo)體集成電路中的電路元件免受靜電放電破壞，特別涉及多指MOS型靜電放電保護元件，相互并聯(lián)連接了多個指。
背景技術(shù)：
以往，為了保護半導(dǎo)體集成電路中的電路元件免受靜電放電(以下，也稱作ESD(Electro Static Discharge))的破壞，使用由二極管或電阻元件構(gòu)成的靜電放電保護元件(以下，也稱作ESD保護元件)。而近來，設(shè)于CMOS(Complementary Metal Oxide Semiconducto互補型金屬氧化膜半導(dǎo)體)集成電路中的ESD保護元件被置換成了MOS型保護元件，該MOS型保護元件利用了電阻低于由二極管或電阻元件構(gòu)成的ESD保護元件的且放電能力很高的寄生雙極動作。該MOS型保護元件利用了MOSFET(MOS Field Effect Transistor場效應(yīng)型MOS晶體管)的快回(スナップバック)現(xiàn)象。
在由寄生雙極構(gòu)成的MOS型保護元件中，其使電流通過的能力也有限，若不把保護元件的寬度擴大到400～800μm左右，保護性能往往不能滿足要求水平。但，通常在集成電路中，因焊接點的配置等限制了布局，從而不得不將MOS型保護元件容納到規(guī)定范圍內(nèi)的面積中的情況居多。因此，采用了將MOS型保護元件有效地配置到規(guī)定面積內(nèi)的方法，不將MOS型保護元件作為單一的元件，而將多個寬度為10～50μm左右的被稱作指(フィンガ一)的小型MOSFET配列到與電流流過的方向正交的方向(以下稱作橫向)并相互并聯(lián)。此時，還有將各指的源極和漏極分別共同地相互并聯(lián)多個指的方法，也有單獨列出小型MOSFET，并將這些相互并聯(lián)的方法(例如參照非專利文獻1)。
圖15為表示現(xiàn)有的MOS型保護元件，即利用NMOSFET的快回現(xiàn)象的輸入保護元件的俯視圖，圖16為表示沿圖15所示的A-A’線的剖面及其等價電路的圖，圖17為表示在橫軸表示施加于該保護元件的電壓且縱軸表示流過該保護元件的電流的該MOS型保護元件的動作特性的圖表。如圖15及圖16所示，在該MOS型保護元件101中，在P型襯底102上相互并行設(shè)置了以一方向延伸的多個柵電極103，P型襯底102的表面的柵電極103的正下方區(qū)域成為了溝道區(qū)104。并且，P型襯底102的表面的溝道區(qū)104之間的區(qū)域成為了源區(qū)105或漏區(qū)106，且源區(qū)105或漏區(qū)106相交替排列。
由此，形成多個MOSFET111，在相互鄰近的MOSFET111之間源區(qū)或漏區(qū)為共同的。并且，在源區(qū)105及漏區(qū)106表面分別有多個接觸107沿著源電極103延伸的方向配列成1列。且，在P型襯底102的表面設(shè)有由P+擴散區(qū)構(gòu)成的保護環(huán)108，以便圍住該多個MOSFET111，并與地線109連接。該保護環(huán)108是為防止門鎖而設(shè)。還在形成于漏區(qū)106表面的接觸107上連接了輸入臺110。
接著，參照圖15至圖17，對該MOS型保護元件101的動作進行說明。在輸入臺110上輸入了浪涌電流時，該浪涌電流通過接觸107流入漏區(qū)106，漏極電壓上升。若漏極電壓達到圖17中以電壓Vt0示出的電壓以上，則在漏區(qū)106與溝道區(qū)104之間的PN結(jié)中開始雪崩擊穿，有襯底電流流過。此時，形成寄生雙極，即各指的源區(qū)105變成發(fā)射極，含有保護環(huán)108的P型襯底102變成基極，漏區(qū)106變成集電極。由于流過P型襯底102內(nèi)的電流，在P型襯底102內(nèi)產(chǎn)生相當于該電流與P型襯底102的電阻之積的電位差，因此P型襯底102中的漏區(qū)105的底面附近的電位相對保護環(huán)108上升。如圖17所示，若施加到MOS型保護元件101的電壓達到電壓Vt1，則源區(qū)105的底面附近相對保護環(huán)108的電位變成可使源區(qū)105與溝道區(qū)104之間的PN結(jié)正向偏置的程度，例如變成0.7V左右，該PN結(jié)被正向偏置而使電流更加流入，從而導(dǎo)通寄生雙極，成為低電阻狀態(tài)。其結(jié)果，使更大的電流流過?？蓪⒃摤F(xiàn)象稱作快回，而將電壓Vt1稱作快回起始電壓或觸發(fā)電壓。
再者，若要使用通常的電流-電壓測定裝置進行圖17所示的I-V測定，因通常裝置的測定所需的電流持續(xù)時間很長，所以在DUT(deviceunder test被測定裝置)達到快回狀態(tài)之前就被破壞掉了。因此，測定快回現(xiàn)象時，通常使用被稱作TLP(Transmission Line Pulser)的測定裝置。該裝置將持續(xù)時間為100nsec左右的矩形電流波施加到DUT上，并根據(jù)其電壓及電流的變化來讀取DUT的電流值及電壓值(例如參照非專利文獻2)。一般根據(jù)經(jīng)驗來講，由TLP測定的DUT的破壞電流It2[A]和由人體帶電模式試驗(HBM試驗)測定的DUT的破壞電流V[V]有V＝It2×1500的關(guān)系。
在非專利文獻3中記載著，因雪崩電流相對施加于PN結(jié)部分的電場的依賴性極大，所以在MOS晶體管中電場最強的轉(zhuǎn)角部分產(chǎn)生快回的概率高。且在非專利文獻4中公開有，在使用低電阻襯底的處理過程等，根據(jù)處理不平衡，會有在指內(nèi)的隨機位置局部地發(fā)生快回現(xiàn)象的情況。
如上所述，在單一指的保護元件中，有因這些已說明的電流集中而元件被破壞等問題存在。且會有快回電壓過高的情況出現(xiàn)，因此會有由于過大的電壓施加到自身的柵電極上，以至破壞的情況出現(xiàn)。作為于此相關(guān)的發(fā)明有專利文獻3和專利文獻4等。
在專利文獻3中如圖30所示，在源區(qū)的擴散層設(shè)置電阻，并通過該電阻將柵電極和接地電位進行連接，防止過大的電壓被施加到晶體管的柵電極上。
在專利文獻4中記載的結(jié)構(gòu)，如圖31所示，通過在源極兩側(cè)設(shè)置切口，附加電阻，降低因施加靜電而電場易集中的場氧化膜和柵電極和源區(qū)或漏區(qū)的邊界點中的靜電應(yīng)力的大電壓，防止發(fā)生靜電破壞。
在由多個指構(gòu)成的MOS型保護元件(多指型保護元件)中，存在如下的問題。在多指體中，每個指的動作都不同。該動作差可由襯底電阻之差來進行說明。即，分別從指方向看的至接地電極(通常為保護環(huán))的距離不同，因此襯底電阻，即寄生雙極晶體管的基極電阻各不相同，結(jié)果由于雪崩擊穿后的電荷蓄留，在形成于各MOSFET的源區(qū)和溝道區(qū)的結(jié)區(qū)的局部電壓上產(chǎn)生了差距。由此，各寄生雙極晶體管達到快回電壓的時序不同，且各寄生雙極晶體管被導(dǎo)通的時序也不同。實際上，如圖15及圖16所示，襯底電位與指相互的襯底電流耦合，或襯底電阻根據(jù)各指的三維的電流路徑、指內(nèi)部的寬度方向上的襯底電阻而不同，至于指之間的襯底電阻不同的原因，則存在復(fù)雜的因素。
當在指的漏極側(cè)PN結(jié)，即漏區(qū)與溝道區(qū)之間的PN結(jié)有電流流過時，因指內(nèi)的電位差中該PN結(jié)部分的電位差占多半，所以主要在該PN結(jié)區(qū)發(fā)熱。電流與結(jié)溫度之間具有正的相關(guān)關(guān)系，溫度越高電流越大。即，由于處理的不平衡及結(jié)構(gòu)等導(dǎo)致電流集中到部分指上，或在指內(nèi)具有接觸電阻及漏極電阻等的不平衡，若電流集中到特定的指或指內(nèi)的特定區(qū)域，以此為開端，其電流集中的指或指內(nèi)區(qū)域的PN結(jié)發(fā)熱，而溫度上升，還產(chǎn)生電流增加等正的反饋現(xiàn)象，進而熔化發(fā)熱部分。因此，在其他的指導(dǎo)通之前，最先導(dǎo)通的指被破壞掉，而無法生成多指體結(jié)構(gòu)。
另一方面，在保護元件上設(shè)置觸發(fā)電路，從而確實地導(dǎo)通保護元件的寄生雙極的技術(shù)被公開(例如，參照專利文獻1)。圖18為表示專利文獻1所公開的現(xiàn)有的保護元件的等價電路圖。如圖18所示，在該現(xiàn)有的保護元件中，在輸入浪涌電流的輸入臺121上連接了電流控制開關(guān)122。且，在電流控制開關(guān)122上設(shè)置了NMOS晶體管1 23，該NMOS晶體管123將漏極連接在輸入臺121上，而將源極連接至接地電極。并且，在該保護元件上除電流控制開關(guān)122以外設(shè)置了觸發(fā)電路124，且在該觸發(fā)電路124上設(shè)置了NMOS晶體管125，該NMOS晶體管125將漏極連接至輸入臺121上，而將源極連接至NMOS晶體管123的柵極上。在該現(xiàn)有保護元件中，若浪涌電流被輸入到輸入臺121，則首先導(dǎo)通觸發(fā)電路124的NMOS晶體管125，從而在NMOS晶體管123的柵極上施加正向電壓。
若NMOS晶體管123的柵極電位上升，則電流開始流向NMOS晶體管123，雪崩擊穿經(jīng)過溝道區(qū)而易均勻地發(fā)生，因此，得到以更低電壓開始快回等效果。
由此，NMOS123不會局部發(fā)熱，不會產(chǎn)生過高的電壓，而安全地導(dǎo)通，使輸入到輸入臺121的浪涌電流流到接地電極。
但是，在上述的現(xiàn)有技術(shù)中存在如下問題。當把專利文獻1所記載的技術(shù)適用到多指體結(jié)構(gòu)的保護元件時，例如當分別單獨地將觸發(fā)電路連接到各保護元件(指)上時，若不采用觸發(fā)電路首先進行動作的構(gòu)成(后述的本發(fā)明具備這種構(gòu)成)，則保護元件(每個指)則快回，從而有因電流集中而導(dǎo)致破壞的可能性等問題。
另一方面，若只設(shè)置一個觸發(fā)電路，將該一個觸發(fā)電路連接到全部的多個指上，則與前述相同，當只特定的指快回時，電流集中到該指上，從而該指被破壞掉。
作為解決該問題的方法，可考慮將各指的源極連接到相鄰指的柵極的方法(例如參照專利文獻2)。圖19為表示記載于該專利文獻2的多指型保護元件的等價電路圖，圖20為在橫軸表示施加于該保護元件的電壓且縱軸上表示流過該保護元件的電流而表示MOS型保護元件的動作特性的圖表。如圖19及圖20所示，在該保護元件中，在輸入ESD的輸入臺131與接地電極132之間相互并聯(lián)了n個(n為2以上的自然數(shù))指F1至Fn。并且，在各指Fi(i＝1～n)中，從輸入臺131向接地電極132，以漏極電阻Rdi(i＝1～n)、NMOS晶體管Ti(i＝1～n)、源極電阻Rsi(i＝1～n)的順序串聯(lián)連接。并且，指Fk(k＝1～(n-1))的源極電阻Rsk連接至相鄰指Fk+1的NMOS晶體管Tk+1的柵極上。且，指Fn的源極電阻Rsn被連接至指F1的NMOS晶體管T1的柵極上，全部的指以整體連接成環(huán)狀。
并且，若指Fk快回，則電流流到源極電阻Rsk，從而產(chǎn)生電位差。從該電阻Rsk的中間地點連接至相鄰指Fk+1的柵電極上，因此該柵極電位Gk+1上升。柵極電位的上升示電流開始流過指Fk+1，因此雪崩擊穿經(jīng)過溝道區(qū)而易均勻地發(fā)生，且還得到降低其快回電壓的效果。因此，安全地導(dǎo)通相鄰指Fk+1的NMOS晶體管，形成該指Fk+1快回，并通過使指Fk+1快回，指Fk+2快回，…的狀態(tài)，在任一個指快回時，全部的指連續(xù)地依次快回。由此，在該保護元件中，因全部的指如多米諾倒塌般地快回，所以被稱作多米諾方式。
Li，T.，Tsai，C.H.Rosenbaum，E.Kang，S.M.等、“Substrate resistance modeling and circuit-level simulation of parasiticdevice coupling effects for CMOS I/O circuits under ESD stress”ElectricalOverstress/Electrostatic Discharge Symposium Proceedings，1998，6-8Oct.1998 pp.281-289[非專利文獻2]Barth，J.等“TLP calibration，correlation，standards，andnew techniques[ESD test]”Electrical Overstress/Electrostatic DischargeSymposium Proceedings 2000，2000pp.85-96[非專利文獻3]Christian Russ，Karlheinz Bock等、“Non-UniformTriggering of gg-nMOSt Investigated by Combined Emission Microscopyand Transmission Line Pulsing”Electrical Overstrss/ElectrostaticDischarge Symposium Proceedings.1998 pp.177-186[非專利文獻4]Kwang-hoon oh.等“Non-uniform Bipolar Conductionin Single Finger NMOS Transistors and Implications for Deep SubmicronESD Design”IEEE 01CH37167.39thAnnual International ReliabilityPhysics Symposium，Oriand Florida，2001 pp.226-234[專利文獻1]美國專利第5,450,267號[專利文獻2]美國專利第6,583,972號[專利文獻3]日本專利第3157614號[專利文獻4]日本專利特公平8-24183號發(fā)明內(nèi)容如上述說明，通常在MOS型靜電放電保護元件中，通過各指的局部發(fā)生的寄生雙極狀態(tài)擴散到指全體，指全體成為低電阻狀態(tài)，從而快回。由此，可穩(wěn)定地將ESD電流進行放電。但是，當寄生雙極狀態(tài)不擴散到指全體時，電流集中到指內(nèi)最先快回的區(qū)域，從而出現(xiàn)指被破壞的情況。
在前述的多米諾方式的多指型靜電放電保護元件(專利文獻2)中，最先快回的指因柵極電位變成了接地電位，所以快回動作與順次快回的其余的指不同。即，在最先快回的指中，寄生雙極狀態(tài)局部發(fā)生在柵極端部的電場很強的區(qū)域。此時，電流在該MOS晶體管中從漏極流向源極，但柵極電位一直保持接地電位的狀態(tài)。即，在最先快回的指中，因漏極端部的PN結(jié)的電場比其余指要強，若有電流流過便形成該電場變得更強的電路構(gòu)成，所以在漏極端部發(fā)生的寄生雙極狀態(tài)難以擴散到該指的其余區(qū)域，從而電流集中到最先變成寄生雙極狀態(tài)的區(qū)域的情況較多。
對此，在此后快回的其余指中，因最先提高了柵極電位，所以寄生雙極狀態(tài)易擴散到指全體，且溝道電流容易經(jīng)過指全域而均勻地流過。因此，指全體大致同時變成寄生雙極狀態(tài)，并快回。于是，在前述的多米諾方式的多指型靜電放電保護元件中出現(xiàn)最先快回的指易被破壞等問題。
此外，為了解決前述問題，考慮了將全部的指的柵極相互連接的方法。圖21為表示如此地將柵極共同連接的現(xiàn)有保護元件的電路圖。如圖21所示，在該現(xiàn)有保護元件中，全部指Fi(i＝1～n)的柵極被相互連接，在該共同連接的柵極上通過各二極管連接了各指的源極。由此，在一個指快回時，該指的源極電位上升，電壓被施加到包含該指的全部指的柵極上，從而全部指快回。但在該方法中，因需要在各指上設(shè)置二極管，所以增大了布局面積。且，因全部的柵極被共同連接，所以源極電位被分散，結(jié)果在與電位上升的源極最近的柵極，即最先快回的指的柵極上被施加最高的電位。其結(jié)果，電流又流過該最先快回的指上，因此電流被集中到該指上。且，即使當其余指快回時，因二極管的動作速度很慢，所以無法控制最先快回的指上的局部電流集中，從而無法防止破壞該指。
在現(xiàn)有的共有源極擴散層的多指MOS型保護元件中，在各寄生雙極晶體管的基極/集電極的PN結(jié)電位以低電阻經(jīng)過襯底(P阱)相互影響(襯底耦合)下大致同時進入快回狀態(tài)，但多米諾方式的多指型靜電放電保護元件(參照專利文獻2)中，因多個指的元件都是分開的，所以產(chǎn)生電阻值變大，降低襯底耦合的效果等問題。
此外，在多米諾方式的多指型靜電放電保護元件(參照專利文獻2)中，因是分割源區(qū)，并在其之間插入電阻元件的結(jié)構(gòu)，所以存在布局面積變大等問題。
本發(fā)明就是鑒于這些問題而提出出的，其目的在于，提供一種多指型靜電放電保護元件，布局面積小，可防止最先快回的指被破壞。
本發(fā)明的第1多指型靜電放電保護元件具備在輸入浪涌電流的輸入布線與被施加基準電位的基準電位布線之間相互并聯(lián)的多個指，其特征在于，前述多個指以多個分組成第1至第n(n為2以上的自然數(shù))的單元，前述各指具有，將漏極連接至前述輸入布線的晶體管、和將一端連接至該晶體管的源極且另一端連接至前述基準電位布線的源極電阻，前述晶體管的源極連接至屬于該晶體管所屬指的同一單元的其余指的晶體管的柵極，屬于第1單元的至少兩個晶體管的源極分別與屬于第2單元的至少一個晶體管的源極和屬于第n單元的至少一個晶體管的源極連接，屬于第k(k為2至(n-1)的自然數(shù))單元的至少兩個晶體管的源極分別與屬于第(k-1)單元的至少一個晶體管的源極和屬于第(k+1)單元的至少一個晶體管的源極連接，屬于第n單元的至少兩個晶體管的源極分別與屬于第(n-1)單元的至少一個晶體管的源極和屬于第1單元的至少一個晶體管的源極連接。
在本發(fā)明中，若將浪涌電流輸入到輸入布線上，浪涌電壓便施加到全部指上。并且，若最先有一個指快回，則電流便流過該指的晶體管和源極電阻，該指的晶體管的源極電位上升。由此，與該指同屬一個單元的其余指的晶體管的柵極電位上升，該指快回。由此，該指的源極電位上升，最先快回的指的柵極電位上升。其結(jié)果，在最先快回的指中，可控制電流集中到最先達到寄生雙極狀態(tài)的區(qū)域，從而可防止破壞該指。且，通過最先快回的指的源極電位傳遞到屬于其他單元的指的源極，以最先快回的單元為起點，其他單元正向和逆向連鎖地快回，全部單元的指迅速地快回。由此，施加到輸入布線的浪涌電流通過全部指流到基準電位布線上。
此外，在至少一個前述單元中，也可以是一個指為將預(yù)驅(qū)動電路的輸出施加導(dǎo)其晶體管的柵極的驅(qū)動元件。由此，可同時形成驅(qū)動元件和保護元件。且，可由同一設(shè)計方式形成驅(qū)動元件的個數(shù)互不相同的多種多指型靜電放電保護元件。
本發(fā)明的第2多指型靜電放電保護元件，具備在輸入浪涌電流的輸入布線和被施加基準電位的基準電位布線之間并聯(lián)的第1至第n(n為2以上的自然數(shù))指，其特征在于，各前述指，具有漏極連接到前述輸入布線上的晶體管、和一端連接至該晶體管的源極且另一端連接至前述基準電位布線上的源極電阻，屬于前述第1指的晶體管的源極連接至屬于第2指的晶體管的柵極上，并且通過第1源極間電阻連接至屬于前述第n指的晶體管的源極上，屬于第k(k為2至(n-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極上，并且通過第k源極間電阻連接至屬于前述第(k-1)指的晶體管的源極上，屬于第n指的晶體管的源極連接至屬于第1指的晶體管的柵極上，并且通過第n源極間電阻連接至屬于第(n-1)指的晶體管的源極上。
在本發(fā)明中，若第k指最先快回，該第k指的源極電位上升，該電位上升傳遞到第(k+1)指的柵極，第(k+1)指快回。由此，全部指依次連鎖地快回。另一方面，若第k指快回，則第(k-1)指的源極電位上升，在第k指的柵極上施加正電位。由此，在本發(fā)明的靜電放電保護元件中，以最先快回的指為起點，通過以正向和逆向連鎖地引起指的快回，不必等該連鎖完成一周期，而最先快回的指的柵極電位迅速上升。
本發(fā)明的第3多指型靜電放電保護元件，具備在輸入浪涌電流的輸入布線和被施加基準電位的基準電位布線之間相互并聯(lián)的第1至第n(n為2以上的自然數(shù))指，其特征在于，前述各指，具有漏極連接到前述輸入布線上的晶體管、和一端連接至該晶體管的源極且另一端連接至前述基準電位布線上的源極電阻，前述第1至第n的n個指中第(n-m+1)(m為1至(n-2)的自然數(shù))至第n的m個指是在其晶體管的柵極上施加了預(yù)驅(qū)動電路的輸出的驅(qū)動元件，屬于第k(k為1至(n-m-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極上，屬于第(n-m)指的晶體管的源極連接至屬于第(n-m+1)至n的指的晶體管的柵極上，屬于第(n-m+1)至n的指的晶體管的源極連接至屬于第1指的晶體管的柵極上。
在本發(fā)明中，可同時形成驅(qū)動元件和保護元件。且，可通過同一設(shè)計方式形成驅(qū)動元件的個數(shù)互不同的多種多指型靜電放電保護元件。進而，若成為驅(qū)動元件的第(n-m+1)至第n指中的任一個最先快回，該指的源極電位上升，且該電位上升通過第(n-m+1)指的源極傳遞到最先快回的指的柵極上。由此，最先快回的指的柵極電位迅速上升。并且最先快回的指的源極電位上升被傳遞到第1指的柵極上，從而第1指快回。之后，全部指依次連鎖地快回。由此，施加于輸入布線上的浪涌電流通過全部指流到基準電位布線上。
本發(fā)明的第4多指型靜電放電保護元件，具備在輸入浪涌電流的輸入布線和被施加基準電位的基準電位布線之間相互并聯(lián)的第1至第n(n為2以上的自然數(shù))指，其特征在于，前述各指，具有漏極連接到前述輸入布線上的晶體管、一端連接至該晶體管的源極且另一端連接至前述基準電位布線上的源極電阻，以及在前述輸入布線上輸入了浪涌電流時向?qū)儆谇笆龅?指的晶體管的柵極上施加正電位的正電位施加單元，屬于第k(k為1至(n-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極上。
在本發(fā)明中，在輸入布線上輸入了浪涌電流時，通過正電位施加單元向?qū)儆诘?指的晶體管的柵極施加正電位，可準確地使該第1指最先快回。并且，因在該第1指的晶體管的柵極上施加了正電位，所以可使電流均衡地流過該指，從而可防止破壞該指。
此外，也可使前述正電位施加單元具有一側(cè)電極連接至前述輸入布線上且另一側(cè)電極連接至屬于前述第1指的晶體管的柵極的電容、和一端連接至屬于前述第1指的晶體管的柵極上且另一端連接至前述基準電位布線上的電阻，還可以具有陽極連接至前述輸入布線上且陰極連接至屬于前述第1指的晶體管的柵極上的二極管、和一端連接至屬于前述第1指的晶體管的柵極上且另一端連接至前述基準電位布線上的電阻。
本發(fā)明的第5多指型靜電放電保護元件，具備多個指，形成于半導(dǎo)體襯底表面，在輸入浪涌電流的輸入布線與被施加基準電位的基準電位布線之間相互并聯(lián)，其特征在于，前述各指，具有源極和漏極由形成于前述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成、前述漏極連接至前述輸入布線上的MOS型晶體管；和一端連接至該晶體管的源極上且另一端連接至前述基準電位布線上的源極電阻，屬于第k(k為1至(n-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極上，屬于第n指的晶體管的源極連接至屬于第1指的晶體管的柵極上，在形成前述源極的雜質(zhì)擴散區(qū)表面形成接觸，形成于該表面的前述雜質(zhì)擴散區(qū)和溝道區(qū)的臨界線所延伸的方向的兩端部及中央部，且連接至與該源極所屬的指不同的指的柵極上；和抽頭，從該接點起在前述臨界線延伸的方向間隔設(shè)置，且連接至前述基準電位布線上，前述源極電阻為該雜質(zhì)擴散區(qū)中前述接點和前述抽頭之間的部分的電阻。
在本發(fā)明中，因接觸設(shè)置在源區(qū)的寬度方向兩端部及中央部，所以在快回的初始階段，可迅速加快該指的源極電位的變化而傳遞到其他指的柵極上。由此，加快了指依次快回的連鎖速度，從而可迅速提高最先快回的指的柵極電位。其結(jié)果，可防止最先快回的指被局部的電流集中破壞掉。
由此，根據(jù)本發(fā)明，在多指型靜電放電保護元件上輸入了浪涌電流時，可迅速提高最先快回的指的柵極電位。由此，可防止最先快回的指被破壞。


圖1為表示本發(fā)明的第1實施方式的ESD保護元件的等價電路圖。
圖2為表示該ESD保護元件的1個單元的俯視圖。
圖3為表示第1實施方式的第1變形例的ESD保護元件的等價電路圖。
圖4為表示第1實施方式的第2變形例的ESD保護元件的等價電路圖。
圖5為表示本發(fā)明的第2實施方式的ESD保護元件的等價電路圖。
圖6為表示第2實施方式的變形例的ESD保護元件的等價電路圖。
圖7為表示本發(fā)明的第3實施方式的ESD保護元件的等價電路圖。
圖8為表示本發(fā)明的第4實施方式的ESD保護元件的等價電路圖。
圖9為表示第4實施方式的第1變形例的ESD保護元件的等價電路圖。
圖10為表示第4實施方式的第2變形例的ESD保護元件的等價電路圖。
圖11為表示本發(fā)明的第5實施方式的ESD保護元件的等價電路圖。
圖12為表示第5實施方式的ESD保護元件的等價電路圖。
圖13為表示本發(fā)明的第6實施方式的ESD保護元件的等價電路圖。
圖14為表示該ESD保護元件的俯視圖。
圖15為表示現(xiàn)有的MOS型保護元件的俯視圖。
圖16為表示圖15所示的A-A’線的截面及其等價電路的圖。
圖17為以橫軸為施加于該保護元件上的電壓，以縱軸為流過該保護元件的電流而表示的該MOS型保護元件的動作特性的圖表。
圖18為表示專利文獻1所公開的現(xiàn)有保護元件的等價電路圖。
圖19為表示專利文獻2中記載的多指型保護元件的等價電路圖。
圖20為以橫軸為施加于該保護元件上的電壓，以縱軸為流過該保護元件的電流而表示的該MOS型保護元件的動作特性的框圖。
圖21為表示共同連接?xùn)艠O的現(xiàn)有的保護元件的電路圖。
圖22為表示本發(fā)明的第7實施方式(第6實施方式的變形例)的ESD保護元件的布局構(gòu)成的一例的圖。
圖23為表示本發(fā)明的第8實施方式的ESD保護元件的布局構(gòu)成的一例的圖。
圖24為表示本發(fā)明的第8實施方式的ESD保護元件的布局構(gòu)成的一例的圖。
圖25為表示本發(fā)明的第7實施方式(第6實施方式的變形例)的ESD保護元件的等價電路的一例的圖。
圖26為表示本發(fā)明的第9實施方式的ESD保護元件的布局構(gòu)成的一例的圖。
圖27為表示本發(fā)明的第9實施方式的ESD保護元件的等價電路的一例的圖。
圖28為表示本發(fā)明的第8實施方式的ESD保護元件的布局構(gòu)成的圖。
圖29為表示本發(fā)明的第8實施方式的ESD保護元件的布局構(gòu)成的圖。
圖30為表示專利文獻3中記載的構(gòu)成的圖。
圖31為表示專利文獻4中記載的構(gòu)成的圖。
具體實施例方式
以下，參照附圖對本發(fā)明的實施方式進行具體說明。首先，對本發(fā)明的第1實施方式進行說明。圖1為表示本發(fā)明的第1實施方式的多指型靜電放電保護元件(ESD保護元件)的等價電路圖，圖2為表示該ESD保護元件的1個單元的俯視圖。如圖1所示，在該ESD保護元件中，在連接于輸入浪涌電流的輸入臺1的輸入布線13與連接于接地電極GND的基準電位布線14之間相互并聯(lián)了2n個(n為2以上的自然數(shù))指F1至F2n。并且，各指Fi(i為1至2n的自然數(shù))，從輸入布線13以漏極電阻Rdi(i＝1～2n)、NMOS晶體管Ti(i＝1～2n)、源極電阻Rsi(i＝1～2n)的順序串聯(lián)連接至基準電位布線14。而且，輸入臺1和接地電極GND兼有分別成為該ESD保護元件的保護對象的被保護元件(未圖示)的輸入臺及接地電極。
此外，相互鄰接的2個指F2j-1和指F2j(j為1至n的自然數(shù))組成對，而構(gòu)成了1個單元Uj。例如，指F1和指F2構(gòu)成1個單元U1，指F3和指F4構(gòu)成1個單元U2，指F2n-1和指F2n構(gòu)成1個單元Un。并且，構(gòu)成1個單元的2個指的NMOS晶體管之中，一方的源極連接至另一方的柵極上，另一方的源極連接至一方的柵極上。即，指F2j-1的源極S2j-1連接至指F2j的柵極G2j上，指F2j的源極S2j連接至指F2j-1的柵極G2j-1上。且，指F2j的源極S2j連接至下一個單元Uj+1的指F2j+1的源極S2j+1上。而且，第2n個指F2n的源極S2n連接至第1個指F1的源極S1上，由此，2n個指連接成環(huán)狀。進而，各指Fi的NMOS晶體管Ti的源極Si通過襯底電阻Rsubi連接至NMOS晶體管Ti的溝道區(qū)。
此外，如圖2所示，在該ESD保護元件中，在P型硅襯底(未圖示)的表面形成P阱(未圖示)，且在該P阱表面形成了向一方向延伸的n+擴散區(qū)2，從而成為構(gòu)成1個單元的2個指的共同的漏區(qū)3。且，在n+擴散區(qū)2的寬度方向的中央部，有多個抽頭4沿著n+擴散區(qū)2的長度方向排列成1列。該抽頭4連接至圖1所示的輸入臺1。且在n+擴散區(qū)2的表面將抽頭4的列圍成環(huán)狀的區(qū)域成為硅化物阻隔區(qū)5，在該區(qū)域中未形成硅化物。另一方面，在n+擴散區(qū)2的表面的硅化物阻隔區(qū)5以外的區(qū)域形成了硅化物(未圖示)。硅化物阻隔區(qū)5構(gòu)成了圖1所示的漏極電阻Rdi。
并且，沿著n+擴散區(qū)2的寬度方向相夾n+擴散區(qū)2地分別形成了兩個n+擴散區(qū)6。該n+擴散區(qū)6成為各指的源區(qū)7，相當于圖1所示的源極Si。n+擴散區(qū)6的形狀為以與n+擴散區(qū)2相同方向延伸的梯子狀，且在n+擴散區(qū)6的遠離n+擴散區(qū)2的一側(cè)的邊部，有多個抽頭8沿著n+擴散區(qū)6的長度方向排列成1列。抽頭8連接至圖1所示的接地電極GND。且，抽頭8與溝道區(qū)之間的n+擴散區(qū)6的電阻相當于圖1所示的源極電阻Rsi，且源極電阻Rsi的大小可通過n+擴散區(qū)6形狀調(diào)整。
此外，P阱表面的n+擴散區(qū)2(漏區(qū)3)與n+擴散區(qū)6(源區(qū)7)之間區(qū)域成為溝道區(qū)(未圖示)，從而成為P型區(qū)。在溝道區(qū)上方設(shè)置了柵極氧化膜(未圖示)，在其上方設(shè)置柵電極9。該柵電極9相當于圖1所示的柵極Gi。
進而，P阱表面的n+擴散區(qū)2、n+擴散區(qū)6及溝道區(qū)以外的區(qū)域成為了STI(Shallow Trench Isolation淺溝槽隔離)區(qū)10。由此，在n+擴散區(qū)6(源區(qū)7)形成了多個STI區(qū)。并且，在n+擴散區(qū)6中的STI區(qū)10內(nèi)部形成了各1處的P+擴散區(qū)11，并在P+擴散區(qū)11表面形成了2個抽頭12。P+擴散區(qū)11與P阱連接，用于控制P阱的電位。在P+擴散區(qū)11與溝道區(qū)之間的P阱的電阻成為圖1所示的襯底電阻Rsubi。
另外，將圖1所示的源極S2j-1連接于柵極G2j的布線、將源極S2j連接于柵極G2j-1的布線、將源極S2j連接于源極S2+1的布線、以及將源極S2n連接于源極S1的布線形成于設(shè)置在P型硅襯底上的多層布線層(未圖示)的內(nèi)部。在圖2中，省略了這些布線。
接著，對如上構(gòu)成的本發(fā)明的第1實施方式的ESD保護元件的動作進行說明。如圖1及圖2所示，若浪涌電流施加到輸入臺1上，該浪涌電流便施加到全部的指Fi(i＝1～2n)的漏極上。若該浪涌電流的電壓達到某一指的觸發(fā)電壓，則該指的NMOS晶體管便導(dǎo)通，從而該指快回。若將快回的指設(shè)為指F2j-1，因在該指F2j-1的源極S2j-1與接地電極GND之間設(shè)置了源極電阻Rs2j-1，所以源極S2j-1的電位例如上升1V。由此，指F2j的柵極G2j的電位上升，快回電壓Vt1降低，NMOS晶體管T2j導(dǎo)通，指F2j快回。由此，屬于單元Uj的指F2j-1及F2j雙方快回。且，源極S2j的電位上升，由此最先導(dǎo)通的NMOS晶體管T2j-1的柵極G2j-1的電位上升。由此，緩和了施加于最先導(dǎo)通的NMOS晶體管T2j-1的柵極氧化膜的電壓，同時可使電流均勻地流在溝道區(qū)的寬度方向上。
接著，通過源極S2j的電位上升，單元Uj+1的指F2j+1的源極S2j+1的電位上升，且柵極G2j+2的電位上升而使指F2j+2快回。由此，源極S2j+2的電位上升，柵極G2j+1的電位上升，使指F2j+1快回。由此，屬于單元Uj+1的2個指F2j+1及F2j+2雙方快回。由此，同樣，屬于單元Uj+2的2個指F2j+3及F2j+4雙方快回。于是，若屬于單元Uj的指最先快回，則單元Uj+1、單元Uj+2、單元Uj+3、…以標號遞增順序(以下稱作正方向)依次快回。并且，若單元Un快回，則單元U1快回。
另一方面，通過指F2j-1的源極S2j-1的電位上升，單元Uj-1的源極S2j-2的電位上升，由此，柵極G2j-3的電位上升，指F2j-3快回，源極S2j-3的電位上升，柵極G2j-2的電位上升，指F2j-2快回。由此，屬于單元Uj-1的2個指F2j-2及F2j-3雙方快回。于是，若屬于單元Uj的指最先快回，則單元Uj-1、單元Uj-2、單元Uj-3、…以標號遞減順序(以下稱作逆方向)依次快回。并且，若屬于單元U1的指快回，則屬于單元Un的指快回。
此外，在各指中，若源極的電位上升，則該電位上升通過襯底電阻傳遞到溝道區(qū)，溝道區(qū)的電位上升。由此，各指的晶體管容易導(dǎo)通。于是，若屬于1個單元的1個指最先快回，首先，屬于該單元的其他指快回，接著，以該單元為起點，其他單元以正方向和逆方向依次快回，結(jié)果全部的指快回。由此，施加于輸入臺1的浪涌電流通過全部的指流到接地電極GND。
如上所述，在本發(fā)明的第1實施方式中，浪涌電流被施加到輸入臺1，從而先使1個指快回，則與該指屬于同一單元的其他指快回，接著，以該單元為起點，其他單元以正方向和逆方向依次快回，從而全部的指迅速快回。由此，浪涌電流不會集中到少數(shù)指上，而分散地流到接地電極上。其結(jié)果，指不會被破壞，而能夠確實地保護被保護元件。
此外，若最先快回的指的源極電位上升，則與該指屬于同一單元的其他指快回，并通過該其他指的源極電位上升，最先快回的指的柵極電位迅速上升。由此，可防止最先快回的指因電流集中而被破壞。
進而，在本實施方式的ESD保護元件中，因指自身兼有觸發(fā)電路的功能，所以無需設(shè)置專用的觸發(fā)電路，且，也無須在每個指上設(shè)置二極管。因此，可減小全體的布局面積。
另外，在本實施方式的ESD保護元件中，如圖2所示，通過STI區(qū)10分割源區(qū)7，又因在該源區(qū)7內(nèi)的STI區(qū)10的內(nèi)部設(shè)置了P+擴散區(qū)11，所以可均勻且高精度地控制P阱的電位。
接著，對本發(fā)明的第1實施方式的第1變形例進行說明。圖3為表示本變形例的ESD保護元件的等價電路圖。如圖3所示，如前述第1實施方式所述的本變形例的ESD保護元件，其特征在于，例如將2個指，例如指F4和F2n用作驅(qū)動元件，而另一個指用作保護元件。此時，位于作為驅(qū)動元件的指兩側(cè)的指成為保護元件。且，作為驅(qū)動元件的指，例如在指F4和F2n的晶體管的柵極上可施加預(yù)驅(qū)動電路15的輸出。本變形例的ESD保護元件中的上述以外的構(gòu)成與前述第1實施方式的ESD保護元件(參照圖1)。
接著，對如上述構(gòu)成的變形例的ESD保護元件的動作進行說明。在該ESD保護元件中，成為驅(qū)動元件的指的柵極的阻抗要比成為保護元件的其他指的柵極阻抗大，因此若有浪涌電流施加到輸入臺1上，則作為驅(qū)動元件的指最先快回。接著，通過與前述第1實施方式相同的動作，與該最先快回的指屬同一單元的另一指快回，并以該快回的單元為起點，全部的單元以正方向和逆方向依次快回，施加的浪涌電流通過全部的指被流到接地電極GND。本變形例的保護元件中上述以外的動作與前述的第1實施方式的ESD保護元件相同。
在本第1變形例中，將連接成環(huán)狀的多個指中的任意個數(shù)的指用作驅(qū)動元件，而其他指用作保護元件。因此，可同時形成驅(qū)動元件和保護元件。且，可任意選擇驅(qū)動元件的個數(shù)，因此可通過共同設(shè)計方式形成驅(qū)動元件的個數(shù)互不相同的多種ESD保護元件。本變形例的ESD保護元件中的上述以外的效果與前述的第1實施方式的ESD保護元件相同。
接著，對本發(fā)明的第1實施方式的第2變形例進行說明。圖4為表示本變形例的ESD保護元件的等價電路圖。如圖4所示，在本變形例的ESD保護元件中，各指的源極通過襯底電阻連接到與該指屬同一單元的其他指的溝道上。例如，在單元1中，指F1的源極S1通過襯底電阻Rsub2連接至指F2的溝道，指F2的源極S2通過襯底電阻Rsub1連接至指F1的溝道。本實施方式的ESD保護元件中的上述以外的構(gòu)成與前述的本實施方式的第1變形例的ESD保護元件相同。
在前述的第1變形例中，在輸入臺1上輸入浪涌電流時，使得用作施加驅(qū)動元件的指最先快回。對此，在本變形例中，即使當與用作驅(qū)動元件的指屬同一單元的作為保護元件的指最先快回時，用作驅(qū)動元件的指的襯底電位也上升，用作驅(qū)動元件的指易快回。因此，施加了浪涌電流時，任一個指快回都可以。在本變形例中的上述以外的動作和效果與前述的第1變形例相同。
再者，在上述的本發(fā)明的第1實施方式及其第1和第2變形例中，將屬于同一單元的指的個數(shù)設(shè)為2個，但本發(fā)明不限于此，也可以將3個以上的指組合成1個單元。
接著，對本發(fā)明的第2實施方式進行說明。圖5為本實施方式的ESD保護元件的等價電路圖。如前所述，在第1實施方式及其變形例中，將2個指組合成1個單元，從而一側(cè)的指快回，由此另一側(cè)的指快回，其結(jié)果，前述一側(cè)的指的柵極電位上升，從而使指全體上流過均衡的電流。對此，在本第2實施方式中，如圖5所示，不形成被組合了多個指的單元。即，在輸入臺1和接地電極GND之間相互并連了n個指。并且，在各指Fi(i＝1～n)中，從輸入臺1朝向接地電極GND，順次串聯(lián)連接漏極電阻Rdi(i＝1～n)、NMOS晶體管Ti(i＝1～n)、源極電阻Rsi(i＝1～n)。且，第k個(k為1至(n-1)的自然數(shù))的指Fk的源極Sk連接到第(k+1)個指Fk+1的柵極Gk+1上，同時通過源極間電阻Rgk+1連接到指Fk+1的源極Sk+1上。進而，指Fn的源極Sn連接至指F1的NMOS晶體管T1的柵極G1上，同時通過源極間電阻Rg1連接至指F1的源極S1上。由此，全部的指全體連接成環(huán)狀。
再者，各NMOS晶體管的寬度例如為40μm，指的個數(shù)例如為10個(n＝10)。且，本實施方式的ESD保護元件設(shè)計成，在1個指上例如流過3mA的電流時，可觸發(fā)下一個指。進而，各源極電阻Rsi和源極間電阻Rgi分別例如為20Ω。由此，各指的源極和接地電阻之間的電阻值例如成為10Ω。但是，這些電阻值不限于上述值，而基于ESD保護元件所需的特性，計算最佳值，設(shè)定其值。
接著，對如上述構(gòu)成的本發(fā)明的第2實施方式的ESD保護元件的動作進行說明。如圖5所示，若在輸入臺1上施加浪涌電流，則電壓被施加到全部的指上。由此，1個指例如指Fi的NOMS晶體管Ti導(dǎo)通，從而指Fi快回。此時，由于該NMOS晶體管Ti的源極Si和接地電極GND之間設(shè)置了由源極電阻Rsi等構(gòu)成的電阻，因此源極Si的電位例如上升1至2V左右。若源極Si的電位上升，則相鄰的指Fi+1中NMOS晶體管Ti+1的柵極Gi+1電位立刻上升，NMOS晶體管Ti+1的快回電壓降低，從而該NMOS晶體管Ti+1導(dǎo)通。其結(jié)果，指Fi+1快回。以后，同樣地連鎖地進行通過指Fi+1快回，指Fi+2快回，由此，指Fi+3快回的動作，各指以其標號的遞增順序(正方向)依次快回。并且，若指Fn快回，則指F1快回。
另一方面，若指Fi快回而使源極Si電位上升，則該電位通過源極間電阻Rgi傳遞到柵極Gi，從而柵極Gi電位上升。由此，施加到柵極Gi的柵極氧化膜的電壓被緩和。且，源極Si的電位通過源極間電阻Rgi還傳遞到指Fi-1的源極Si-1上，進而，源極Si-1的電位通過源極間電阻Rgi-1還傳遞到柵極Gi-1和指Fi-2的源極Si-2上。于是，最先快回的指Fi源極Si的電位以其標號遞減的順序(逆方向)傳遞到各指的柵極和源極上。但是，由于源極間電阻Rg的作用，傳遞到該逆方向的電位變化迅速衰減。例如，在指Fi快回的情況下，柵極Gi的電位增加量為柵極Gi+1的電位增加量的例如30至50％。
于是，在本發(fā)明的第2實施方式中，在輸入臺1施加了浪涌電流，若首先有1個指快回，則以該指為起點其他指以正方向依次快回，從而全部的指迅速快回。由此，浪涌電流不會集中到少數(shù)的指上，而分散地流到接地電極GND。其結(jié)果，指不會被破壞，而能夠確實地保護被保護元件。
此外，若最先快回的指的源極電位上升，則該源極電位傳遞至該指的柵極。由此，最先快回的指的柵極電位迅速上升而接近漏極電位。其結(jié)果，可防止最先快回的指因電流集中而被破壞。
還因相互鄰近的指Fi源極Si和指Fi+1源極Si+1之間設(shè)置了源極間電阻Rgi+1，所以在指Fi快回時，源極Si的電位上升確實地傳遞至指Fi+1的柵極Gi+1，從而可使指Fi+1確實地快回。
另外，在本實施方式的ESD保護元件中，因指自身兼有觸發(fā)電路的功能，所以無需設(shè)置專用的觸發(fā)電路，且，也無須在每個指上設(shè)置二極管。因此，可減小全體的布局面積。
接著，對本發(fā)明的第2實施方式的變形例進行說明。圖6為表示本變形例的ESD保護元件的等價電路圖。如圖6所示，本變形例的ESD保護元件與前述的第2實施方式的ESD保護元件(參照圖5)相比，不同之處是取代源極間電阻Rgi(i＝1～n)而設(shè)置了二極管Di(i＝1～n)。而且，設(shè)置于源極Si和源極Si+1之間的二極管Di+1，其陽極連接至源極Si+1上，陰極連接至源極Si上。本變形例中的上述以外的構(gòu)成和動作與前述第2實施方式相同。
在本變形例中，與前述第2實施方式相比，可對源極Si的電位傳遞到從該源極Si看以正方向配置的源極Si+1的過程進行控制。由此，可將源極Si的電位上升更確實地傳遞至指Fi+1的柵極Gi+1。本變形例的上述以外的效果與前述第2實施方式相同。
接著，對本發(fā)明的第3實施方式進行說明。圖7為表示本實施方式的ESD保護元件的等價電路圖。如圖7所示，本實施方式的ESD保護元件在前述第2實施方式的ESD保護元件中，其特征在于，例如將2個指，例如將指F4和F5用作驅(qū)動元件，而其他指，例如將指F1、F2、F3用作保護元件。而且，在圖7中為簡便只示出了5個指，但本實施方式中的指個數(shù)不限于5個。
并且，在成為驅(qū)動元件的的指，例如指F4和F5的晶體管的柵極上，可施加預(yù)驅(qū)動電路15的輸出。且，在源極S3和柵極G4及G5之間連接了二極管DI1，以便陽極連接到源極S3且陰極連接到柵極G4和G5上。且，在源極S4和源極S3之間連接了二極管DI2，以便陽極連接到源極S4且陰極連接到源極S3上。還在源極S5和源極S3之間連接了二極管DI3，以便陽極連接到源極S5且陰極連接到源極S3上。本發(fā)明的第3實施方式的ESD保護元件中的上述以外的構(gòu)成與前述第2實施方式的ESD保護元件(參照圖6)相同。
接著，對如上述構(gòu)成的本發(fā)明的第3實施方式的ESD保護元件動作進行說明。若在輸入臺1上施加浪涌電流，在成為驅(qū)動元件的指F4和F5上，因柵-漏極間的耦合電容，柵極電位上升。因此，驅(qū)動元件即指F4和F5要比保護元件即指F1、F2以及F3先快回。通常，指F4和F5大致同時快回，但只要指F4和F5中至少一方快回，由此源極S4和S5中至少一方的電位上升，該電位上升分別通過二極管DI2和/或DI3傳遞到指F1的柵極G1上。并且，指F1快回，由此指F2和F3依次快回。若指F3快回，則源極S3的電位上升，該電位上升通過二極管DI1傳遞到柵極G4和G5，而若在指F4和F5中有未快回的指，則該指快回。由此，全部的指快回，浪涌電流被釋放到接地電極GND。
在本發(fā)明的第3實施方式中，在連接成環(huán)狀的多個指中，將任意個數(shù)的指用作驅(qū)動元件，而其他指用作保護元件。因此，可同時形成驅(qū)動元件和保護元件。且，可任意選擇驅(qū)動元件的個數(shù)，所以能以共同的設(shè)計方式形成驅(qū)動元件的個數(shù)互不相同的多種ESD保護元件。本實施方式中上述以外的效果與前述第2實施方式相同。
接著，對本發(fā)明的第4實施方式進行說明。圖8為表示本實施方式的ESD保護元件的等價電路圖。如圖8所示，本實施方式的ESD保護元件與前述第2實施方式的ESD保護元件(參照圖5)相比，不同之處是沒有設(shè)置源極間電阻Rgi(i＝1～n)，且各指的源極相互之間未被連接。且，在該ESD保護源極元件中，在輸入臺1和接地電極GND之間相互串聯(lián)了電容C和電阻R，且該電容C和電阻R的連接點N連接至指F1中NMOS晶體管T1的柵極G1上。即，在輸入臺1上連接了電容C的一端，而電容C的另一端通過連接點N連接到電阻R的一端，電阻R的另一端連接到接地電極GND。由此，相對柵極G1形成了柵極對(グ一トカップル)。而且，電容C的電容值為例如柵極G1的柵極電容值的50至100％，電阻R的電阻值為例如10kΩ，由電容C和電阻R構(gòu)成的系統(tǒng)的時間常數(shù)為例如被調(diào)整為10n秒。本第4實施方式的ESD保護元件的上述以外的構(gòu)成與前述的第2實施方式的ESD保護元件相同。
接著，對如上述構(gòu)成的本發(fā)明的第4實施方式的ESD保護元件的動作進行說明。在本實施方式的ESD保護元件中，與前述第1至第3實施方式的ESD保護元件不同，在輸入臺1上輸入了浪涌電流時，最先快回的指被確定為指F1。即，如圖8所示，若在輸入臺1上施加了電流，則通過由電容C和電阻R構(gòu)成的柵極對，柵極G1的電位上升。由此，指F1的快回起始電壓降低，指F1快回。由此，指F1的源極S1的電位上升，且該電位上升被施加到指F2的柵極G2，指F2快回。以后，相同地指F3、F4、…、Fn依次快回。其結(jié)果，全部的指Fi(i＝1～n)快回，浪涌電流通過全部的指流到接地電極GND。而且，通過將由電容C和電阻R構(gòu)成的系統(tǒng)的時間常數(shù)調(diào)整為適當?shù)闹?，在浪涌電流流過指F1期間，柵極G1的電位被維持在很高的值，且浪涌電流流過后，柵極G1的電位回到接地電位。
在本發(fā)明的第4實施方式中，通過對指F1的柵極G1形成柵極對，在輸入臺1上施加浪涌電流時，柵極G1電位上升。因此，可使指F1的觸發(fā)電壓Vt1低于其他指的觸發(fā)電壓，從而可使指F1一定最先快回。并且，在施加了浪涌電流時，因在柵極G1上施加了正電壓，所以降低柵極G1對柵極氧化膜的壓力，同時使電流在溝道區(qū)的寬度方向均勻地流過，從而可防止電流集中。其結(jié)果，可防止最先快回的指F1被破壞。
再者，觸發(fā)用指F1的大小無需與其它的指F2至Fn相同，也可以例如小于其他的指。由此，只要對各種參量進行最佳化，便可將該指F1用于高速動作的輸入輸出緩沖器。且，在觸發(fā)用的指F1中，還可以適用非柵極對方式的、動態(tài)柵浮置方式等。進而，在本實施方式中，將指間的連接方式設(shè)為多米諾方式，但本發(fā)明的不限于此，也可以如前述的第1實施方式，由多個指形成單元，使每個單元快回的方法。
接著，對本發(fā)明的第4實施方式的第1變形例進行說明。圖9為表示本變形例的ESD保護元件的等價電路圖。如圖9所示，在本實施方式中，指Fn的源極Sn通過二極管DI4連接至指F1的柵極G1上。此時，二極管DI4的陽極連接至源極Sn，陰極連接至柵極G1。本變形例的ESD保護元件中的上述以外的構(gòu)成與前述第4實施方式的ESD保護元件(參照圖8)相同。
在本變形例中，萬一，觸發(fā)用的指F1以外的指最先快回，指Fn快回也能使指F1快回，因此可使全部的指快回。本變形例中的上述以外的動作及效果與前述的第4實施方式相同。
接著，對本發(fā)明的第4實施方式的第2變形例進行說明。圖10為表示本變形例的ESD保護元件的等價電路圖。如圖10所示，在本變形例中，取代前述的第4實施方式的ESD保護元件(參照圖8)的電容C，將3個二極管DI5至DI7相互串聯(lián)。即，二極管DI5的陽極連接至輸入臺1，二極管DI5的陰極連接至二極管DI6的陽極，二極管DI6的陰極連接至二極管DI7的陽極，二極管DI7的陰極連接至連接點N。本變形例的ESD保護元件的上述以外的構(gòu)成與前述第4實施方式的ESD保護元件相同。
接著，對本變形例的ESD保護元件的動作進行說明。在輸入臺1上施加浪涌電流，若浪涌電壓例如達到2至3V左右，則二極管DI5至DI7導(dǎo)通，并在指F1的柵極G1施加正電位。由此，指F1快回。以后的動作與前述第4實施方式相同。在本變形例中，通過選擇設(shè)置于輸入臺1和柵極G1之間的二極管閾值電壓和個數(shù)，可調(diào)整施加于柵極G1的電壓的大小。本第2變形例的上述以外的效果與前述第4實施方式相同。
接著，對本發(fā)明的第5實施方式進行說明。圖11為表示本實施方式的ESD保護元件的等價電路圖。如圖11所示，本第5實施方式組合了前述第3實施方式和第4實施方式。即，在本實施方式中，將前述第4實施方式的除了觸發(fā)用的指F1以外的指F2至指Fn中的、例如2個指Fn-1和指Fn用作驅(qū)動元件。具體為，可在成為驅(qū)動元件的指Fn-1和Fn的柵極Gn-1和Gn上施加預(yù)驅(qū)動電路15的輸出。且，在連接點N與柵極Gn-1及Gn之間設(shè)置二極管DI8，使得二極管DI8的陽極連接到連接點N且陰極連接到柵極Gn-1和Gn上。且，在源極Sn-1和連接點N之間設(shè)置了二極管DI9，使得二極管DI9的陽極連接到源極Sn-1且陰極連接到連接點N上。進而，在源極Sn和連接點N之間設(shè)置了二極管DI10，使得二極管DI10的陽極連接到源極Sn且陰極連接到連接點N上。另外，指Fn-2(未圖示)的源極Sn-2連接至連接點N上。本第5實施方式的ESD保護元件的上述以外的構(gòu)成與前述第4實施方式的ESD保護元件(參照圖8)相同。
接著，對于如上述構(gòu)成的本發(fā)明的第5實施方式的ESD保護元件的動作進行說明。如圖11所示，若在輸入臺1上施加浪涌電流，則通過與前述第4實施方式相同的動作，柵極G1的電位上升，指F1快回。由此，指F2、F3、F4、…、Fn-2(未圖示)依次快回。另一方面，柵極G1的電位上升通過二極管DI8傳遞到驅(qū)動元件即指Fn-1的柵極Gn-1和指Fn的柵極Gn，從而指Fn-1和Fn快回。且，萬一，即使當指Fn-1和Fn比觸發(fā)用的指F1先快回時，指Fn-1或Fn的源極Sn-1或Sn電位也上升，并借助于該電位上升通過二極管DI9或DI10傳遞到指F1的柵極G1，指F1快回。由此，全部的指快回。本實施方式中的上述以外的動作與前述第4實施方式的ESD保護元件(參照圖8)相同。
在本發(fā)明的第5實施方式中，將構(gòu)成ESD保護元件的多個指中的任意個指用作驅(qū)動元件，其他指用作保護元件。由此，可同時形成驅(qū)動元件和保護元件。且，因可任意選擇驅(qū)動元件的個數(shù)，能以共同的設(shè)計方式形成驅(qū)動元件的個數(shù)互不同的多種EDS保護元件。本實施方式的上述以外的效果與前述第4實施方式相同。
接著，對本發(fā)明的第5實施方式的變形例進行說明。圖12為表示本變形例的ESD保護元件的等價電路圖。在本變形例中，對前述第5實施方式的ESD保護元件(參照圖11)，省略了電容C和電阻R。而且，在圖12中，為簡便只示出了5個指，但本變形例中的指個數(shù)不限于5個。第5實施方式的ESD保護元件中的指Fn-2、Fn-1以及Fn分別相當于本變形例的ESD保護元件的指F3、F4、以及F5。本變形例的ESD保護元件的上述以外的構(gòu)成與前述的第5實施方式的ESD保護元件(參照圖11)相同。
在本變形例中，與前述第5實施方式不同，省略了電容C和電阻R(參照圖11)，因此指F1未形成比指F2至指Fn-2先快回的觸發(fā)元件。因此，若在輸入臺1上施加浪涌電流，柵極阻抗最大的指F4或F5最先快回。由此，指F4或F5的源極S4或S5的電位上升，該電位上升通過二極管DI9或DI10傳遞到指F1的柵極G1，從而指F1快回。若指F1快回，則指F2和F3依次快回。由此，全部的指快回。另一方面，若指F4或F5快回而使源極S4或S5的電位上升，則該電位上升通過二極管DI9或DI10、和二極管DI8傳遞到柵極G4和G5，從而柵極G4和G5的電位上升。由此，可使最先快回的指F4或F5的柵極電位迅速上升，從而可保護由于局部的電流集中導(dǎo)致的破壞。本變形例中的上述以外的動作極效果與前述第5實施方式的ESD保護元件(參照圖11)相同。
接著，對本發(fā)明的第6實施方式進行說明。圖13為表示本實施方式的ESD保護元件的等價電路圖，圖14為表示該ESD保護元件的俯視圖。如圖13所示，在該ESD保護元件中，在連接于輸入浪涌電流的輸入臺1的輸入布線13與連接于接地電極GND的基準電位布線14之間例如相互并聯(lián)了6個指F1至F6。在各指F1至F6上，在輸入臺1上相互并聯(lián)了漏極電阻Rdi(i＝1～6)，在漏極電阻Rdi上分別連接了NMOS晶體管Ti(i＝1～6)。并且，在NMOS晶體管Ti的源極Si與接地電極GND之間連接了源極電阻Rs1，且NMOS晶體管T2和T3的源極被共同連接而形成源極S2，3，在源極S2，3與接地電極GND之間連接了源極電阻Rs2，3。且，NMOS晶體管T4和T5的源極被共同連接而形成源極S4，5，在源極S4，5與接地電極GND之間連接了源極電阻Rs4，5。還在NMOS晶體管T6的源極S6與接地電極GND之間連接了源極電阻Rs6。
此外，指F2和F3的柵極G2和G3被共同連接，指F4和F5的柵極G4和G5被共同連接。并且，指F1的源極S1連接到與指F6的柵極G6共同連接的指F2和F3的柵極G2和G3，指F2和F3的源極S2，3連接到與指F1的柵極G1共同連接的指F4和F5的柵極G4和G5，指F4和F5的源極S4，5連接到共同連接的指F2和F3的柵極G2和G3及的指F6的柵極G6，指F6的源極S6連接到共同連接的指F4和F5的柵極G4和G5及指F1的柵極G1。
再者，在本實施方式中，對指個數(shù)為6個的情況進行了說明，但指的個數(shù)不限于6個。以下，更為普遍的，指的個數(shù)為2n個(n為2以上的自然數(shù))的情況進行說明。在各指F1至F2n中，分別設(shè)置了漏極電阻Rd1至Rd2n以及NMOS晶體管T1至T2n。兩端部的指，即指F1至F2n中，在NMOS晶體管的源極S1及S2n和接地電極GND之間分別連接了源極電阻Rs1及Rs2n。且，對于兩端部的指以外的指Fi(i＝2～2n-1)，形成了2個指對，指F2k及F2k+1(k＝1～n-1)的源極共同連接而形成源極S2k，2k+1，在源極S2k，2k+1與接地電極GND之間連接了源極電阻Rs2k，2k+1。進而，源極S2k，2k+1連接至1個前指對的柵極G2k-2和G2k-1以及1個后指對的柵極G2k+2和G2k+3上。但是，因兩端部的指形成了對，所以指F1的源極S 1連接至與指F6的柵極G6共同連接的指F2和F3的柵極G2和G3，指F2和F3的源極S2，3連接至與指F1的柵極G1共同連接的指F4和F5的柵極G4和G5，指F2n-2和F2n-1的源極S2n-2，2n-1連接至共同連接的指F2n-4和F2n-3的柵極G2n-4和G2n-3以及指F2n的柵極G2n，指F2n的源極S2n連接至共同連接的指F2n-2和F2n-1的柵極G2n-2和G2n-1以及指F1的柵極G1。而且，兩端部的指也可以分別與相鄰的指形成對。例如，也可以使指F1和F2成對，F(xiàn)2k-1和F2k成對，F(xiàn)2n-1和F2n成對。
此外，如圖14所示，本發(fā)明的第6實施方式的ESD保護元件的設(shè)計比前述第1實施方式的ESD保護元件的布局(參照圖2)相比，源區(qū)的構(gòu)成不同。而且，漏區(qū)的構(gòu)成與第1實施方式的ESD保護元件相同。即，在該ESD保護元件，在P型硅襯底(未圖示)的表面形成了P阱(未圖示)，在該P阱表面例如形成3處向一方向延伸的n+擴散區(qū)2。這些3處的n+擴散區(qū)2分別成為相互鄰近的2個指，即指F1和F2、指F3和F4、以及指F5和F6中共同的漏區(qū)3。且，在n+擴散區(qū)2的寬度方向的中央部沿著n+擴散區(qū)2的長度方向配列了1列多個抽頭4。該抽頭4連接至圖13所示的輸入臺1上。且，在n+擴散區(qū)2表面圍住抽頭4的列的環(huán)狀區(qū)域成為硅化物阻隔區(qū)5，在該區(qū)域內(nèi)不形成硅化物。另一方面，在n+擴散區(qū)2表面硅化物阻隔區(qū)5以外的區(qū)域形成硅化物(未圖示)。硅化物阻隔區(qū)5構(gòu)成圖12所示的漏極電阻Rdi。
并且，沿著n+擴散區(qū)2的寬度方向、與n+擴散區(qū)2交替配置地形成4處n+擴散區(qū)6。該n+擴散區(qū)6成為各指的源區(qū)7，分別相當于圖13所示的源極S1、S2，3、S4，5、S6。且，在P阱表面的n+擴散區(qū)2(漏區(qū)3)與n+擴散區(qū)6(源區(qū)7)之間的區(qū)域成為溝道區(qū)(未圖示)，從而形成P型區(qū)域。在溝道區(qū)的上方設(shè)置了柵極氧化膜(未圖示)，在其上面設(shè)置了柵電極9。該柵電極9相當于圖13所示的柵極Gi。
n+擴散區(qū)6的形狀為與n+擴散區(qū)2以相同方向延伸的矩形，并在n+擴散區(qū)6的寬度方向的中央部以沿著n+擴散區(qū)6的長度方向配列了1列多個抽頭8。抽頭8連接至圖13所示的接地電極GND上。而且，在n+擴散區(qū)6的長度方向的兩端部及中央部存在著未配置抽頭8的區(qū)域。并且，在該區(qū)域中形成了接觸16。該接觸16用于將某一指對的源極連接到配置于該指對兩側(cè)的指對的柵極。例如，在相當于圖13所示的源極S2，3的源區(qū)7形成的接觸16連接至相當于與柵極G1共同連接的柵極G4和G5的各柵電極9。而且，在各源區(qū)7(n+擴散區(qū)6)中，在抽頭8與接觸16之間的n+擴散區(qū)6的電阻相當于圖13所示的源極電阻Rsi，且源極電阻Rsi的大小可通過抽頭8和接觸16之間的距離來調(diào)整。
如上所述，在該ESD保護元件中，以下列順序?qū)⒏鞑考M行配列，即指F1的源區(qū)7(n+擴散區(qū)6)、指F1的溝道區(qū)、指F1和F2的共同的漏區(qū)3(n+擴散區(qū)2)、指F2的溝道區(qū)、指F2和F3的共同的源區(qū)7(n+擴散區(qū)6)、指F3的溝道區(qū)、指F3和F4的共同的漏區(qū)3(n+擴散區(qū)2)、指F4的溝道區(qū)、指F5和F6的共同的漏區(qū)3(n+擴散區(qū)2)、指F6的溝道區(qū)、指F6的源區(qū)7(n+擴散區(qū)6)。且，在P阱表面的n+擴散區(qū)2、n+擴散區(qū)6以及溝道區(qū)以外的區(qū)域成為STI區(qū)10。
進而，在P型硅襯底上設(shè)置了多層布線層(未圖示)。在該多層布線層內(nèi)設(shè)置將前述輸入臺1連接到各指的漏區(qū)3的抽頭4的布線、將接地電極GND連接到各指的源區(qū)7的抽頭8的布線、以及將某一指對的源區(qū)7的接觸16連接到與該指對相鄰的指對的柵電極9的布線。在圖14中，示意性地示出了將圖示的最上部的接觸16連接到柵電極9的布線。
接著，對如上述構(gòu)成的本發(fā)明的第6實施方式的ESD保護元件的動作。如圖13和圖14所示，若在輸入臺1上施加浪涌電流，便在指F1至F6上施加浪涌電流。例如，若假設(shè)指F2最先快回，則在指F2上有電流流過，并根據(jù)源極電阻Rs2，3的作用，源極S2，3的電位上升。該源極電位的上升通過設(shè)置于源極S2，3的接觸16傳到柵極G1和柵極G4以及G5，從而這些柵極電位上升，指F1和指F4以及指F5快回。另一方面，通過襯底耦合效果，與指F2共有一源極S2，3的指F3快回。
并且，通過指F1和指F4以及F5指快回，源極S1和S4，5的電位上升，該電位上升通過接觸16傳到柵極G2和G3以及柵極G6，從而柵極G2和G3以及柵極G6的電位上升。其結(jié)果，施加到柵極G2和G3的柵極氧化膜的電壓被緩沖，電流均勻地流過，同時指F6快回。由此，全部的指F1至F6快回，浪涌電流通過這些指流到接地電極GND。當指F2以外的指最先快回示的動作也同樣地進行。
一般，若晶體管的柵極電位是接地電位，則該晶體管的快回便從柵電極的寬度方向端部開始。且，柵極為浮置狀態(tài)(浮動狀態(tài))，則晶體管的快回便從柵電極的寬度方向中央部開始。在本實施方式中，因?qū)⒔佑|1 6設(shè)置在了源區(qū)的寬度方向(長度方向)的兩端部和中央部，所以與將接觸16均勻地分布在源區(qū)的寬度方向的情況相比，可在快回的初期迅速獲得快回的晶體管的源極電位的上升，從而傳到其他指對的柵極。由此，從某一指快回之后至其他指快回為止的時間被縮短，進而縮短了至最先快回的指的柵極上施加正電位為止的時間。其結(jié)果，可以更確實地保護最先快回的指。
此外，在本實施方式中，通過各源區(qū)7(n+擴散區(qū)6)的抽頭8與接觸16之間的擴散層的電阻來實現(xiàn)源極電阻Rsi。由此，可將源極電阻Rsi配置在n+擴散區(qū)6的長度方向，與前述第1實施方式相比，可減少源區(qū)的面積。其結(jié)果，可減少ESD保護元件全體的布局面積。而且，也可以將共有一源極的2個指之中的一方用作驅(qū)動元件，而將另一方用作保護元件。在這種情況下，共有一源極的指大致同時快回，因此可確實地保護最先快回的驅(qū)動元件。本實施方式的上述以外的效果與前述第1實施方式相同。
再者，圖22至24分別示出了有關(guān)源區(qū)的電阻的形成方法的、圖14的變形模式的布局圖。上層布線如圖22、圖23、圖24所示地進行配置。在圖24中未圖示至晶體管的柵極的連接布線。在圖13中雖未示出預(yù)驅(qū)動器，但因晶體管共有一源電極，所以也可僅在一側(cè)連接預(yù)驅(qū)動器。
圖22為表示簡化了圖14的構(gòu)成的基礎(chǔ)結(jié)構(gòu)的圖。當為以雙方向快回的構(gòu)成時，變成圖14的構(gòu)成，但本發(fā)明不限于圖14所示的構(gòu)成。在圖22中，因共有源區(qū)(除了分割的部分以外)，所以具有電位上升易傳到近距離的指上的、所謂襯底耦合效果，因此共有源極的指會引起連續(xù)快回。
對圖23所示的實施例進行說明。如圖23所示，在本實施例中通過分割用作源區(qū)的電阻元件的部分，提高電阻值。
該結(jié)構(gòu)如專利文獻3，通過將自身的柵電極的保護連接到相鄰側(cè)(共有一漏極的指)，可快回傳遞成以多米諾方式鄰接。而且，因共有源區(qū)(除了分割的部分以外)，所以具有襯底耦合效果，而共有源極的指則引起連續(xù)的快回。即，快回以雙方向傳遞，所以全部的指一定導(dǎo)通。
對于圖24的實施例進行說明。在圖24所示的例中，以源極上的布線(1METAL)形成了源極電阻的電阻元件。在圖22至圖24所示的實施例中也共有源區(qū)而分別形成電阻，而共有源極的晶體管通過襯底耦合的快回連鎖而傳遞電位。而且，在圖24的實施例中，通過源極電阻(1層金屬布線)傳遞電位。電阻元件不限于布線，還可以使用上層布線，也可以使用柵極多晶硅。且，也可將電阻元件并列到指上，從而形成設(shè)置到指外部的構(gòu)成。
再者，與本實施例相反，在上述專利文獻2中需要分割源區(qū)，因此對面積不利，且因源極被ST1(元件分離)分割，所以電阻值變大，難以利用襯底耦合效果。
圖25為表示本發(fā)明的又一實施例的構(gòu)成的圖，是圖13所示的電路構(gòu)成的變形例。該等價電路圖與圖24所示的實施例對應(yīng)。在圖13所示例中，初級的指F1的MOS晶體管T1的源極通過共同連接了源極的源極電阻連接到GND，且漏極連接至分別連接到ESD(輸入臺)的指F2、F3的MOS晶體管對T2、T3的柵極G2、G3。指F2、F3的MOS晶體管T2、T3的共同源極通過共同連接至源極的源極電阻連接到GND，且漏極連接至分別連接到ESD(輸入臺)的指F4、F5的MOS晶體管對T4、T5的柵極G4、G5。指F4、F5的MOS晶體管T4、T5的共同源極連接至最末級指F6的MOS晶體管T6的柵極G6。最末級指F6的MOS晶體管T6的源極連接至初級指F1的MOS晶體管T1的柵極G1。
圖26為表示本發(fā)明的另外實施例的布局構(gòu)成的圖。如圖26所示，在本實施方式中在共有源極的指的兩側(cè)分別配置小型(柵極寬度W小)晶體管Ttr11、Ttr21、Ttr51、Ttr61，并將這些用作觸發(fā)元件。
此外，如圖26所示，可圍住源區(qū)地形成了P阱，因此即使保護元件的指和觸發(fā)元件中的任一個快回，也可通過P阱全體的電位上升，使這些形成于相同P阱內(nèi)的晶體管幾乎同時成為快回狀態(tài)。因此，通過將產(chǎn)生觸發(fā)元件的源極電阻(由多晶硅形成)移向相鄰的柵電極對，如多米諾般全體進入快回狀態(tài)。
圖27為表示圖22、圖26所示的構(gòu)成的等價電路的圖。在圖27中，將晶體管的標記與圖26對應(yīng)地表述，但若考慮將觸發(fā)用晶體管包含在指內(nèi)的方面，可知圖22也變?yōu)橄嗤牡葍r電路。具備漏極、源極通過電阻連接的輸入臺(ESD)、由連接至地(GND)的晶體管構(gòu)成的觸發(fā)元件(觸發(fā)用晶體管)Ttr1x、Ttr2x、Ttr3x、Ttr4x、Ttr5x、Ttr6x。晶體管Ttr1x的柵極連接至指F1的晶體管T1和觸發(fā)元件Ttr6x的源極，且晶體管Ttr1x的源極連接至觸發(fā)元件Ttr2x、Ttr3x的柵極和共同連接了源極的指F2、F3的晶體管T2、T3的柵極。晶體管Ttr2x的源極連接至觸發(fā)元件Ttr4x、Ttr5x的柵極和共同連接了源極的指F4、F5的晶體管T4、T5的柵極。晶體管Ttr4x的源極連接至觸發(fā)元件Ttr6x的晶體管的柵極。晶體管Ttr2x的源極連接至觸發(fā)元件Ttr2x、Ttr3x的柵極。T1的源極和后柵極、Ttr1x后柵極共同連接到GND，且T2、T3所共同連接的源極和后柵極、Ttr2x、Ttr3x的后柵極共同連接至GND，T4、T5所共同連接的源極和后柵極、Ttr4x、Ttr5x的后柵極共同連接到GND，T6的源極和后柵極、Ttr6x的后柵極共同連接至GND。
圖28為表示圖24所示的襯底布局和電流流向的圖。圖29為表示除去圖24的第1金屬層的布局的圖。
再者，本發(fā)明包括用于提高ESD保護元件各指的電位的電阻的形成方法、布局、以及提高的電路等各種組合。且，本發(fā)明不限于ESD保護元件，例如為了觸發(fā)其他保護元件，還可包含用作觸發(fā)電路的多指型的MOS型觸發(fā)元件等。
權(quán)利要求
1.一種多指型元件，具備在輸入浪涌電流的輸入布線與被施加基準電位的基準電位布線之間相互并聯(lián)的多個指，其特征在于，所述多個指以多個分組成第1至第n(n為2以上的自然數(shù))的單元，所述各指具有，漏極連接至前述輸入布線的晶體管；和一端連接至該晶體管的源極且另一端連接至所述基準電位布線的源極電阻，所述晶體管的源極連接在該晶體管所屬指的同一單元的其余指的晶體管的柵極上，屬于第1單元的至少兩個晶體管的源極分別連接至屬于第2單元的至少一個晶體管的源極和屬于第n單元的至少一個晶體管的源極，屬于第k(k為2至(n-1)的自然數(shù))單元的至少兩個晶體管的源極分別連接至屬于第(k-1)單元的至少一個晶體管的源極和屬于第(k+1)單元的至少一個晶體管的源極，屬于第n單元的至少兩個晶體管的源極分別連接至屬于第(n-1)單元的至少一個晶體管的源極和屬于第1單元的至少一個晶體管的源極。
2.如權(quán)利要求1所述的多指型元件，其中，所述各單元分別由2個所述指構(gòu)成。
3.如權(quán)利要求1或2所述的多指型元件，其中，在至少1個所述單元中，1個指為在其晶體管的柵極施加了預(yù)驅(qū)動電路的輸出的驅(qū)動元件。
4.一種多指型元件，具備在輸入浪涌電流的輸入布線和被施加基準電位的基準電位布線之間相互并聯(lián)的第1至第n(n為2以上的自然數(shù))指，其特征在于，各所述指，具有漏極連接至所述輸入布線的晶體管；和一端連接至該晶體管的源極且另一端連接至所述基準電位布線的源極電阻，屬于所述第1指的晶體管的源極連接至屬于第2指的晶體管的柵極，并且通過第1源極間電阻連接至屬于所述第n指的晶體管的源極，屬于第k(k為2至(n-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極上，并且通過第k源極間電阻連接至屬于所述第(k-1)指的晶體管的源極，屬于第n指的晶體管的源極連接至屬于第1指的晶體管的柵極，并且通過第n源極間電阻連接至屬于第(n-1)指的晶體管的源極。
5.如權(quán)利要求4所述的多指型元件，其中，所述第1源極間電阻為陽極連接至所述第1指的晶體管的源極且陰極連接至所述第n指的晶體管的源極的第1二極管，所述第k源極間電阻為陽極連接至該第k指的晶體管的源極且陰極連接至第(k-1)指的晶體管的源極的第k二極管，所述第n源極間電阻為陽極連接至該第n指的晶體管的源極且陰極連接至第(n-1)的晶體管的源極的第n二極管。
6.一種多指型元件，具備在輸入浪涌電流的輸入布線和被施加基準電位的基準電位布線之間相互并聯(lián)的第1至第n(n為2以上的自然數(shù))指，其特征在于，所述各指，具有漏極連接至所述輸入布線的晶體管；和一端連接至該晶體管的源極且另一端連接至所述基準電位布線的源極電阻，所述第1至第n的n個指中第(n-m+1)(m為1至(n-2)的自然數(shù))至第n的m個指是在其晶體管的柵極上施加了預(yù)驅(qū)動電路的輸出的驅(qū)動元件，屬于第k(k為1至(n-m-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極，屬于第(n-m)指的晶體管的源極連接至屬于第(n-m+1)至n的指的晶體管的柵極，屬于第(n-m+1)至n的指的晶體管的源極連接至屬于第1指的晶體管的柵極。
7.如權(quán)利要求6所述的多指型元件，其中，具有正電位施加電路，在所述輸入布線上輸入了浪涌電流時，對屬于所述第1指的晶體管的柵極施加正電位。
8.一種多指型元件，具備在輸入浪涌電流的輸入布線和被施加基準電位的基準電位布線之間相互并聯(lián)的第1至第n(n為2以上的自然數(shù))指，其特征在于，所述各指，具有漏極連接至前述輸入布線的晶體管；和一端連接至該晶體管的源極且另一端連接至所述基準電位布線的源極電阻，具有在所述輸入布線上輸入了浪涌電流時向?qū)儆谒龅?指的晶體管的柵極施加正電位的正電位施加電路，屬于第k(k為1至(n-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極。
9.如權(quán)利要求8所述的多指型元件，其中，屬于所述第n指的晶體管的源極連接至屬于所述第1指的晶體管的柵極。
10.如權(quán)利要求7所述的多指型元件，其中，所述正電位施加電路，具備電容，一個電極連接至所述輸入布線且另一個電極連接至屬于所述第1指的晶體管的柵極；和電阻，一端連接至屬于所述第1指的晶體管的柵極且另一端連接至所述基準電位布線。
11.如權(quán)利要求8所述的多指型元件，其中，所述正電位施加電路，具備電容，一個電極連接至所述輸入布線且另一個電極連接至屬于所述第1指的晶體管的柵極；和電阻，一端連接至屬于所述第1指的晶體管的柵極且另一端連接至所述基準電位布線。
12.如權(quán)利要求7所述的多指型元件，其中，所述正電位施加電路，具有1個或串聯(lián)連接的多個二極管，陽極連接至所述輸入布線側(cè)且陰極連接至屬于所述第1指的晶體管的柵極側(cè)；和電阻，一端連接至屬于所述第1指的晶體管的柵極且另一端連接至所述基準電位布線。
13.如權(quán)利要求8所述的多指型元件，其中，所述正電位施加電路，具有1個或串聯(lián)連接的多個二極管，陽極連接至所述輸入布線側(cè)且陰極連接至屬于所述第1指的晶體管的柵極側(cè)；和電阻，一端連接至屬于所述第1指的晶體管的柵極且另一端連接至所述基準電位布線。
14.如權(quán)利要求1所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管。
15.如權(quán)利要求4所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管。
16.如權(quán)利要求6所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管。
17.如權(quán)利要求8所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管。
18.如權(quán)利要求14所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至該晶體管的溝道區(qū)。
19.如權(quán)利要求15所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至該晶體管的溝道區(qū)。
20.如權(quán)利要求16所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至該晶體管的溝道區(qū)。
21.如權(quán)利要求17所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至該晶體管的溝道區(qū)。
22.如權(quán)利要求14所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至不同于該晶體管的其他晶體管的溝道區(qū)。
23.如權(quán)利要求15所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至不同于該晶體管的其他晶體管的溝道區(qū)。
24.如權(quán)利要求16所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至不同于該晶體管的其他晶體管的溝道區(qū)。
25.如權(quán)利要求17所述的多指型元件，其中，所述各晶體管的源極通過襯底電阻連接至不同于該晶體管的其他晶體管的溝道區(qū)。
26.如權(quán)利要求14所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成，所述源極電阻為該雜質(zhì)擴散區(qū)中連接至所述基準電位布線的第1部分和與溝道區(qū)接觸的第2部分之間的第3部分的電阻。
27.如權(quán)利要求15所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成，所述源極電阻為該雜質(zhì)擴散區(qū)中連接至所述基準電位布線的第1部分和與溝道區(qū)接觸的第2部分之間的第3部分的電阻。
28.如權(quán)利要求16所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成，所述源極電阻為該雜質(zhì)擴散區(qū)中連接至所述基準電位布線的第1部分和與溝道區(qū)接觸的第2部分之間的第3部分的電阻。
29.如權(quán)利要求17所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成，所述源極電阻為該雜質(zhì)擴散區(qū)中連接至所述基準電位布線的第1部分和與溝道區(qū)接觸的第2部分之間的第3部分的電阻。
30.如權(quán)利要求26所述的多指型元件，其中，所述第3部分中與從所述第1部分朝向所述第2部分的方向正交的方向的長度比該方向的所述第1部分的長度和所述第2部分的長度短。
31.如權(quán)利要求27所述的多指型元件，其中，所述第3部分中與從所述第1部分朝向所述第2部分的方向正交的方向的長度比該方向的所述第1部分的長度和所述第2部分的長度短。
32.如權(quán)利要求28所述的多指型元件，其中，所述第3部分中與從所述第1部分朝向所述第2部分的方向正交的方向的長度比該方向的所述第1部分的長度和所述第2部分的長度短。
33.如權(quán)利要求29所述的多指型元件，其中，所述第3部分中與從所述第1部分朝向所述第2部分的方向正交的方向的長度比該方向的所述第1部分的長度和所述第2部分的長度短。
34.如權(quán)利要求14所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底的表面上的雜質(zhì)擴散區(qū)構(gòu)成，在該雜質(zhì)擴散區(qū)的表面形成接觸，形成在該表面的所述雜質(zhì)擴散區(qū)和溝道區(qū)的臨界線所延伸的方向的兩端部和中央部，且連接至與該源極所屬的指不同的指的晶體管的柵極；和抽頭，從該接觸起在所述臨界線延伸的方向間隔設(shè)置，并與所述基準電位布線連接，所述源極電阻為該雜質(zhì)擴散區(qū)中所述接觸與所述抽頭之間部分的電阻。
35.如權(quán)利要求15所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底上的雜質(zhì)擴散區(qū)構(gòu)成，在該雜質(zhì)擴散區(qū)的表面形成接觸，形成在該表面的所述雜質(zhì)擴散區(qū)和溝道區(qū)的臨界線所延伸的方向的兩端部和中央部，且連接至與該源極所屬的指不同的指的晶體管的柵極；和抽頭，從該接觸起在所述臨界線延伸的方向間隔設(shè)置，并與所述基準電位布線連接，所述源極電阻為該雜質(zhì)擴散區(qū)中所述接觸與所述抽頭之間部分的電阻。
36.如權(quán)利要求16所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底上的雜質(zhì)擴散區(qū)構(gòu)成，在該雜質(zhì)擴散區(qū)的表面形成接觸，形成在該表面的所述雜質(zhì)擴散區(qū)和溝道區(qū)的臨界線所延伸的方向的兩端部和中央部，且連接至與該源極所屬的指不同的指的晶體管的柵極；和抽頭，從該接觸起在所述臨界線延伸的方向間隔設(shè)置，并與所述基準電位布線連接，所述源極電阻為該雜質(zhì)擴散區(qū)中所述接觸與所述抽頭之間部分的電阻。
37.如權(quán)利要求17所述的多指型元件，其中，所述源極由形成于所述半導(dǎo)體襯底上的雜質(zhì)擴散區(qū)構(gòu)成，在該雜質(zhì)擴散區(qū)的表面形成接觸，形成在該表面的所述雜質(zhì)擴散區(qū)和溝道區(qū)的臨界線所延伸的方向的兩端部和中央部，且連接至與該源極所屬的指不同的指的晶體管的柵極；和抽頭，從該接觸起在所述臨界線延伸的方向間隔設(shè)置，并與所述基準電位布線連接，所述源極電阻為該雜質(zhì)擴散區(qū)中所述接觸與所述抽頭之間部分的電阻。
38.如權(quán)利要求1所述的多指型元件，其中，在所述輸入布線與所述晶體管的漏極之間分別連接了漏極電阻。
39.如權(quán)利要求4所述的多指型元件，其中，在所述輸入布線與所述晶體管的漏極之間分別連接了漏極電阻。
40.如權(quán)利要求6所述的多指型元件，其中，在所述輸入布線與所述晶體管的漏極之間分別連接了漏極電阻。
41.如權(quán)利要求8所述的多指型元件，其中，在所述輸入布線與所述晶體管的漏極之間分別連接了漏極電阻。
42.如權(quán)利要求38所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管，所述漏極由形成于所述半導(dǎo)體表面的雜質(zhì)擴散區(qū)構(gòu)成，所述漏極電阻為該雜質(zhì)擴散區(qū)中在表面未形成硅化物層的硅化物阻隔區(qū)的電阻。
43.如權(quán)利要求39所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管，所述漏極由形成于所述半導(dǎo)體表面的雜質(zhì)擴散區(qū)構(gòu)成，所述漏極電阻為該雜質(zhì)擴散區(qū)中在表面未形成硅化物層的硅化物阻隔區(qū)的電阻。
44.如權(quán)利要求40所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管，所述漏極由形成于所述半導(dǎo)體表面的雜質(zhì)擴散區(qū)構(gòu)成，所述漏極電阻為該雜質(zhì)擴散區(qū)中在表面未形成硅化物層的硅化物阻隔區(qū)的電阻。
45.如權(quán)利要求41所述的多指型元件，其中，所述晶體管為形成于半導(dǎo)體襯底表面的MOS型晶體管，所述漏極由形成于所述半導(dǎo)體表面的雜質(zhì)擴散區(qū)構(gòu)成，所述漏極電阻為該雜質(zhì)擴散區(qū)中在表面未形成硅化物層的硅化物阻隔區(qū)的電阻。
46.一種多指型元件，具備多個指，形成于半導(dǎo)體襯底的表面，在輸入浪涌電流的輸入布線與被施加基準電位的基準電位布線之間相互并聯(lián)連接，其特征在于，所述各指，具有源極和漏極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成、所述漏極連接至所述輸入布線的MOS型晶體管；和一端連接至該晶體管的源極且另一端連接至所述基準電位布線的源極電阻，屬于第k(k為1至(n-1)的自然數(shù))指的晶體管的源極連接至屬于第(k+1)指的晶體管的柵極，屬于第n指的晶體管的源極連接至屬于第1指的晶體管的柵極，在形成所述源極的雜質(zhì)擴散區(qū)的表面形成接觸，形成于該表面的所述雜質(zhì)擴散區(qū)和溝道區(qū)的臨界線所延伸的方向的兩端部及中央部，且連接至與該源極所屬的指不同的指的柵極；和抽頭，從該接觸起在所述臨界線延伸的方向間隔設(shè)置，且連接至所述基準電位布線，所述源極電阻為該雜質(zhì)擴散區(qū)中所述接觸和所述抽頭之間的部分的電阻。
47.一種多指型元件，具備多個指，形成于半導(dǎo)體襯底的表面，在輸入浪涌電流的輸入布線與被施加基準電位的基準電位布線之間相互并聯(lián)連接，其特征在于，所述各指，具有源極和漏極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成、所述漏極連接至所述輸入布線的MOS型晶體管；和一端連接至所述晶體管的源極且另一端連接至所述基準電位布線的源極電阻，第2×i和第(2×i+1)(此處i為1、2、…的整數(shù))指的晶體管對的源極共同連接，并通過共同的源極電阻連接至所述基準電位布線，初級和最末級指的晶體管單獨構(gòu)成，初級指的晶體管的源極和源極電阻的連接點連接至下一級的第2和第3指的晶體管的各柵極，所述第2×i和第(2×i+1)(此處i為1、2、…的整數(shù))指的晶體管的共同源極和源極電阻的連接點連接至下一級的第2×(i+1)和第{2×(i+1)+1}指的晶體管的各柵極，或當下一級為最末級時，連接至最末級指的晶體管的柵極，最末級指的晶體管的源極和源極電阻的連接點連接至初級指的晶體管的柵極。
48.如權(quán)利要求47所述的多指型元件，其中，所述源極電阻形成于源電極上的布線部。
49.一種多指型元件，具備多個指，形成于半導(dǎo)體襯底的表面，在輸入浪涌電流的輸入布線與被施加基準電位的基準電位布線之間相互并聯(lián)連接，其特征在于，所述各指，具有源極和漏極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成、漏極連接至所述輸入布線且源極連接至基準電位布線的MOS型晶體管，第2×i和第(2×i+1)(此處i為1、2、…的整數(shù))指的晶體管對的源極共同連接，且連接至所述基準電位布線，初級和最末級指的晶體管單獨構(gòu)成，具備觸發(fā)用的晶體管，與各級的指對應(yīng)，漏極連接至所述輸入布線，且源極通過源極電阻連接至所述基準電位布線，與第2×i和第(2×i+1)指對應(yīng)的第2×i和第(2×i+1)的觸發(fā)用的晶體管的源極共同連接，初級的觸發(fā)用的晶體管的源極和源極電阻的連接點與下一級的第2和第3指的晶體管的柵極、和與所述第2及第3指對應(yīng)的第2及第3觸發(fā)用的晶體管的柵極共同連接，與第2×i和第(2×i+1)(此處i為1、2、…的整數(shù))指對應(yīng)的第2×i和第(2×i+1)的觸發(fā)用的晶體管的共同連接的源極和源極電阻的連接點與下一級的第2×(i+1)和第{2×(i+1)+1}指的晶體管的柵極、和與第2×(i+1)和第{2×(i+1)+1}指對應(yīng)的第2×(i+1)和第{2×(i+1)+1}的觸發(fā)用的晶體管的柵極共同連接，或與最末級指的晶體管的柵極和所述最末級的指對應(yīng)的觸發(fā)用的晶體管的柵極共同連接，與所述最末級的指對應(yīng)的觸發(fā)用的晶體管的源極和源極電阻的連接點與所述初級指的晶體管的柵極和與所述初級指對應(yīng)的觸發(fā)用的晶體管的柵極共同連接。
50.一種多指型元件，具備多個指，形成于半導(dǎo)體襯底的表面，在輸入浪涌電流的輸入布線與被施加基準電位的基準電位布線之間相互并聯(lián)連接，其特征在于，所述各指，具有源極和漏極由形成于所述半導(dǎo)體襯底表面的雜質(zhì)擴散區(qū)構(gòu)成、所述漏極連接至所述輸入布線的MOS型晶體管，和一端連接至所述晶體管的源極且另一端連接至所述基準電位布線的源極電阻，第2×i和第(2×i+1)(此處i為1、2、…的整數(shù))指的晶體管對的源極共同連接，且通過共同的源極電阻連接至所述基準電位布線，初級和最末級的指的晶體管單獨構(gòu)成，初級指的晶體管的源極和源極電阻的連接點連接至下一級的第2和第3指的晶體管的各柵極，并且連接至第6指的晶體管的柵極，所述第2×i和第(2×i+1)(此處i為1、2、…的整數(shù))指的晶體管的共同源極和源極電阻的連接點連接至下一級的第2×(i+1)和第{2×(i+1)+1}指的晶體管的各柵極，連接至第{2×(i+2)+1}指或初級指的晶體管的柵極，所述最末級的指的晶體管的源極和源極電阻的連接點連接至所述初級指的晶體管的柵極。
51.一種半導(dǎo)體裝置，具備如權(quán)利要求1所述的多指型元件。
全文摘要
一種多指型靜電保護元件在輸入浪涌電流的輸入布線與基準電位布線之間相互并連了2n個(n為2以上的自然數(shù))的指(F1)至(F2n)。在各指(Fi) (i＝1～2n)中，以漏極電阻(Rdi)、NMOS晶體管(Ti)、源極電阻(Rsi)的順序串聯(lián)。且，由相互鄰近的2個指(F2j－1)和指(F2j)(j為1至n的自然數(shù))構(gòu)成1個單元(Uj)，在各單元中，將一方的源極連接到另一方的柵極，將另一方的源極連接至一方的柵極。且，將指(F2j)的源極(S2j)連接至下一單元(Uj+1)的源極(S2j+1)，將2n個指連接成環(huán)狀。
文檔編號H01L27/092GK1577836SQ20041005869
公開日2005年2月9日 申請日期2004年7月28日 優(yōu)先權(quán)日2003年7月28日
發(fā)明者兒玉紀行, 澤畠弘一 申請人:恩益禧電子股份有限公司