專利名稱：雙柵極薄膜電晶體與像素結構及其制造方法
技術領域：
本發(fā)明涉及一種像素結構(pixel structure)及其制造方法，特別是涉及一種具有雙柵極薄膜晶體管(double gate thin film transistor)與像素結構及其制造方法。
背景技術：
由于顯示器的需求與日俱增，因此業(yè)界全力投入相關顯示器的發(fā)展。其中，又以陰極射線管(Cathode Ray Tube)因具有優(yōu)異的顯示品質與技術成熟性，因此長年獨占顯示器市場。然而，近來由于綠色環(huán)保概念的興起對于其能源消耗較大與產生輻射量較大的特性，加上產品扁平化空間有限，因此無法滿足市場對于輕、薄、短、小、美以及低消耗功率的市場趨勢。因此，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優(yōu)越特性的薄膜晶體管液晶顯示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)已逐漸成為市場的主流。
對薄膜晶體管液晶顯示模塊(TFT-LCD module)而言，其主要是由一液晶顯示面板(liquid crystal display Panel)及一背光模塊(back light module)所構成。其中，液晶顯示面板通常是由一薄膜晶體管數(shù)組基板(thin filmtransistor substrate)、一彩色濾光基板(color filter substrate)與配置于此兩基板間的一液晶層所構成，而背光模塊用以提供此液晶顯示面板所需的面光源，以使液晶顯示模塊達到顯示的效果。此外，薄膜晶體管數(shù)組基板通常包括多個數(shù)據(jù)配線(data line)、多個掃描配線(scan line)、多個薄膜晶體管與多個像素電極(pixel electrode)，其中這些數(shù)據(jù)配線與這些掃描配線配置于一基板上，而這些數(shù)據(jù)配線與這些掃描配線是在基板上劃分出多個像素區(qū)域。另外，薄膜晶體管配置于像素區(qū)域(pixel region)上，而薄膜晶體管通過數(shù)據(jù)配線與掃描配線驅動，且薄膜晶體管與像素電極電性連接。
薄膜晶體管透過掃描線配以及數(shù)據(jù)配線的控制而驅動其呈現(xiàn)“開”或“關”的狀態(tài)，以決定與此薄膜晶體管電性連接的像素電極是否充入電荷。然而，由于傳統(tǒng)薄膜晶體管為單一柵極結構的設計，因此透過此薄膜晶體管而充入像素電極的電荷流量將有一定的極限。

發(fā)明內容
本發(fā)明的目的就是在提供一種雙柵極薄膜晶體管，其具有較大的輸出電流。
此外，本發(fā)明的再一目的是提供一種像素結構，其具有雙柵極薄膜晶體管，以提高使用此種像素結構的顯示器的顯示品質。
另外，本發(fā)明的又一目的是提供一種像素結構的制造方法，用以制造出具有雙柵極薄膜晶體管的像素結構。
本發(fā)明提出一種雙柵極薄膜晶體管，其包括一基板、一第一柵極(gate)、一第一介電層(dielectric layer)、一半導體層、一源極(source)、一漏極(drain)、一第二介電層與一第二柵極。第一柵極配置于基板上，而第一介電層配置于基板上并覆蓋住第一柵極。此外，半導體層至少配置于第一柵極上方的第一介電層上，而源極與漏極配置于半導體層上。另外，第二介電層配置于第一介電層上并覆蓋源極以及漏極。再者，第二柵極至少配置于半導體層上方的第二介電層上，且第二柵極與第一柵極電性連接。
本發(fā)明提出一種像素結構，其包括一基板、一掃描配線、一數(shù)據(jù)配線、一雙柵極薄膜晶體管與一像素電極。掃描配線與數(shù)據(jù)配線配置于基板上。此外，雙柵極薄膜晶體管配置于基板上。另外，像素電極配置于基板上，而像素電極與雙柵極薄膜晶體管電性連接。
承上所述，雙柵極薄膜晶體管包括一第一柵極、一第一介電層、一半導體層、一源極、一漏極、一第二介電層與一第二柵極，其中第一柵極與掃描配線電性連接。此外，第一介電層至少覆蓋第一柵極，而半導體層至少配置于第一柵極上方的第一介電層上。另外，源極與漏極配置于半導體層上，且源極與數(shù)據(jù)配線電性連接，其中像素電極與漏極電性連接。再者，第二介電層配置于第一介電層上并覆蓋源極以及漏極，而第二柵極至少配置于半導體層上方的第二介電層上，其中第二柵極與第一柵極電性連接，且像素電極與第二柵極電性隔離。
本發(fā)明提出一種像素結構的制造方法，其包括幾個步驟。首先，提供一基板，其具有一主動組件區(qū)。然后，在基板上形成一掃描配線以及與掃描配線連接的一第一柵極。之后，在基板上形成一第一介電層，以覆蓋掃描配線與第一柵極。隨后，至少在第一柵極上方的第一介電層上形成一半導體層。接著，在基板上方形成一數(shù)據(jù)配線，并且同時于半導體層上形成一源極與一漏極，而源極與數(shù)據(jù)配線電性連接。再后，在基板上形成一第二介電層，以覆蓋數(shù)據(jù)配線、源極以及漏極。在第二介電層上形成一第二柵極與一像素電極，其中第二柵極與第一柵極電性連接，而像素電極與漏極電性連接。
基于上述，本發(fā)明的雙柵極薄膜晶體管將第二柵極配置于半導體層上方的第二介電層上，且第二柵極是電性連接至第一柵極，透過此種雙重柵極的設計可以誘導(induce)源極與漏極之間的信道產生較大的電流量。此外，在不額外增加的制程步驟下，本發(fā)明的像素結構的制造方法能夠制造出具有雙柵極薄膜晶體管的像素結構，其結果不僅無須增加生產成本，更可以提高使用此像素結構的液晶顯示器的顯示品質。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉兩種較佳實施例，并配合所附圖式，作詳細說明如下。


圖1A是本發(fā)明第一較佳實施例的像素結構的俯視示意圖。
圖1B是沿圖1A的‘I-I’線的剖面結構示意圖。
圖1C是沿圖1A的‘II-II’線的剖面結構示意圖。
圖2A是本發(fā)明第二較佳實施例的像素結構的俯視示意圖。
圖2B是沿圖2A之‘III-III’線的剖面結構示意圖。
圖號說明
100、200像素結構；110基板；120掃描配線；122第一柵極；130數(shù)據(jù)配線；132源極；134漏極；140、240雙柵極薄膜晶體管；142第一介電層；144半導體層；144a歐姆接觸層；144b信道層；146第二介電層；148、156、248接觸窗；152、252第二柵極；154像素電極；‘I-I’、‘II-II’、‘III-III’剖面線具體實施方式
本發(fā)明將一第二柵極配置于半導體層上方的第二介電層上，并將第二柵極電性連接至第一柵極，以形成雙柵極薄膜晶體管，透過此種雙重柵極的設計可以誘導源極與漏極之間的信道產生較大的電流量。此外，此種雙柵極薄膜晶體管可以應用至像素結構中，而使用此種像素結構的顯示器將具有較佳的顯示品質。以下將舉實施例分別說明本發(fā)明的雙柵極薄膜晶體管與像素結構及其制造方法。然而，以下所述的實施例用以說明本發(fā)明，并非用以限定本發(fā)明的范圍，因此熟悉此技術者可依照本發(fā)明的精神而針對以下所述的實施例進行適當修改，其還應屬于本發(fā)明所揭露的范圍。
第一實施例
圖1A是本發(fā)明第一較佳實施例的像素結構的俯視示意圖。圖1B是沿圖1A的‘I-I’線的剖面結構示意圖。圖1C是沿圖1A的‘II-II’線的剖面結構示意圖。請同時參照圖1A、圖1B與圖1C，像素結構100例如應用于一液晶顯示器或其它顯示器，而配置在一基板110上的像素結構100包括一掃描配線120、一數(shù)據(jù)配線130、一雙柵極薄膜晶體管140與一像素電極154。掃描配線120與數(shù)據(jù)配線130配置于基板110上，如圖1A所示。此外，雙柵極薄膜晶體管140配置于基板110上，而雙柵極薄膜晶體管140與數(shù)據(jù)配線130和掃描配線120電性連接。另外，像素電極154與雙柵極薄膜晶體管140電性連接。
請繼續(xù)參照圖1B，雙柵極薄膜晶體管140包括一第一柵極122、一第一介電層142、一半導體層144、一源極132、一漏極134、一第二介電層146與一第二柵極152，其中第一柵極122與掃描配線120電性連接。此外，第一介電層142配置于基板110上，并覆蓋第一柵極122。另外，半導體層144至少配置于第一柵極122上方的第一介電層142上。再者，源極132與漏極134配置于半導體層144上，而源極132與數(shù)據(jù)配線130電性連接，且漏極134與像素電極154電性連接。
第二介電層146配置于第一介電層142上，并覆蓋源極132與漏極134。此外，第二柵極152至少配置于半導體層144上方的第二介電層146上，其中第二柵極152與第一柵極122電性連接(如圖1C所示)，且像素電極154與第二柵極152電性隔離。值得一提的是，雙柵極薄膜晶體管140例如更包括一接觸窗(contact hole)156與接觸窗148，其中接觸窗156位于第二介電層142內，且像素電極154經過接觸窗156與漏極134電性連接。而接觸窗148位于第一介電層142與第二介電層146內，且第二柵極152經過接觸窗148電性連接至第一柵極122，如圖1C所示。另外，上述的半導體層144例如包括一信道層(channel layer)144b與一歐姆接觸層(ohm contact layer)144a，而歐姆接觸層144a分別配置于信道層144b以及源極132與漏極134之間，如圖1B所示。
承上所述，第二柵極152例如是一透明導體層或一金屬層，而透明導體層的材質例如包括銦錫氧化物(Indium Tin Oxide，ITO)或銦鋅氧化物(IndiumZinc Oxide，IZO)。此外，像素電極154的材質例如包括銦錫氧化物或銦鋅氧化物。此外，像素電極154并不限定于通過接觸窗156與漏極134電性連接，而像素電極154也可以配置在第一介電層142上，而直接與漏極134的表面接觸，以使兩者電性連接(未繪示出)。當本發(fā)明的像素結構100應用于液晶顯示器時，由于雙柵極薄膜晶體管140的雙柵極的設計可以誘導信道層144b產生較大的電流信道，因此此種雙柵極薄膜晶體管140能夠提供較大的電流，以改善液晶顯示器的顯示品質。
此外，相對于現(xiàn)有技術所使用的單柵極薄膜晶體管的尺寸，由于本發(fā)明的雙柵極薄膜晶體管140能夠提供較大的電流，因此其尺寸能夠進一步縮小，其結果不僅能夠達到液晶顯示器所需的充電特性，更可降低訊號失真的程度。值得一提的是，雙柵極薄膜晶體管140并不限定使用在液晶顯示器的像素結構100中，而雙柵極薄膜晶體管140更可使用于其它電子裝置內。再者，對于像素結構100的制造方法，其詳述如后。
請同時參照圖1A、圖1B與圖1C，像素結構100的制造方法例如包括幾個步驟首先，提供一基板110，并在基板110上形成一掃描配線120以及與掃描配線120連接的一第一柵極122。之后，在基板110上形成一第一介電層142，以覆蓋掃描配線120與第一柵極122。隨后，至少在第一柵極122上方的第一介電層142上形成一半導體層144，而半導體層144例如包括一信道層144b與歐姆接觸層144a，其中歐姆接觸層144a形成于信道層144b以及漏極134與源極132之間。接著，在基板110上方形成一數(shù)據(jù)配線130，并且同時于半導體層144上形成一源極132以及一漏極134，且源極132與數(shù)據(jù)配線130電性連接。再后，在基板110上形成一第二介電層146，以覆蓋數(shù)據(jù)配線130、源極132以及漏極134。
對第二介電層146與第一介電層142進行圖案化制程，以形成接觸窗開口148、156，其分別暴露出第一柵極122的部分表面與漏極134的部分表面。然后，在基板110上形成一第二柵極152與一像素電極154，其中第二柵極152至少覆蓋于半導體層144上方的第二介電層146。而第二柵極152的導電材質填入接觸窗148開口內，因而使第二柵極152與第一柵極122電性連接，如圖1C所示。同樣的，像素電極154的導電材質也填入接觸窗開口156內，因而使像素電極154與漏極134電性連接。在一較佳實施例中，形成第二柵極152以及像素電極154的方法例如是先于第二介電層146上形成一透明導電層(未繪示出)，再圖案化此透明導電層以形成。
由于第二柵極152與像素電極154是同時形成，且接觸窗156與接觸窗148也同時形成，因此在不增加現(xiàn)有技術的制程步驟的情況下，本發(fā)明的像素結構100的制造方法能夠形成雙柵極薄膜晶體管140。值得注意的是，本發(fā)明并不限定第二柵極152與像素電極154必須同時形成，且也不限定第二柵極152與像素電極154需具有相同的材質。在另一實施例中，像素電極154可以形成在第一介電層146上，且之后所形成的漏極134會覆蓋部分的像素電極154，以使兩者電性連接。
第二實施例圖2A是本發(fā)明第二較佳實施例的像素結構的俯視示意圖。圖2B是沿圖2A之‘III-III’線的剖面結構示意圖。若是第二實施例的標號與第一實施例相同，其表示在第二實施例中所指明的構件相同于在第一實施例中所指明的構件，在此不再贅述。
請參照圖2A與圖2B，第二實施例與第一實施例相似，其不同之處在于在第二實施例的像素結構200中，雙柵極柵極薄膜晶體管240的第二柵極柵極252僅配置于對應漏極漏極134與源極132之間的第二介電層146上，而第二柵極252是通過接觸窗248電性連接至第一柵極122(類似圖1C所示)。值得注意的是，由于第二柵極252僅配置于對應漏極134與源極132之間的第二介電層146上，因此可以減少第二柵極252與源極132與漏極134之間的所產生的寄生電容(parasitism capacitance)。
承上所述，第二實施例的制造方式與第一實施例相似，其不同之處在于于定義第二柵極252時，僅使第二柵極252形成于對應漏極134與源極132之間的第二介電層146上。同樣的，本實施例并不限定像素電極154與第二柵極252需同時形成。
綜上所述，本發(fā)明的雙柵極薄膜晶體管與像素結構及其制造方法具有下列優(yōu)點一、本發(fā)明的雙柵極薄膜晶體管因具有雙重柵極的設計，透過此種雙重柵極的設計可以誘導源極與漏極之間的信道產生較大的電流量。
二、由于本發(fā)明的像素結構采用能夠提供較大電流的雙柵極薄膜晶體管，因此使用本發(fā)明的像素結構的液晶顯示器具有較佳的顯示效果。此外，由于本發(fā)明的雙柵極薄膜晶體管能夠提供較大電流量，因此可以縮小雙柵極薄膜晶體管的尺寸以改善顯示品質。
三、在本發(fā)明的雙柵極薄膜晶體管中，第二柵極還可僅配置于對應源極與漏極之間上方的第二介電層上，以降低雙柵極薄膜晶體管的寄生電容。
四、在不增加制程步驟的情況下，本發(fā)明的像素結構的制造方法能夠制造出具有雙柵極薄膜晶體管的像素結構，其結果不僅無須增加生產成本，更可以提高使用此像素結構的液晶顯示器的顯示品質。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟悉此技術者，在不脫離本發(fā)明的精神和范圍內，當可作適當?shù)母鼊优c潤飾，因此本發(fā)明的保護范圍當視權利要求范圍所界定為準。
權利要求
1.一種雙柵極薄膜晶體管，其特征在于，包括一第一柵極，配置于一基板上；一第一介電層，配置于該基板上并覆蓋住該第一柵極；一半導體層，至少配置于該第一柵極上方的該第一介電層上；一源極以及一漏極，配置于該半導體層上；一第二介電層，配置于該第一介電層上并覆蓋該源極以及該漏極；以及一第二柵極，至少配置于該半導體層上方的該第二介電層上，且該第二柵極與該第一柵極電性連接。
2.根據(jù)權利要求1所述的雙柵極薄膜晶體管，其特征在于，該第二柵極配置對應該源極與該漏極之間的該第二介電層上。
3.根據(jù)權利要求1所述的雙柵極薄膜晶體管，其特征在于，還包括一接觸窗，配置于該第一介電層與該第二介電層內，且該第二柵極經過該接觸窗電性連接至該第一柵極。
4.根據(jù)權利要求1所述的雙柵極薄膜晶體管，其特征在于，該半導體層包括一信道層與一歐姆接觸層，而該歐姆接觸層系配置于該信道層與該源極以及該漏極之間。
5.根據(jù)權利要求1所述的雙柵極薄膜晶體管，其特征在于，該第二柵極包括一透明導體層與一金屬層其中之一。
6.一種像素結構，其特征在于，包括一掃描配線與一數(shù)據(jù)配線，配置于一基板上；一雙柵極薄膜晶體管，配置于該基板上，其中該雙柵極薄膜晶體管包括一第一柵極，其與該掃描配線電性連接；一第一介電層，至少覆蓋該第一柵極；一半導體層，至少配置于該第一柵極上方的該第一介電層上；一源極以及一漏極，配置于該半導體層上，且該源極與該數(shù)據(jù)配線電性連接；一第二介電層，配置于該第一介電層上且覆蓋該源極以及該漏極；一第二柵極，至少配置于該半導體層上方的該第二介電層上，且該第二柵極與該第一柵極電性連接；以及一像素電極，配置于該基板上，其中該像素電極與該雙柵極薄膜晶體管的該漏極電性連接。
7.根據(jù)權利要求6所述的像素結構，其中該第二柵極配置于對應該源極與該漏極之間的該第二介電層上。
8.根據(jù)權利要求6所述的像素結構，其特征在于，還包括一接觸窗，配置于該第一介電層與該第二介電層內，且該第二柵極經過該接觸窗電性連接至該第一柵極。
9.根據(jù)權利要求6所述的像素結構，其特征在于，該半導體層包括一信道層與一歐姆接觸層，而該歐姆接觸層配置于該信道層與該源極以及該漏極之間。
10.根據(jù)權利要求6所述的像素結構，其特征在于，該第二柵極包括一透明導體層與一金屬層其中之一。
11.一種像素結構的制造方法，其特征在于，包括在一基板上形成一掃描配線以及與該掃描配線連接的一第一柵極；在該基板上形成一第一介電層，以覆蓋該掃描配線與該第一柵極；至少在該第一柵極上方的該第一介電層上形成一半導體層；在該基板上方形成一數(shù)據(jù)配線，并且同時于該半導體層上形成一源極以及一漏極，且該源極與該數(shù)據(jù)配線電性連接；在該基板上形成一第二介電層，覆蓋該數(shù)據(jù)配線、該源極以及該漏極；在該第二介電層上形成一第二柵極與一像素電極，其中該第二柵極與該第一柵極電性連接，該像素電極與該漏極電性連接。
12.根據(jù)權利要求11所述的像素結構的制造方法，其特征在于，形成該第二柵極以及該像素電極之前，還包括在該第二介電層與該第一介電層內形成一接觸窗開口，其暴露出該第一柵極的部分表面；以及于該第二介電層上形成該第二柵極時，該第二柵極透過該接觸窗開口而與該第一柵極電性連接。
13.根據(jù)權利要求11所述的像素結構的制造方法，其特征在于，形成該第二柵極以及該像素電極之前，還包括于該第二介電層中形成一接觸窗開口，暴露出該漏極；于該第二介電層上形成該像素電極時，該像素電極透過該接觸窗開口而與該漏極電性連接。
14.根據(jù)權利要求11所述的像素結構的制造方法，其特征在于，該第二柵極形成于對應該源極與該漏極之間的該第二介電層上。
15.根據(jù)權利要求11所述的像素結構的制造方法，其特征在于，該半導體層包括一信道層與一歐姆接觸層，而該歐姆接觸層形成于該信道層與該源極以及該漏極之間。
全文摘要
本發(fā)明涉及一種雙柵極薄膜電晶體與像素結構及其制造方法，其雙柵極薄膜晶體管，包括一基板、一第一柵極、一第一介電層、一半導體層、一源極、一漏極、一第二介電層與一第二柵極。第一柵極配置于基板上，而第一介電層配置于基板上并覆蓋住第一柵極。此外，半導體層至少配置于第一柵極上方的第一介電層上，而源極與漏極配置于半導體層上。另外，第二介電層配置于第一介電層上并覆蓋源極以及漏極。再者，第二柵極至少配置于半導體上方的第二介電層上，且第二柵極與第一柵極電性連接。
文檔編號H01L21/336GK1716632SQ20041006240
公開日2006年1月4日 申請日期2004年7月2日 優(yōu)先權日2004年7月2日
發(fā)明者劉文雄, 何建國, 陳盈惠 申請人:中華映管股份有限公司