專(zhuān)利名稱：磁存儲(chǔ)裝置與磁基片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及磁存儲(chǔ)裝置，特別涉及具有把磁隧道結(jié)用作各個(gè)存儲(chǔ)器單元的非易失性存儲(chǔ)器陣列的磁存儲(chǔ)裝置。
背景技術(shù)：
<隧道磁電阻效應(yīng)>
把2個(gè)鐵磁體夾住絕緣體的結(jié)構(gòu)叫作磁隧道結(jié)(Magnetic TunnelJunctionMTJ)。
圖67表示MTJ的概念。圖67中，配置成鐵磁層FM21和FM22夾住絕緣層TB，成為向鐵磁層FM21和FM22施加電壓的結(jié)構(gòu)。
該結(jié)構(gòu)中，測(cè)定隧穿絕緣層TB的電流時(shí)，有2個(gè)鐵磁層的磁化方向不同，觀測(cè)到電流值不同的現(xiàn)象。該現(xiàn)象叫作隧道磁電阻(TunnelMagnetic ResistanceTMR)效應(yīng)。用圖68～圖70說(shuō)明TMR。
圖68表示過(guò)渡金屬的態(tài)密度N(E)的簡(jiǎn)圖。圖68中，橫軸表示態(tài)密度，縱軸表示能量E，按自旋方向分別表示原子擁有的電子。即，圖68中左側(cè)表示具有自旋方向向下的電子的原子的態(tài)密度，右側(cè)表示具有自旋方向向上的電子的原子的態(tài)密度。
圖68中，為了簡(jiǎn)單表示3d軌道和4s軌道中電子填充到費(fèi)米能級(jí)的原子，以費(fèi)米能級(jí)為界，以陰影表示電子填充到費(fèi)米能級(jí)的原子。
過(guò)渡金屬成為鐵磁體是因?yàn)樵陔娮犹畛涞劫M(fèi)米能級(jí)的原子中，在3d軌道的電子中，向上自旋的數(shù)目和向下自旋的個(gè)數(shù)不同。
即，4s軌道上的電子因向上自旋的個(gè)數(shù)和向下自旋的個(gè)數(shù)相同而不促進(jìn)磁性產(chǎn)生。
圖69和圖70是簡(jiǎn)單表示TMR效應(yīng)的圖。圖69中，構(gòu)成絕緣層TB的左側(cè)的鐵磁層FM21的原子的3d軌道中，具有向下自旋的電子的原子的態(tài)密度比具有向上自旋的電子的原子的態(tài)密度多，磁化方向整體向下。
絕緣層TB右側(cè)的鐵磁層FM22也同樣，磁化方向整體向下。
電子隧穿引起主要保存始狀態(tài)和終狀態(tài)的自旋方向。圖69的情況中，由于始狀態(tài)(鐵磁層FM21內(nèi))和終狀態(tài)(鐵磁層FM22內(nèi))的向下的自旋態(tài)密度都很大，隧道概率增大，隧道電流也增大。即隧道磁電阻減小。
另一方面，由于圖70中具有始狀態(tài)(鐵磁層FM21內(nèi))的向上自旋的電子的原子的態(tài)密度大，但具有終狀態(tài)(鐵磁層FM22內(nèi))的向上自旋的電子的原子的態(tài)密度小，隧道概率減小，隧道電流也減小。即隧道磁電阻增大。
這里，若兩個(gè)鐵磁層的磁化方向彼此相同時(shí)的電阻為RF，相互反向時(shí)的電阻為RAF，則隧道磁電阻變化率(Tunnel Magnetic ResistanceRateTMRR)用下式表示。
(式1)TMRR=RAF-RFRF=P1P21-P1P2········(1)]]>在上述式(1)中，P1、P2分別是鐵磁層FM21和FM22的自旋極化率。
而且，σ自旋帶的費(fèi)米面的態(tài)密度為Dσ(EF)時(shí)，自旋極化率用下式表示。
(式2)P=D↑(EF)-D↓(EF)D↑(EF)+D↓(EF)·········(2)]]>即，費(fèi)米面的向上自旋和向下自旋的態(tài)密度差越大，自旋極化率越大。自旋極化率越接近1，TMR越大。自旋極化和磁化的比例已知。這里，表1中匯總表示出各種磁體的自旋極化率。
表1


利用以上說(shuō)明的TMR效應(yīng)，將兩個(gè)鐵磁層的磁化方向?qū)?yīng)于0或1存儲(chǔ)數(shù)據(jù)的裝置就是MRAM(Magnetic Random Access Memory)。
于是，有一種情況是想僅改變MTJ的兩個(gè)鐵磁層之一的磁化方向，但圖67的結(jié)構(gòu)中施加磁場(chǎng)時(shí)，二個(gè)鐵磁層的磁化方向卻都改變了。因此，為了固定一個(gè)鐵磁層的磁化方向的目的，如圖71所示，提出在一個(gè)鐵磁層上形成反鐵磁層的結(jié)構(gòu)。
圖71中，鐵磁層FM21和FM22夾住絕緣層TB，在鐵磁層FM21上部配置反鐵磁層AF。另外，反鐵磁層AF上連接直流電源的正電極，鐵磁層FM22上連接負(fù)電極。
相鄰形成鐵磁層和反鐵磁層時(shí)，通過(guò)閉合貫通二者的磁力線固定磁化方向。將該結(jié)構(gòu)叫作自旋閥型鐵磁隧道結(jié)元件。
圖72表示自旋閥型鐵磁隧道結(jié)元件的變形例的結(jié)構(gòu)。圖72中，鐵磁層FM21和FM22夾住絕緣層TB，在鐵磁層FM21上部配置反鐵磁層AF，在鐵磁層FM22的下部配置鐵磁層FM23。
這里，反鐵磁層AF例如用含Ir(銦)20-30atom％的IrMn構(gòu)成，固定鐵磁層FM21的磁化方向，但由于較好是磁化方向相對(duì)外部磁場(chǎng)難以反轉(zhuǎn)，因此作為鐵磁層FM21，可使用矯頑力大的CoFe。
如使用式(1)說(shuō)明的那樣，隧道磁電阻變化率(TMRR)隨自旋極化率大而增大，作為自旋極化率大的材料，使用CoFe。
另一方面，鐵磁層FM22中也使用相同的CoFe，但希望鐵磁層FM22是矯頑力小的材料，以便可由小的外部磁場(chǎng)控制磁化方向。
圖72的結(jié)構(gòu)中，為了鐵磁層FM22的磁化方向容易反轉(zhuǎn)，作為鐵磁層FM23，使用矯頑力和自旋極化率小的Ni80Fe20(坡莫合金)。由此，鐵磁層FM22在小的外部磁場(chǎng)中可反轉(zhuǎn)磁化方向。
圖73表示圖72所示的自旋閥型鐵磁隧道結(jié)元件的實(shí)際結(jié)構(gòu)，圖74表示該結(jié)構(gòu)中的TMR的實(shí)際測(cè)定特性。
圖73中，絕緣層TB配置在平面配置于基片BD上的反鐵磁層AF和鐵磁層FM21的層疊體上部，絕緣層TB上部配置鐵磁層FM23。這種結(jié)構(gòu)中，施加外部磁場(chǎng)，測(cè)定磁電阻MR的變化的結(jié)果如圖74所示。
圖74中，橫軸表示磁場(chǎng)(按1奧斯特＝約79A/m換算)、縱軸表示隧道磁電阻率(TMRR)。從圖74判斷出，TMRR實(shí)現(xiàn)36％的值、反轉(zhuǎn)磁化方向需要的磁場(chǎng)大約低至30(×79A/m)、得到相對(duì)磁場(chǎng)方向?qū)ΨQ的磁滯回線。
<MRAM的結(jié)構(gòu)和動(dòng)作原理>
在外部磁場(chǎng)中控制成在MRAM中構(gòu)成存儲(chǔ)器單元的磁隧道結(jié)元件的兩個(gè)鐵磁體的磁化方向在相同或者相反的方向上，磁化方向相同或相反的方向狀態(tài)對(duì)應(yīng)于0或1存儲(chǔ)數(shù)據(jù)。
存儲(chǔ)的數(shù)據(jù)可通過(guò)在存儲(chǔ)器單元中流過(guò)規(guī)定電流、檢測(cè)隧道磁電阻的兩端電壓來(lái)讀出。并且，由于隧道磁電阻值的變化率(TMRR)越大，越容易檢測(cè)，MRAM中最好是自旋極化率大的鐵磁材料。
使用布線(字線和位線)中流過(guò)規(guī)定電流產(chǎn)生的磁場(chǎng)，改變一個(gè)鐵磁體的磁化方向即可寫(xiě)入數(shù)據(jù)。
<MRAM單元的結(jié)構(gòu)>
下面作為MRAM的已有例，說(shuō)明美國(guó)專(zhuān)利USP5,793,697公開(kāi)的MRAM的結(jié)構(gòu)和動(dòng)作。
圖75是表示MRAM單元陣列和單元的透視圖。圖75中，相互平行配置位線4，5和6，使得其在彼此平行設(shè)置的字線1，2和3的上部交叉。
并且，字線和位線夾住的各交叉點(diǎn)中形成MRAM單元(后面有時(shí)簡(jiǎn)稱單元)9。如圖75中放大顯示的那樣，MRAM單元9是在字線上層疊硅pn結(jié)二極管7和磁隧道結(jié)元件(MTJ)8的結(jié)構(gòu)。
圖76是表示MRAM單元9的剖面結(jié)構(gòu)的簡(jiǎn)圖。圖76中，例示出字線3上的MRAM單元9，在硅襯底80上配置字線3，在其上層疊n+硅層10和p+硅層11，形成pn結(jié)二極管7。pn結(jié)二極管7用氧化硅膜13等絕緣膜覆蓋。
并且，pn結(jié)二極管7的上部配置鎢接線柱12，pn結(jié)二極管7經(jīng)鎢接線柱12電連接于MTJ8。氧化硅膜13配置成也覆蓋鎢接線柱12，鎢接線柱12和氧化硅膜13的表面用CMP(Chemical Mechanical Polishing)平坦化。
MTJ8是層疊結(jié)構(gòu)，從下面依次配備鉑(Pt)構(gòu)成的模板層15(膜厚10nm)、Ni81Fe19的坡莫合金構(gòu)成的初始鐵磁層16(膜厚4nm)、Mn54Fe46構(gòu)成的反鐵磁層18(膜厚10nm)、CoFe或Ni81Fe19的坡莫合金構(gòu)成的磁化方向固定了的鐵磁層20(膜厚8nm)、Al2O3構(gòu)成的隧道阻擋層22、膜厚2nm的CoFe和膜厚20nm的Ni81Fe19的多層膜構(gòu)成的軟鐵磁層24、Pt構(gòu)成的接觸層25。
隧道阻擋層22層疊1～2nm的Al后，通過(guò)等離子體氧化法在100mTorr的氧壓力下以25W/cm2的能量密度進(jìn)行60～240秒的處理形成。
圖76未示出，但實(shí)際上襯底80上的氧化硅膜13的整個(gè)面上形成1個(gè)大的MTJ，使用光刻膠掩模通過(guò)氬離子研磨對(duì)其構(gòu)圖，形成圖76所示的多個(gè)小MTJ。各個(gè)MTJ8用氧化硅膜26覆蓋。圖76未示出，但接觸層25連接于位線。
如前面說(shuō)明的那樣，MTJ8的磁隧道電阻在軟鐵磁層24的磁化方向與鐵磁層20的磁化方向相同時(shí)和彼此相反時(shí)不同。軟鐵磁層24的磁化方向可由流過(guò)位線和字線的電流產(chǎn)生的磁場(chǎng)改變。
MTJ8的磁隧道電阻非常依賴隧道阻擋層22的膜厚、其阻擋高度和結(jié)下表面的粗糙度等膜的材料特性。
軟鐵磁層24形成為具有叫作易磁化軸(easy axis)的磁化方向。沿著該易磁化軸的磁化方向?yàn)?個(gè)反向，可分別對(duì)應(yīng)于存儲(chǔ)器單元的0和1兩個(gè)數(shù)據(jù)。
另一方面，鐵磁層20形成為磁化方向與軟鐵磁層24的易磁化軸相同并且不根據(jù)MRAM的動(dòng)作狀態(tài)改變方向。
將該磁化方向叫作固定磁化方向(簡(jiǎn)單稱為單軸各向異性方向)。軟鐵磁層24的易磁化軸組合MTJ8的內(nèi)稟各向異性(intrinsicantisotropy)、應(yīng)力誘發(fā)各向異性(stress induced antisotropy)、形狀引起的各向異性來(lái)確定。
這里，所謂內(nèi)稟各向異性指的是具有鐵磁性的物體本來(lái)的磁化各向異性，所謂應(yīng)力誘發(fā)各向異性是指對(duì)鐵磁體施加應(yīng)力時(shí)產(chǎn)生的磁化各向異性。
如圖75所示，MTJ8是平面形狀，是長(zhǎng)邊長(zhǎng)為L(zhǎng)、短邊長(zhǎng)為W的長(zhǎng)方形。這是由于利用MTJ8的形狀引起的各向異性確定軟鐵磁層24的易磁化軸。
接著，說(shuō)明鐵磁層20的固定磁化方向的設(shè)定方法。模板層15上層疊形成的初始鐵磁層16的結(jié)晶方向?yàn)閧111}方向的面({111}面)向上生長(zhǎng)。MnFe構(gòu)成的反鐵磁層18層疊在初始鐵磁層16上。
這些磁性層在朝向與后面層疊的軟鐵磁層24的易磁化軸方向相同的方向的磁場(chǎng)下層疊，由此，確定軟鐵磁層24的固定磁化方向。
由于鐵磁層20與反鐵磁層18之間磁力線閉合，鐵磁層20的磁化方向比軟鐵磁層24的磁化方向更難以因外部磁場(chǎng)改變方向，在流過(guò)字線和位線的電流產(chǎn)生的磁場(chǎng)的大小范圍內(nèi)，鐵磁層20的磁化方向被固定。另外，由于MTJ8的平面形狀為長(zhǎng)方形，產(chǎn)生鐵磁層20的形狀引起的磁化各向異性，這也促進(jìn)鐵磁層20的磁化方向穩(wěn)定。
<MRAM的寫(xiě)入/讀出動(dòng)作簡(jiǎn)述>
下面說(shuō)明MRAM寫(xiě)入和讀出動(dòng)作。
在進(jìn)行地址選擇的字線和位線(叫作選擇字線和選擇位線)中流過(guò)規(guī)定電流時(shí)，各線周?chē)a(chǎn)生磁場(chǎng)，在兩線的交叉部產(chǎn)生耦合各磁場(chǎng)的耦合磁場(chǎng)。施加該磁場(chǎng)時(shí)，在兩線的交叉部上設(shè)置的MTJ8的軟鐵磁層24的磁化方向在層平面內(nèi)旋轉(zhuǎn)，進(jìn)行數(shù)據(jù)寫(xiě)入。
該磁場(chǎng)大小設(shè)置成比軟鐵磁層24的切換磁場(chǎng)(磁化方向開(kāi)始反轉(zhuǎn)的磁場(chǎng))大，主要由軟鐵磁層24的矯頑力和磁化各向異性確定。
選擇字線和選擇位線周?chē)a(chǎn)生的磁場(chǎng)必須設(shè)計(jì)得非常小，以便不旋轉(zhuǎn)鐵磁層20的固定磁化方向。因?yàn)檫@樣不改變半選擇(Half select)單元的磁化方向。所謂半選擇單元是電流僅流過(guò)位于其上下的字線和位線之一的單元。
這樣，為了降低寫(xiě)入時(shí)的耗電，把存儲(chǔ)器單元陣列的結(jié)構(gòu)設(shè)計(jì)成寫(xiě)入電流不直接流過(guò)MTJ8。
MRAM單元9中寫(xiě)入的數(shù)據(jù)通過(guò)檢測(cè)垂直流過(guò)pn結(jié)二極管7和MTJ8的電流讀出。動(dòng)作時(shí)隧道電流縱向流過(guò)MRAM單元9中，從而可減小MRAM單元9的占據(jù)面積。
MTJ8的Al2O3構(gòu)成的隧道阻擋層22的電阻相對(duì)膜厚幾乎成指數(shù)函數(shù)變化。即，流過(guò)隧道阻擋層的電流隨膜厚增厚而降低，隧穿結(jié)的電流相對(duì)結(jié)垂直流過(guò)。
而且，MRAM單元9的數(shù)據(jù)通過(guò)監(jiān)測(cè)比寫(xiě)入電流小得多的傳感電流垂直流過(guò)MTJ8時(shí)產(chǎn)生的MRAM單元9的電壓來(lái)讀出。
如前面說(shuō)明的那樣，與始狀態(tài)的軟鐵磁層24中的自旋極性相同極性的自旋的態(tài)密度在終狀態(tài)的鐵磁層20中存在地越多，MTJ8的隧道概率越增加。
因此，MTJ8的磁隧道電阻在軟鐵磁層24和鐵磁層20的自旋狀態(tài)相同時(shí)，即磁化方向在兩層中相同時(shí)低，在磁化方向相反時(shí)變高。也就是說(shuō)，用微小電流監(jiān)測(cè)MTJ8的電阻時(shí)，可讀出MRAM單元9的數(shù)據(jù)。
可不考慮傳感電流產(chǎn)生的磁場(chǎng)，對(duì)MRAM單元9的磁化狀態(tài)不產(chǎn)生影響。MRAM單元9的讀出/寫(xiě)入必須的布線僅僅是圖75所示的位線和字線，因此可構(gòu)成高效的存儲(chǔ)器單元陣列。
<寫(xiě)入動(dòng)作>
下面用圖77和圖78進(jìn)一步說(shuō)明MRAM的寫(xiě)入動(dòng)作。
圖77是圖75所示的存儲(chǔ)器單元陣列的等效電路圖，字線1～3的兩端分別連接字線控制線路253，位線4～6的兩端分別連接位線控制線路251。為簡(jiǎn)單說(shuō)明圖78，有時(shí)將字線1～3表示為字線WL1～WL3，將位線4～6表示為位線BL4～BL6。
而且，字線1～3和位線4～6的交叉點(diǎn)上配置用電阻符號(hào)表示的MTJ8和用二極管符號(hào)表示的pn結(jié)二極管7。
這里，假設(shè)選擇字線1和位線4的情況，則選擇位于二者的交點(diǎn)的MRAM單元9a。
選擇的MRAM單元9a通過(guò)流過(guò)位線4的電流IB和流過(guò)字線IW的電流IE產(chǎn)生的耦合磁場(chǎng)寫(xiě)入。
電流IB和IW之一單獨(dú)在單元區(qū)域內(nèi)產(chǎn)生的磁場(chǎng)比為了改變MTJ8的軟鐵磁層24單元的磁化方向需要的磁場(chǎng)小。
也就是說(shuō)，作為半選擇單元的MRAM單元9b～9e(字線和位線中僅流過(guò)電流IB或IW的單元)中不進(jìn)行寫(xiě)入。
但是，耦合電流IB和IW的磁場(chǎng)時(shí)磁場(chǎng)變得非常大，足以改變選擇的存儲(chǔ)器單元9a的軟鐵磁層24的磁化方向。
可把單元9a的軟鐵磁層24的磁化方向設(shè)計(jì)成相反的兩個(gè)不同磁化方向，使得電流IB和IW的至少之一可雙向流動(dòng)。圖77中，位線控制電路251、字線控制電路253都兩個(gè)成對(duì)地構(gòu)成，電流IB和IW二者都可改變電流方向。
圖78表示位線4～6(位線BL4～BL6)和字線1～3(字線WL1～WL3)的電壓和電流的定時(shí)圖。
如圖78所示，寫(xiě)入時(shí)的位線BL4～BL6的電壓設(shè)定成可雙向流過(guò)電流的電壓Vb。字線WL1～WL3的電壓比電壓Vb大，并且設(shè)定成正電壓Vw。
備用時(shí)，把這些電壓設(shè)定成全部的單元9的pn結(jié)二極管7中施加反偏壓。因此，備用時(shí)電流IB和IW不流過(guò)存儲(chǔ)器單元內(nèi)。
<讀出動(dòng)作>
接著使用圖77和圖78進(jìn)一步說(shuō)明MRAM的讀出動(dòng)作。如圖78所示，字線WL1的電壓從Vw降低到Vb，位線BL4的電壓從Vb上升到Vw，向選擇的單元9a的pn結(jié)二極管7施加正偏壓。
讀出中，非選擇位線5和6仍是備用電壓Vb，非選擇字線WL2和3仍是備用電壓Vw。
半選擇單元9b～9e中，從字線到位線沒(méi)有壓降(即pn結(jié)二極管7上施加0V)，因此單元內(nèi)不流過(guò)電流。
通過(guò)選擇的單元9a的磁隧道電阻確定從位線BL4通過(guò)單元9a流向字線WL1的傳感電流30(參考圖77)的大小。在構(gòu)成位線控制電路251的一部分的檢測(cè)電路中，對(duì)應(yīng)于單元的2個(gè)狀態(tài)預(yù)測(cè)的2個(gè)電流值的平均值作為參考電流，與傳感電流相比。放大兩個(gè)電流差，讀出存放在選擇單元9a中的數(shù)據(jù)。
如圖77的傳感電流波形所示，傳感電流30呈現(xiàn)出與MTJ8的2個(gè)磁化狀態(tài)相當(dāng)?shù)?種電流波形。
讀出數(shù)據(jù)后，位線BL4和字線WL1的電壓分別返回備用值，但存儲(chǔ)器單元9a的磁化狀態(tài)在讀出動(dòng)作后仍維持。
如以上說(shuō)明所述，向MRAM單元寫(xiě)入時(shí)，電流流過(guò)位線和字線，產(chǎn)生磁場(chǎng)。之后，選擇地址的存儲(chǔ)器單元中必須提供比構(gòu)成單元的軟鐵磁層的切換磁場(chǎng)大的磁場(chǎng)，必須流過(guò)比較大的電流。因此，有寫(xiě)入時(shí)耗電大的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明為解決上述問(wèn)題作出，第一目的是提供降低寫(xiě)入時(shí)的耗電的MRAM。
在原有的MRAM單元陣列中，有按至少一個(gè)存儲(chǔ)器單元陣列構(gòu)成的存儲(chǔ)器塊單位一起擦除數(shù)據(jù)，或者寫(xiě)入時(shí)花費(fèi)時(shí)間的問(wèn)題。
本發(fā)明的第二目的是提供減少擦除和寫(xiě)入時(shí)花費(fèi)的時(shí)間的MRAM。
本發(fā)明的方案1記載的磁存儲(chǔ)裝置，所述第一切換部件具有各個(gè)第一主電極連接于所述多個(gè)位線的第一端、各個(gè)第二主電極連接于所述第一電源和所述第二電源的不同導(dǎo)電型的第一和第二MOS晶體管，所述第二切換部件具有各個(gè)第一主電極連接于所述多個(gè)位線的第二端、各個(gè)第二主電極連接于所述第一電源和所述第二電源的不同導(dǎo)電型的第三和第四MOS晶體管。
本發(fā)明的方案2記載的磁存儲(chǔ)裝置，還包括連接在所述第一和第二MOS晶體管的各個(gè)所述第一主電極之間的與所述第二MOS晶體管相同導(dǎo)電型的第五MOS晶體管、連接在所述第三和第四MOS晶體管的各個(gè)所述第一主電極之間的與所述第四MOS晶體管相同導(dǎo)電型的第六MOS晶體管，所述第五和第六MOS晶體管的控制電極連接于提供一直為接通狀態(tài)的規(guī)定電壓的第三電源。
本發(fā)明的方案3記載的磁存儲(chǔ)裝置，配備具有多個(gè)存儲(chǔ)器單元陣列、跨過(guò)所述多個(gè)存儲(chǔ)器單元陣列的多個(gè)主字線、對(duì)應(yīng)于所述多個(gè)存儲(chǔ)器單元陣列的每一個(gè)配置的多個(gè)存儲(chǔ)器單元陣列選擇線的至少一個(gè)存儲(chǔ)器單元陣列組，該存儲(chǔ)器單元陣列由多個(gè)存儲(chǔ)器單元構(gòu)成，該存儲(chǔ)器單元包括非接觸地交叉、構(gòu)成矩陣的多個(gè)位線和多個(gè)字線以及分別配置在所述多個(gè)位線和所述多個(gè)字線的交叉部上的至少一個(gè)磁隧道結(jié)，所述多個(gè)字線分別連接于分別設(shè)置在所述多個(gè)主字線和所述多個(gè)存儲(chǔ)器單元陣列選擇線的交叉部上的第一組合邏輯門(mén)的輸出，所述第一組合邏輯門(mén)的輸入連接于處于交叉狀態(tài)的所述多個(gè)主字線之一與所述多個(gè)存儲(chǔ)器單元陣列選擇線之一。
本發(fā)明的方案4記載的磁存儲(chǔ)裝置，包括多個(gè)所述至少一個(gè)存儲(chǔ)器單元陣列組，還包括跨過(guò)所述多個(gè)存儲(chǔ)器單元陣列組的多個(gè)總字線和對(duì)應(yīng)于所述多個(gè)存儲(chǔ)器單元陣列組的每一個(gè)設(shè)置的多個(gè)存儲(chǔ)器單元陣列選擇線，所述多個(gè)主字線分別連接于分別設(shè)置在所述多個(gè)總字線和所述多個(gè)存儲(chǔ)器單元陣列組選擇線的交叉部上的第二組合邏輯門(mén)的輸出，所述第二組合邏輯門(mén)的輸入連接于處于交叉狀態(tài)的所述多個(gè)總字線之一與所述多個(gè)存儲(chǔ)器單元陣列組選擇線之一。
根據(jù)本發(fā)明的方案1記載的磁存儲(chǔ)裝置，由于第一切換部件用不同導(dǎo)電型的第一和第二MOS晶體管構(gòu)成并且第二切換部件用不同導(dǎo)電型的第三和第四MOS晶體管構(gòu)成，第一和第二MOS晶體管之一和第三和第四MOS晶體管之一的控制電極不必在接通狀態(tài)中施加電源電壓以上的電壓，可減小柵絕緣膜上的負(fù)擔(dān)。
根據(jù)本發(fā)明的方案2記載的磁存儲(chǔ)裝置，由于第一和第二MOS晶體管的第一主電極之間以及第三和第四MOS晶體管的第一主電極之間分別配置時(shí)常為接通狀態(tài)的第五、第六MOS晶體管，降低施加在第一和第二MOS晶體管之一的第一主電極和第三和第四MOS晶體管之一的第一主電極上的應(yīng)力電壓，降低應(yīng)力電壓引起的泄漏電流，降低耗電。
根據(jù)本發(fā)明的方案3記載的磁存儲(chǔ)裝置，由于在具有多個(gè)存儲(chǔ)器單元陣列的磁存儲(chǔ)裝置中，通過(guò)使用跨過(guò)多個(gè)存儲(chǔ)器單元陣列的多個(gè)主字線和僅跨過(guò)一個(gè)存儲(chǔ)器單元陣列的字線，減少直接連接于同一布線的存儲(chǔ)器單元個(gè)數(shù)，負(fù)載電容降低。其結(jié)果縮短負(fù)載電容引起的延遲時(shí)間，實(shí)現(xiàn)高速訪問(wèn)。
根據(jù)本發(fā)明的方案4記載的磁存儲(chǔ)裝置，由于在配備了多個(gè)具有多個(gè)存儲(chǔ)器單元陣列的存儲(chǔ)器單元陣列組的磁存儲(chǔ)裝置中，通過(guò)使用僅跨過(guò)一個(gè)存儲(chǔ)器單元陣列的字線和跨過(guò)多個(gè)存儲(chǔ)器單元陣列的多個(gè)主字線以及跨過(guò)多個(gè)存儲(chǔ)器單元陣列組的多個(gè)總字線，減少直接連接于同一布線的存儲(chǔ)器單元個(gè)數(shù)，負(fù)載電容降低。其結(jié)果縮短負(fù)載電容引起的延遲時(shí)間，實(shí)現(xiàn)高速訪問(wèn)。


圖1是表示MRAM單元的結(jié)構(gòu)的透視圖。
圖2是表示一般的MRAM單元陣列的結(jié)構(gòu)的圖。
圖3是說(shuō)明一般的MRAM單元陣列的動(dòng)作的圖。
圖4是表示反轉(zhuǎn)自旋所必要的磁場(chǎng)的關(guān)系的圖。
圖5是表示本發(fā)明的實(shí)施例1的MRAM單元陣列的結(jié)構(gòu)的圖。
圖6是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元陣列的動(dòng)作的圖。
圖7是表示本發(fā)明的實(shí)施例1的MRAM單元陣列的結(jié)構(gòu)的圖。
圖8是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元陣列的動(dòng)作的圖。
圖9是說(shuō)明一般的MRAM單元的動(dòng)作的圖。
圖10是說(shuō)明一般的MRAM單元的動(dòng)作的圖。
圖11是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖12是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖13是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖14是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖15是表示反轉(zhuǎn)自旋所必要的磁場(chǎng)的關(guān)系的圖。
圖16是說(shuō)明一般的MRAM單元的動(dòng)作的圖。
圖17是說(shuō)明一般的MRAM單元的動(dòng)作的圖。
圖18是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖19是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖20是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖21是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖22是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖23是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖24是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖25是說(shuō)明本發(fā)明的實(shí)施例1的MRAM單元的動(dòng)作的圖。
圖26是表示本發(fā)明的實(shí)施例2的MRAM的結(jié)構(gòu)的框圖。
圖27是表示本發(fā)明的實(shí)施例2的MRAM的結(jié)構(gòu)的電路圖。
圖28是表示本發(fā)明的實(shí)施例2的MRAM的動(dòng)作的定時(shí)圖。
圖29是表示磁隧道電阻的變化率對(duì)施加電壓的依賴性的圖。
圖30是表示雙磁隧道結(jié)的結(jié)構(gòu)的圖。
圖31是表示本發(fā)明的實(shí)施例2的MRAM的結(jié)構(gòu)的電路圖。
圖32是表示本發(fā)明的實(shí)施例2的MRAM的動(dòng)作的定時(shí)圖。
圖33是表示本發(fā)明的實(shí)施例2的MRAM的結(jié)構(gòu)的電路圖。
圖34是表示分割本發(fā)明的實(shí)施例3的MRAM的字線的結(jié)構(gòu)的框圖。
圖35是表示把本發(fā)明的實(shí)施例3的MRAM的字線分層的結(jié)構(gòu)的框圖。
圖36是表示把本發(fā)明的實(shí)施例3的MRAM的字線分層的結(jié)構(gòu)的概念圖。
圖37是表示分割本發(fā)明的實(shí)施例3的MRAM的位線的結(jié)構(gòu)的框圖。
圖38是表示把本發(fā)明的實(shí)施例3的MRAM的位線分層的結(jié)構(gòu)的框圖。
圖39是表示本發(fā)明的實(shí)施例4的MRAM的結(jié)構(gòu)的透視圖。
圖40是說(shuō)明本發(fā)明的實(shí)施例4的MRAM單元的動(dòng)作的剖面圖。
圖41是說(shuō)明本發(fā)明的實(shí)施例4的MRAM單元的動(dòng)作的剖面圖。
圖42是說(shuō)明本發(fā)明的實(shí)施例4的MRAM單元的動(dòng)作的剖面圖。
圖43是表示本發(fā)明的實(shí)施例4的MRAM的變形例的結(jié)構(gòu)的平面圖。
圖44是表示本發(fā)明的實(shí)施例4的MRAM的變形例的結(jié)構(gòu)的剖面圖。
圖45是表示本發(fā)明的實(shí)施例4的MRAM的變形例的結(jié)構(gòu)的剖面圖。
圖46是表示本發(fā)明的實(shí)施例4的MRAM的變形例的結(jié)構(gòu)的平面圖。
圖47是表示本發(fā)明的實(shí)施例5的MRAM的結(jié)構(gòu)的平面圖。
圖48是表示本發(fā)明的實(shí)施例5的MRAM的結(jié)構(gòu)的平面圖。
圖49是表示本發(fā)明的實(shí)施例6的半導(dǎo)體基片的結(jié)構(gòu)的剖面圖。
圖50是表示本發(fā)明的實(shí)施例6的半導(dǎo)體基片的結(jié)構(gòu)的剖面圖。
圖51是表示一般的MRAM的結(jié)構(gòu)的框圖。
圖52是表示本發(fā)明的實(shí)施例7的MRAM的結(jié)構(gòu)的框圖。
圖53是表示本發(fā)明的實(shí)施例7的MRAM的結(jié)構(gòu)的框圖。
圖54是表示一般的封裝了的MRAM的結(jié)構(gòu)的剖面圖。
圖55是表示一般的封裝了的MRAM的結(jié)構(gòu)的剖面圖。
圖56是表示本發(fā)明的實(shí)施例8的MRAM的結(jié)構(gòu)的剖面圖。
圖57是表示本發(fā)明的實(shí)施例8的MRAM的結(jié)構(gòu)的平面圖。
圖58是表示本發(fā)明的實(shí)施例8的MRAM的制造工序的透視圖。
圖59是表示本發(fā)明的實(shí)施例8的MRAM的制造工序的透視圖。
圖60是表示本發(fā)明的實(shí)施例8的MRAM的制造工序的透視圖。
圖61是表示本發(fā)明的實(shí)施例8的MRAM的制造工序的透視圖。
圖62是表示本發(fā)明的實(shí)施例8的MRAM的制造工序的透視圖。
圖63是說(shuō)明本發(fā)明的實(shí)施例8的MRAM的部分結(jié)構(gòu)的平面圖。
圖64是說(shuō)明本發(fā)明的實(shí)施例8的MRAM的部分結(jié)構(gòu)的剖面圖。
圖65是表示本發(fā)明的實(shí)施例8的MRAM的結(jié)構(gòu)的剖面圖。
圖66是表示本發(fā)明的實(shí)施例8的MRAM的結(jié)構(gòu)的剖面圖。
圖67是表示磁隧道結(jié)的概念的圖。
圖68是簡(jiǎn)單表示過(guò)渡金屬的態(tài)密度的圖。
圖69是說(shuō)明隧道磁電阻效應(yīng)的簡(jiǎn)圖。
圖70是說(shuō)明隧道磁電阻效應(yīng)的簡(jiǎn)圖。
圖71是表示磁隧道結(jié)的結(jié)構(gòu)例的圖。
圖72是表示磁隧道結(jié)的結(jié)構(gòu)例的圖。
圖73是表示自旋閥型鐵磁隧道結(jié)的實(shí)例的圖。
圖74是表示自旋閥型鐵磁隧道結(jié)的實(shí)測(cè)特性的圖。
圖75是表示原有的MRAM單元陣列的結(jié)構(gòu)的透視圖。
圖76是表示原有的MRAM單元陣列的結(jié)構(gòu)的透視圖。
圖77是原有的MRAM單元陣列的等效電路圖。
圖78是說(shuō)明原有的MRAM單元陣列的動(dòng)作的圖。
具體實(shí)施例方式
<A.實(shí)施例1>
<本實(shí)施例的特征>
本發(fā)明的實(shí)施例1的MRAM的特征在于構(gòu)成MRAM單元的軟鐵磁層的易磁化軸與位線和字線不平行，更具體說(shuō)，把MARM單元配置成與位線和字線成40～50度的角度。
<A-1.裝置結(jié)構(gòu)>
<A-1-1.MRAM單元的結(jié)構(gòu)>
首先，用圖1說(shuō)明MRAM單元的代表結(jié)構(gòu)。圖1所示的MRAM單元MC具有層疊n+硅層10和p+硅層11構(gòu)成的pn結(jié)二極管7。
之后，pn結(jié)二極管7的上部配置鎢接線柱12，pn結(jié)二極管7經(jīng)鎢接線柱12電連接于磁隧道結(jié)(Magnetic Tunnel JunctionMTJ)8。
MTJ8是層疊結(jié)構(gòu)，從下面依次配備鉑(Pt)構(gòu)成的模板層15(膜厚10nm)、Ni81Fe19的坡莫合金構(gòu)成的初始鐵磁層16(膜厚4nm)、Mn54Fe46構(gòu)成的反鐵磁層18(膜厚10nm)、CoFe或Ni81Fe19的坡莫合金構(gòu)成的磁化方向固定了的鐵磁層20(膜厚8nm)、Al2O3構(gòu)成的隧道阻擋層22、膜厚2nm的CoFe和膜厚20nm的Ni81Fe19的多層膜構(gòu)成的軟鐵磁層24、Pt構(gòu)成的接觸層25。
包括MTJ8的MRAM單元MC的平面形狀是長(zhǎng)方形，設(shè)定成與其長(zhǎng)邊平行的方向?yàn)檐涜F磁層24的電子自旋方向的易磁化軸。與短邊平行的方向?yàn)樽鳛殡y磁化方向的難磁化軸(hard axis)。
<A-1-2.已有的MRAM單元陣列的詳細(xì)討論>
圖2表示原有的MRAM單元陣列的平面結(jié)構(gòu)。MRAM單元MC1簡(jiǎn)單用透視圖表示。
如圖2所示，把相互平行設(shè)置的多個(gè)位線BL1設(shè)置成在相互平行設(shè)置的多個(gè)字線WL1的上部交叉。
并且，字線和位線夾住的各交叉點(diǎn)中形成MRAM單元(后面有時(shí)簡(jiǎn)單叫作單元)MC1。各MRAM單元MC1中簡(jiǎn)單表示的箭頭表示MRAM單元MC1的軟鐵磁層24的自旋方向，圖2所示的備用狀態(tài)中全部MRAM單元MC1的自旋方向向右。MRAM單元MC1的結(jié)構(gòu)與例如圖1所示的存儲(chǔ)器單元MC相同，但并不限定于該結(jié)構(gòu)。
圖3是簡(jiǎn)單表示原有的MRAM單元陣列中寫(xiě)入狀態(tài)的平面圖。下面為與MRAM單元MC1簡(jiǎn)單區(qū)分開(kāi)，有時(shí)附加MC1a，MC1b，MC1c符號(hào)。
寫(xiě)入時(shí)，在進(jìn)行地址選擇的字線和位線(叫作選擇字線和選擇位線)中流過(guò)規(guī)定電流時(shí)，根據(jù)Biot-Savart法則電流周?chē)a(chǎn)生磁場(chǎng)。
這里，位線周?chē)a(chǎn)生的磁場(chǎng)為Hx，字線周?chē)a(chǎn)生的磁場(chǎng)為Hy。并且為簡(jiǎn)便起見(jiàn)，將選擇字線和選擇位線分別記作WL1a和BL1a。
圖3的電流流動(dòng)方向在選擇位線BL1b中從下向上，在選擇字線WL1a中從左到右。
選擇字線WL1a和選擇位線BL1b中流過(guò)規(guī)定電流時(shí)，在兩線的交叉部(選擇地址)中磁場(chǎng)Hx和Hy耦合。施加該耦合磁場(chǎng)時(shí)，在選擇字線WL1a和選擇位線BL1b的交叉部上設(shè)置的MRAM單元MC1a的軟鐵磁層24的磁化方向在層平面內(nèi)旋轉(zhuǎn)，進(jìn)行數(shù)據(jù)寫(xiě)入。圖3中，表示出MRAM單元MC1a的自旋方向旋轉(zhuǎn)90度以上。
并且，由于通過(guò)單元形狀磁化各向異性自旋向易磁化軸一側(cè)旋轉(zhuǎn)，最終自旋反轉(zhuǎn)(旋轉(zhuǎn)180度)。
另一方面，作為電流僅流過(guò)位于其上下的字線和位線之一的半選擇(half-select)單元9的MRAM單元，即如3所示的多個(gè)MRAM單元MC1b中，設(shè)定各電流，使得軟鐵磁層24的自旋旋轉(zhuǎn)，但不到反轉(zhuǎn)的程度。
選擇位線BL1a的多個(gè)半選擇單元MC1c由于選擇位線BL1a周?chē)a(chǎn)生的磁場(chǎng)Hx與易磁化軸方向相同，僅通過(guò)磁場(chǎng)Hx不會(huì)引起圖3所示的那么大的旋轉(zhuǎn)。
圖4表示用磁場(chǎng)Hx和Hy的耦合磁場(chǎng)形成反轉(zhuǎn)自旋必須的磁場(chǎng)Hk時(shí)的上述3磁場(chǎng)的關(guān)系。圖4中橫軸表示磁場(chǎng)Hx，縱軸表示磁場(chǎng)Hy。下面用公式表示該關(guān)系。
Hx2/3+Hy2/3＝Hk2/3…………(3)圖4的曲線叫作星形(asteroid)曲線。磁場(chǎng)Hk用下面的公式(4)表示時(shí)，軟鐵磁層24的自旋反轉(zhuǎn)。
Hx2/3+Hy2/3＞Hk2/3…………(4)磁場(chǎng)Hk用下面的公式(5)表示時(shí)，軟鐵磁層24的自旋方向維持。
Hx2/3+Hy2/3＜Hk2/3…………(5)恒定電流I周?chē)a(chǎn)生的磁力線密度B根據(jù)Biot-Savart法則用下式(6)表示。
B(R)=μ2π·IR······(6)]]>這里，μ是導(dǎo)磁率，R是離開(kāi)電流I的距離。
磁場(chǎng)H和磁力線密度B處于用下面的式(7)表示的關(guān)系。
B＝μH…………(7)因此，下面的式(8)成立。
H(R)=12π·IR········(8)]]>從上面式(8)判斷出磁場(chǎng)H與恒定電流I成比例。因此，為降低寫(xiě)入時(shí)的耗電，降低反轉(zhuǎn)自旋需要的磁場(chǎng)Hk，即把Hx+Hy作得盡可能小。
發(fā)明人基于已有技術(shù)的討論，得到可降低磁場(chǎng)Hk的MRAM單元陣列的結(jié)構(gòu)。
<A-1-3.MRAM單元陣列的結(jié)構(gòu)和動(dòng)作>
圖5表示本發(fā)明實(shí)施例1的MRAM單元陣列MA10的平面結(jié)構(gòu)。如圖5所示，把相互平行設(shè)置的多個(gè)位線BL1設(shè)置成在相互平行設(shè)置的多個(gè)字線WL1的上部交叉。
并且，字線和位線夾住的各交叉點(diǎn)中形成MRAM單元MC2。MRAM單元MC2的結(jié)構(gòu)與例如圖1所示的存儲(chǔ)器單元MC相同，但并不限定于該結(jié)構(gòu)。
如圖5所示，把各MRAM單元MC3設(shè)置成易磁化軸相對(duì)位線和字線成45度角傾斜。本例中，由于配置成相對(duì)字線WL1向右上傾斜45度，但圖5所示的備用狀態(tài)下全部的MRAM單元MC2的自旋方向向右上傾斜。
圖6是簡(jiǎn)單表示MRAM單元陣列MA10的寫(xiě)入狀態(tài)的平面圖。下面為與MRAM單元MC2簡(jiǎn)單區(qū)分開(kāi)，有時(shí)附加MC2a，MC2b，MC2c符號(hào)。
選擇字線WL1a和選擇位線BL1b中流過(guò)規(guī)定電流時(shí)，在兩線的交叉部(選擇地址)中磁場(chǎng)Hx和Hy耦合。圖6中的電流流動(dòng)方向在選擇位線BL1b中從下向上，在選擇字線WL1a中從左向右。
施加該耦合磁場(chǎng)時(shí)，在選擇字線WL1a和選擇位線BL1b的交叉部上設(shè)置的MRAM單元MC1a的軟鐵磁層24的磁化方向在層平面內(nèi)旋轉(zhuǎn)，進(jìn)行數(shù)據(jù)寫(xiě)入。圖6中，表示出MRAM單元MC2a的自旋方向旋轉(zhuǎn)90度以上。
并且，由于通過(guò)單元形狀磁化各向異性，自旋向易磁化軸一側(cè)旋轉(zhuǎn)，最終自旋反轉(zhuǎn)(旋轉(zhuǎn)180度)。
另一方面，作為電流僅流過(guò)位于其上下的字線和位線之一的半選擇單元的MRAM單元，即如6所示的多個(gè)MRAM單元MC2b和MC2c中，設(shè)定各電流，使得軟鐵磁層24的自旋旋轉(zhuǎn)，但不到反轉(zhuǎn)的程度。
這里，選擇位線BL1a的多個(gè)半選擇單元MC2c由于選擇位線BL1a周?chē)a(chǎn)生的磁場(chǎng)Hx與易磁化軸方向成45度角度交叉，如圖6所示，軟鐵磁層24的自旋旋轉(zhuǎn)，但通過(guò)調(diào)節(jié)各電流大小，也可反轉(zhuǎn)自旋或不反轉(zhuǎn)自旋。這對(duì)于選擇字線WL1a的多個(gè)半選擇單元MC2b也同樣。
<A-1-4.其他結(jié)構(gòu)例>
圖7表示作為實(shí)施例1的其他結(jié)構(gòu)例的MRAM單元陣列MA20的平面結(jié)構(gòu)。如圖7所示，把相互平行設(shè)置的多個(gè)位線BL1設(shè)置成在相互平行設(shè)置的多個(gè)字線WL1的上部交叉。
并且，字線和位線夾住的各交叉點(diǎn)中形成MRAM單元MC3。MRAM單元MC3的結(jié)構(gòu)與例如圖1所示的存儲(chǔ)器單元MC相同，但并不限定于該結(jié)構(gòu)。
如圖7所示，把各MRAM單元MC3設(shè)置成易磁化軸相對(duì)位線和字線成45度角傾斜。本例中，由于配置成相對(duì)字線WL1向右下傾斜45度，但圖7所示的備用狀態(tài)下全部的MRAM單元MC3的自旋方向向右下傾斜。
圖8是簡(jiǎn)單表示MRAM單元陣列MA20的寫(xiě)入狀態(tài)的平面圖。下面為與MRAM單元MC3簡(jiǎn)單區(qū)分開(kāi)，有時(shí)附加MC3a，MC3b，MC3c符號(hào)。
選擇字線WL1a和選擇位線BL1b中流過(guò)規(guī)定電流時(shí)，在兩線的交叉部(選擇地址)中磁場(chǎng)Hx和Hy耦合。
圖8中的電流流動(dòng)方向在選擇位線BL1a中從下向上，在選擇字線WL1a中從左向右。
施加該耦合磁場(chǎng)時(shí)，在選擇字線WL1a和選擇位線BL1a的交叉部上設(shè)置的MRAM單元MC3a的軟鐵磁層24的磁化方向在層平面內(nèi)旋轉(zhuǎn)，進(jìn)行數(shù)據(jù)寫(xiě)入。圖8中，表示出MRAM單元MC3a的自旋方向旋轉(zhuǎn)90度以上。
并且，由于通過(guò)單元形狀磁化各向異性，自旋向易磁化軸一側(cè)旋轉(zhuǎn)，最終自旋反轉(zhuǎn)(旋轉(zhuǎn)180度)。
另一方面，作為圖8所示的半選擇單元的MRAM單元MC2b和MC2c中，設(shè)定各電流，使得軟鐵磁層24的自旋旋轉(zhuǎn)，但不到反轉(zhuǎn)的程度。
<A-1-5.MRAM單元的排列方向的最佳化>
接著使用圖9～圖25說(shuō)明MRAM單元的排列方向的最佳化。
首先說(shuō)明通過(guò)耦合磁場(chǎng)Hk反轉(zhuǎn)自旋方向的情況。
圖9和圖10中，簡(jiǎn)單表示圖2所示的已有MRAM單元陣列的寫(xiě)入時(shí)的選擇地址的MRAM單元MC1a的自旋方向和反轉(zhuǎn)其的耦合磁化Hk的方向的關(guān)系。
圖9和圖10中，假定磁場(chǎng)Hx和Hy的大小相同的情況，自旋和耦合磁場(chǎng)Hk成的角度為θ1＝135度。
圖11和圖12中，簡(jiǎn)單表示圖5所示的已有MRAM單元陣列MA10的寫(xiě)入時(shí)的選擇地址的MRAM單元MC2a的自旋方向和反轉(zhuǎn)其的耦合磁化Hk的方向的關(guān)系。
圖11和圖12中，假定磁場(chǎng)Hx和Hy的大小相同的情況，自旋和耦合磁場(chǎng)Hk成的角度為θ2＝90度。
圖13和圖14中，簡(jiǎn)單表示圖7所示的已有MRAM單元陣列MA20的寫(xiě)入時(shí)的選擇地址的MRAM單元MC3a的自旋方向和反轉(zhuǎn)其的耦合磁化Hk的方向的關(guān)系。
圖13和圖14中，假定磁場(chǎng)Hx和Hy的大小相同的情況，自旋和耦合磁場(chǎng)Hk成的角度為θ3＝180度。
接著圖15簡(jiǎn)單表示耦合磁場(chǎng)Hk與磁場(chǎng)Hx和Hy的關(guān)系。該關(guān)系與圖4中星形曲線表示的相同，但在|Hx|+|Hy|一定的條件下，即在一定的寫(xiě)入電流的條件下，求出星形曲線上的磁場(chǎng)Hx和Hy時(shí)，得到關(guān)系Hx=Hy=Hk/22.]]>基于此，在圖9和圖10所示的已有MRAM單元陣列中，通過(guò)耦合磁場(chǎng)Hk把自旋旋轉(zhuǎn)約135度，利用形狀磁各向異性把自旋從此處旋轉(zhuǎn)到180度。
另一方面，圖11和圖12所示的MRAM單元陣列MA10中，通過(guò)相同的耦合磁場(chǎng)的大小把自旋旋轉(zhuǎn)約90度。因此，即使利用形狀磁各向異性，也處于自旋反轉(zhuǎn)或不反轉(zhuǎn)的臨界狀態(tài)。即，采用MRAM單元陣列MA10的結(jié)構(gòu)時(shí)，磁場(chǎng)Hx比磁場(chǎng)Hy大若干，把自旋的旋轉(zhuǎn)角θ2作到90度以上。
圖13和圖14所示的MRAM單元陣列MA20中，通過(guò)相同的耦合磁場(chǎng)的大小把自旋旋轉(zhuǎn)約180度，可確實(shí)反轉(zhuǎn)自旋。
接著，圖16～圖21簡(jiǎn)單表示施加耦合磁場(chǎng)Hk也維持自旋方向的情況中自旋方向與維持其的耦合磁場(chǎng)Hk的方向的關(guān)系。圖16～圖21對(duì)應(yīng)于圖9～圖14，省略重復(fù)說(shuō)明。
圖16和圖17中，假定磁場(chǎng)Hx和磁場(chǎng)Hy大小相同時(shí)，自旋與耦合磁場(chǎng)Hk成的角度為θ11＝45度。
圖18和圖19中，假定磁場(chǎng)Hx和磁場(chǎng)Hy大小相同時(shí)，自旋與耦合磁場(chǎng)Hk成的角度為θ12＝0度。
圖20和圖21中，假定磁場(chǎng)Hx和磁場(chǎng)Hy大小相同時(shí)，自旋與耦合磁場(chǎng)Hk成的角度為θ13＝90度。
因此，不希望的是圖16所示的已有MRAM單元陣列中，自旋方向基本維持，或圖18所示的MRAM單元陣列MA10中，自旋方向完全維持地進(jìn)行寫(xiě)入，但圖20所示的MRAM單元陣列MA20中，處于自旋反轉(zhuǎn)或不反轉(zhuǎn)的臨界狀態(tài)。
從以上考慮看，希望采用圖13和圖20所示的MRAM單元陣列MA20的結(jié)構(gòu)，考慮流向位線和字線的電流的方向。用圖22～圖25說(shuō)明該結(jié)構(gòu)。
圖22和圖23簡(jiǎn)單表示MRAM單元陣列MA20的結(jié)構(gòu)中與圖8同樣的電流流動(dòng)方向在選擇位線BL1a中為從下向上、在選擇字線WL1a中為從左到右的情況下，寫(xiě)入時(shí)的選擇地址的MRAM單元MC3a的自旋方向與反轉(zhuǎn)其的耦合磁場(chǎng)Hk的方向的關(guān)系。
圖22和圖23中，假定磁場(chǎng)Hx和磁場(chǎng)Hy大小相同時(shí)，自旋與耦合磁場(chǎng)Hk成的角度為θ14＝180度，據(jù)說(shuō)是適合于通過(guò)反轉(zhuǎn)自旋方向?qū)懭霐?shù)據(jù)的情況的結(jié)構(gòu)。
圖24和圖25簡(jiǎn)單表示MRAM單元陣列MA20的結(jié)構(gòu)中電流流動(dòng)方向在選擇位線BL1a中為從上向下、在選擇字線WL1a中為從右到左的情況下，寫(xiě)入時(shí)的選擇地址的MRAM單元MC3a的自旋方向與反轉(zhuǎn)其的耦合磁場(chǎng)Hk的方向的關(guān)系。
與圖22的情況相比，變更位線和字線中流動(dòng)的電流的方向。
圖24和圖25中，假定磁場(chǎng)Hx和磁場(chǎng)Hy大小相同時(shí)，自旋與耦合磁場(chǎng)Hk成的角度為θ5＝0度，據(jù)說(shuō)是適合于通過(guò)維持自旋方向?qū)懭霐?shù)據(jù)的情況的結(jié)構(gòu)。
圖22和圖24的任一結(jié)構(gòu)中，由于耦合磁場(chǎng)的方向和易磁化軸一致，還有寫(xiě)入誤差比原來(lái)小的優(yōu)點(diǎn)。
<A-2.作用效果>
如上說(shuō)明，根據(jù)本發(fā)明的實(shí)施例1的MRAM，通過(guò)把構(gòu)成MRAM單元的軟鐵磁層24的易磁化軸相對(duì)位線和字線傾斜40～50度，最好是45度來(lái)傾斜設(shè)置，以小的寫(xiě)入電流可確實(shí)反轉(zhuǎn)選擇地址的MRAM單元的自旋方向，可降低寫(xiě)入時(shí)的耗電。
在反轉(zhuǎn)選擇地址的MRAM單元的自旋方向的情況和維持自旋方向的情況中，通過(guò)變更位線和字線中流過(guò)的電流的方向，使耦合磁場(chǎng)的方向和易磁化軸一致，還可降低寫(xiě)入誤差。
<B.實(shí)施例1>
<本實(shí)施例的特征>
本發(fā)明的實(shí)施例2的MRAM在MRAM單元陣列的位線和字線兩端配備一對(duì)讀出/寫(xiě)入控制電路，作為該電路的結(jié)構(gòu)，包括連接位線和電源電壓VDD的第一MOS晶體管和連接位線和接地電壓VSS的第二晶體管，具有寫(xiě)入時(shí)在位線上雙向流過(guò)寫(xiě)入電流的功能和在讀出時(shí)向傳感放大器輸出傳感電流引起的電壓的功能。
<B-1.裝置結(jié)構(gòu)>
<B-1-1.MRAM的整體結(jié)構(gòu)>
圖26是表示本發(fā)明的實(shí)施例2的MRAM結(jié)構(gòu)的框圖，表示出MRAM單元陣列MCA及其周邊電路。
圖26中，列地址緩沖器(column address buffer)CAB接收列地址信號(hào)，反轉(zhuǎn)或放大信號(hào)并輸出列解碼器CD。
列解碼器CD解碼列地址信號(hào)，將解碼的信號(hào)輸出到多路復(fù)用器MUX。
多路復(fù)用器MUX根據(jù)解碼的列地址信號(hào)選擇位線。同時(shí)向連接于位線一端的列讀出/寫(xiě)入第一控制電路CRW1輸出信號(hào)，從列讀出/寫(xiě)入第一控制電路CRW1對(duì)應(yīng)于讀出或?qū)懭氚央妷骸㈦娏魇┘拥竭x擇位線上。
行地址緩沖器(row address buffer)RAB接收列地址信號(hào)，反轉(zhuǎn)或放大信號(hào)并輸出行解碼器RD。
行解碼器RD解碼行地址信號(hào)，根據(jù)解碼的行地址信號(hào)選擇字線。同時(shí)向連接于字線一端的行讀出/寫(xiě)入第一控制電路RRW1輸出信號(hào)，從行讀出/寫(xiě)入第一控制電路RRW1對(duì)應(yīng)于讀出或?qū)懭氚央妷骸㈦娏魇┘拥竭x擇字線上。
從MRAM單元陣列MCA讀出的數(shù)據(jù)或?qū)懭隡RAM單元陣列MCA的數(shù)據(jù)經(jīng)輸出緩沖器IOB在與外部之間進(jìn)行數(shù)據(jù)輸入輸出。
位線的另一端連接列讀出/寫(xiě)入第二控制電路CRW2、字線的另一端連接行讀出/寫(xiě)入第二控制電路RRW2。
<B-1-2.MRAM的具體結(jié)構(gòu)>
圖27表示圖26所示的MRAM中除多路復(fù)用器MUX、列解碼器CD、行解碼器RD、輸入輸出緩沖器IOB的結(jié)構(gòu)的電路圖。為簡(jiǎn)單起見(jiàn)，圖中省略了列地址緩沖器CAB和行地址緩沖器RAB。圖27所示的結(jié)構(gòu)的MRAM叫作MRAM100。
圖27中，MRAM單元陣列MCA具有MRAM單元MC11、MC21、MC12和MC22。任一MRAM單元具有串聯(lián)連接磁隧道結(jié)(MTJ)和pn結(jié)二極管的結(jié)構(gòu)，圖27中，用可變電阻表示MTJ，作為等效電路表示和二極管的串聯(lián)連接電路。
用可變電阻表示MTJ是因?yàn)樵跇?gòu)成MTJ的軟鐵磁層(電子自旋方向可變更，即磁化方向可變更)和鐵磁層(電子自旋方向固定，即磁化方向固定)中，二者的自旋方向相同時(shí)隧道電阻減小，相反時(shí)隧道電阻增大。因此，該可變電阻具有2個(gè)電阻值。
MRAM單元MC11具有串聯(lián)連接在位線BL1和字線WL1之間的可變電阻R11和二極管D11，MRAM單元MC21具有串聯(lián)連接在位線BL1和字線WL2之間的可變電阻R21和二極管D21，MRAM單元MC12具有串聯(lián)連接在位線BL2和字線WL1之間的可變電阻R12和二極管D12，MRAM單元MC22具有串聯(lián)連接在位線BL2和字線WL2之間的可變電阻R22和二極管D22。
位線BL1和BL2是在列讀出/寫(xiě)入第二控制電路CRW2中經(jīng)各個(gè)NMOS晶體管MN11和MN21提供漏電壓VDD的結(jié)構(gòu)。并且，是NMOS晶體管MN11和MN21的漏電極上分別連接NMOS晶體管MN12和MN22的漏電極，向NMOS晶體管MN12和MN22的源電極施加源電壓VSS的結(jié)構(gòu)。
NMOS晶體管MN11、MN12、MN21和MN22的柵電極上分別提供NAND門(mén)ND1、ND2、ND3和ND4的輸出，NAND門(mén)ND1～ND4的各自的3個(gè)輸入連接于多路復(fù)用器MUX。
位線BL1和BL2是在列讀出/寫(xiě)入第一控制電路CRW1中經(jīng)各個(gè)NMOS晶體管MN13、可變電阻R31和MN23、可變電阻R32提供漏電壓VDD的結(jié)構(gòu)。并且，是NMOS晶體管MN13和MN23的漏電極上分別連接NMOS晶體管MN14和MN24的漏電極，向NMOS晶體管MN14和MN24的源電極施加源電壓VSS的結(jié)構(gòu)。
NMOS晶體管MN13和MN23的源電極為檢測(cè)傳感電流也連接于包含傳感放大器的多路復(fù)用器MUX。
NMOS晶體管MN13、MN14、MN23和MN24的柵電極上分別提供NAND門(mén)ND5、ND6、ND7和ND8的輸出，NAND門(mén)ND1～ND4的各自的3個(gè)輸入連接于多路復(fù)用器MUX。
字線WL1和WL2是在行讀出/寫(xiě)入第一控制電路RRW1中經(jīng)各個(gè)NMOS晶體管QN11和QN21提供漏電壓VDD的結(jié)構(gòu)。并且，是NMOS晶體管QN11和QN21的漏電極上分別連接NMOS晶體管QN12和QN22的漏電極，向NMOS晶體管QN12和QN22的源電極施加源電壓VSS的結(jié)構(gòu)。
NMOS晶體管QN11、QN12、QN21和QN22的柵電極連接于行解碼器RD。
字線WL1和WL2是在行讀出/寫(xiě)入第二控制電路RRW2中經(jīng)各個(gè)NMOS晶體管QN13和QN14提供源電壓VSS的結(jié)構(gòu)。
圖27中，MRAM單元陣列MCA是2行2列的單元陣列，但行和列的大小不限于此。
<B-2.裝置動(dòng)作>
下面使用圖27～圖29說(shuō)明MRAM100的動(dòng)作。
圖28是讀出和寫(xiě)入時(shí)的MRAM100的各種電流和電壓的定時(shí)圖。
圖28中，表示傳感電流的定時(shí)圖、MRAM單元MC11，MC21，MC12的寫(xiě)入和讀出時(shí)提供給字線和位線的電壓的定時(shí)圖的同時(shí)，還表示提供給NMOS晶體管MN11，MN12，MN13和MN14的各柵電極的柵電壓V11，V12，V13和V14的定時(shí)圖、提供給NMOS晶體管QN11、QN12、和QN13的柵電極的柵電壓Vw1、Vw2和Vw3的定時(shí)圖以及NMOS晶體管MN13的源電壓Vs1的定時(shí)圖。
圖28中，字線和位線的備用時(shí)的電壓為電壓Vw和Vb。
由于各MRAM單元中包含pn結(jié)二極管，病死時(shí)向字線和位線施加電壓Vw和Vb，使得向該pn結(jié)施加反偏壓。如圖27所示，各二極管構(gòu)成為字線上連接陰極，所以，設(shè)定成Vw＞Vb關(guān)系。
下面設(shè)定電壓Vb＝源電壓Vss說(shuō)明位線BL1的控制。
<B-2-1.備用狀態(tài)>
如圖28所示，在備用狀態(tài)下，全部字線施加電壓Vw、全部位線施加電壓Vb。為實(shí)現(xiàn)這一點(diǎn)，配置圖28所示的4個(gè)NMOS晶體管MN11，MN12，MN13和MN14。
即，備用時(shí)，向柵電壓V11和V13加上源電壓Vss使得NMOS晶體管MN11和MN13為斷開(kāi)狀態(tài)，向柵電壓V12和V14加上漏電壓VDD使得NMOS晶體管MN12和MN14為接通狀態(tài)。
施加?xùn)烹妷篤w1使得NMOS晶體管QN11為接通狀態(tài)，施加?xùn)烹妷篤w2使得NMOS晶體管QN12為斷開(kāi)狀態(tài)，施加?xùn)烹妷篤w3使得NMOS晶體管QN13為斷開(kāi)狀態(tài)。
由于NMOS晶體管QN11的源電極連接于漏電壓VDD，作為柵電壓Vw1施加VDD+ΔVDD的電壓。這是為了補(bǔ)償晶體管的閥值電壓引起的壓降。
其結(jié)果向位線BL1施加源電壓Vss，向字線WL施加漏電壓VDD。
<B-2-2.寫(xiě)入狀態(tài)(寫(xiě)入1)>
MRAM單元MC11中寫(xiě)入數(shù)據(jù)“1”(反轉(zhuǎn)自旋方向)時(shí)，必須在選擇字線WL1和選擇位線BL1中流過(guò)電流。圖27所示的MRAM100中，設(shè)定僅向位線流過(guò)雙向電流。
此時(shí)，NMOS晶體管MN11和MN14為接通狀態(tài)，NMOS晶體管MN12和MN13為斷開(kāi)狀態(tài)。但是，NMOS晶體管MN11的源電極連接于漏電壓VDD，因此作為柵電壓V11施加VDD+ΔVDD的電壓。
其結(jié)果流過(guò)位線BL1的電流IBT為從圖27的上面向下面流動(dòng)。
另一方面，NMOS晶體管MN11和MN13為接通狀態(tài)，NMOS晶體管MN12為斷開(kāi)狀態(tài)，使得流過(guò)選擇字線WL1的電流IWD為從圖27的左側(cè)向右側(cè)流動(dòng)。NMOS晶體管MN11的源電極連接于漏電壓VDD，因此作為柵電壓Vw1施加VDD+ΔVDD的電壓。
這樣，通過(guò)流過(guò)選擇字線WL1和選擇位線BL1的電流IWD和IBT引起的磁場(chǎng)，旋轉(zhuǎn)MRAM單元MC11的MTJ的軟鐵磁層的自旋，寫(xiě)入數(shù)據(jù)。
<B-2-3.讀出狀態(tài)1(讀出1)>
讀出寫(xiě)入在MRAM單元MC11中的數(shù)據(jù)“1”時(shí)，僅在MRAM單元MC11的二極管D11上施加正偏壓，流過(guò)傳感電流Isc。該傳感電流Isc流過(guò)MRAM單元MC11時(shí)，引起位線BL1壓降。通過(guò)該壓降的大小判斷數(shù)據(jù)為“0”還是“1”。
為對(duì)二極管D11施加正偏壓，向選擇字線WL11施加電壓Vb、向選擇位線BL1施加電壓Vw。為實(shí)現(xiàn)這種狀態(tài)，NMOS晶體管MN11和MN13為接通狀態(tài)，NMOS晶體管MN12和MN14為斷開(kāi)狀態(tài)。
但是，由于NMOS晶體管MN11和MN13的源線為VDD，作為柵電壓V11和V13，施加VDD+ΔVDD的電壓。
此時(shí)，在非選擇地址的MRAM單元MC22的pn結(jié)二極管D22上仍施加反偏壓(字線WL2上施加電壓Vw，位線BL2上施加電壓Vb)，半選擇地址的MRAM單元MC12和MC21的二極管D12和D21上不產(chǎn)生電位差(0偏壓)，MRAM單元MC12和MC21以及MC22中不流過(guò)電流。
這里，可變電阻R11(即MTJ)的2個(gè)電阻值中高的那個(gè)值為RH、低的那個(gè)為RL。
流過(guò)MRAM單元MC11的傳感電流Isc由MTJ的電阻值(即可變電阻R11的值)改變大小。MTJ的電阻為RH和RL時(shí)的傳感電流值為IL和IH，則由于RH＞RL，IL＞IH成立。
由于MRAM單元MC11中流過(guò)電流，NMOS晶體管MN13的源電極(連接于多路復(fù)用器MUX)的電壓Vs1比漏電壓VDD低。
該壓降依賴于磁隧道電阻值，用多路復(fù)用器MUX中包含的傳感放大器比較該壓降和參考電壓，檢測(cè)出數(shù)據(jù)“1”。
<B-2-4.寫(xiě)入狀態(tài)(寫(xiě)入0)>
MRAM單元MC11中寫(xiě)入數(shù)據(jù)“0”(維持自旋方向)時(shí)，與寫(xiě)入狀態(tài)1的情況不同的是流過(guò)選擇位線BL1的電流的方向相反。為實(shí)現(xiàn)這一點(diǎn)，NMOS晶體管MN11和MN14為斷開(kāi)狀態(tài)，NMOS晶體管MN12和MN13為接通狀態(tài)。
其結(jié)果流過(guò)位線BL1的電流IBT為從圖27的下面向上面流動(dòng)。
<B-2-5.讀出狀態(tài)0(讀出0)>
讀出寫(xiě)入在MRAM單元MC11中的數(shù)據(jù)“0”時(shí)，NMOS晶體管MN11，MN12，MN13和MN14的動(dòng)作與讀出狀態(tài)1(讀出1)相同。但是，讀出的數(shù)據(jù)為“0”時(shí)的NMOS晶體管MN13的源電極Vs1與讀出的數(shù)據(jù)為“1”時(shí)的電壓Vs1的電壓差ΔV隨著磁隧道電阻變化率(RH-RL)/RL的增大而增大。電壓差ΔV越大，相對(duì)傳感放大器可檢測(cè)出的參考電壓的裕量越大，因此容易檢測(cè)出。
這里，圖29表示磁隧道電阻的變化率與施加電壓的依賴性。圖29中，橫軸表示施加給MTJ的偏壓，縱軸表示磁隧道電阻的變化率。圖29中，表示出作為至此說(shuō)明的MTJ的隧道阻擋層為1層的單磁隧道結(jié)的特性，同時(shí)還表示出隧道阻擋層為2層的雙磁隧道結(jié)的特性。
從圖29可見(jiàn)，施加給(單層或雙層)磁隧道結(jié)上的電壓為0.1V時(shí)，磁隧道電阻的變化率最大。因此，讀出時(shí)，希望施加給選擇位線BL1的電壓Vw是比施加給pn結(jié)二極管的電壓僅高0.1V左右的電壓。該電壓通過(guò)調(diào)節(jié)NMOS晶體管MN11和MN13的柵電壓VDD+ΔVDD的值實(shí)現(xiàn)。
這里，使用圖30說(shuō)明雙層磁隧道結(jié)的結(jié)構(gòu)。如圖30所示，雙層磁隧道結(jié)具有層疊第一反鐵磁層AF1、鐵磁層FM1、第一隧道阻擋層TB1、軟鐵磁層FMS、第二隧道阻擋層TB2、第二反鐵磁層AF2的結(jié)構(gòu)。
在這樣的結(jié)構(gòu)中，第一和第二反鐵磁層AF1和AF2的端子TA和TB之間施加電壓Vx的情況下，第一和第二隧道阻擋層TB1和TB2上施加相差Vx/2的電壓。
另一方面，單層磁隧道結(jié)的情況下，向隧道阻擋薄膜施加電壓Vx，但磁隧道電阻的變化率隨施加電壓增大而減小，因此雙層磁隧道結(jié)的磁隧道電阻的變化率增大，如圖29所示，雙層磁隧道結(jié)與單層磁隧道結(jié)產(chǎn)生特性差別。
<B-3.作用效果>
如上說(shuō)明那樣，根據(jù)本發(fā)明的實(shí)施例2的MRAM，在MRAM單元陣列MCA的位線和字線兩端配備列讀出/寫(xiě)入第一控制電路CRW1和列讀出/寫(xiě)入第二控制電路CRW2，每一個(gè)中具有連接位線和電壓VDD的第一MOS晶體管(MN11，MN21，MN13，MN23)、具有連接位線和電壓Vss的第二MOS晶體管(MN12，MN22，MN14，MN24)，所以通過(guò)切換NMOS晶體管可變更流過(guò)選擇位線的電流的方向，可任意變更構(gòu)成MTJ的軟鐵磁層的自旋方向。由于NMOS晶體管MN11和MN12、MN21和MN22、MN12和MN14、MN23以及MN24可把位線的兩端的連接端切換到電壓VDD或電壓Vss，可叫作切換部件。
由于列讀出/寫(xiě)入第一控制電路CRW1的上述第一MOS晶體管連接于包含傳感放大器的多路復(fù)用器MUX，數(shù)據(jù)讀出時(shí)，可向多路復(fù)用器MUX輸出傳感電流引起的電壓。
<B-4.變形例1>
作為本發(fā)明的實(shí)施例2的變形例1，圖31表示出MRAM200。MRAM200具有與用圖27說(shuō)明的MRAM100幾乎相同的結(jié)構(gòu)，不同的是替代MRAM100中的NMOS晶體管MN11、MN13、MN21、MN23、QN11和QN21，設(shè)置PMOS晶體管MP11、MP13、MP21、MP23、QP11和QP21，并且PMOS晶體管MP11和NMOS晶體管MN12的柵電極上提供輸入NAND門(mén)ND11的輸出，PMOS晶體管MP13和NMOS晶體管MN14的柵電極上提供NAND門(mén)ND13的輸出，PMOS晶體管MP23和NMOS晶體管MN24的柵電極上提供NAND門(mén)ND14的輸出，共用門(mén)輸入。
圖27所示的MRAM100中，在NMOS晶體管MN11、MN13、MN21和MN23的柵極上在接通狀態(tài)中施加處VDD+ΔVDD的電壓，所以與僅柵電壓為VDD的NMOS晶體管MN12、MN14、MN22和MN24相比，柵絕緣膜的負(fù)擔(dān)可能增大。
但是，圖31所示的MRAM200中，采用PMOS晶體管MP11、MP13、MP21和MP23，使得不向柵極施加VDD以上的電壓，柵絕緣膜的負(fù)擔(dān)可能減小。
采用PMOS晶體管MP11、MP13、MP21和MP23，可將NMOS晶體管MN12、MN14、MN22和MN24和門(mén)輸入公共化，PMOS晶體管MP11與NMOS晶體管MN12、PMOS晶體管MP21與NMOS晶體管MN22、PMOS晶體管MP13與NMOS晶體管MN14、PMOS晶體管MP23與NMOS晶體管MN24形成反向器(驅(qū)動(dòng)器、緩沖器)，耗電比MRAM100降低。
圖32是讀出和寫(xiě)入時(shí)MRAM200的各種電流和電壓的定時(shí)圖。
MRAM200中，共用PMOS晶體管MP11、MP13和NMOS晶體管MN12、MN14的每一個(gè)的門(mén)輸入，因此柵電壓V11和V12的定時(shí)相同，柵電壓V13和V14的定時(shí)相同。
由于共用PMOS晶體管MQ11和NMOS晶體管QN12的門(mén)輸入(PMOS晶體管MP21和NMOS晶體管QN23的門(mén)輸入也同樣)，柵電壓Vw1和Vw2的定時(shí)相同，基本動(dòng)作與MRAM100相同。
本例中，假定電壓Vb＝源電壓Vss、電壓Vw＝漏電壓VDD。即，MJT的特性與圖29所示相同時(shí)，把漏電壓VDD大體設(shè)置成等于施加給各MRAM單元的pn結(jié)二極管的電壓加上0.1v的值。
圖中未示出，但MRAM100和MRAM 200的讀出/寫(xiě)入控制電路可共用相鄰的MRAM單元陣列。此時(shí)，實(shí)現(xiàn)的效果是把裝置面積縮小了共有的部分。
<B-5.變形例2>
作為本發(fā)明的實(shí)施例2的變形例2，圖33表示MRAM300。MRAM300具有與用圖31說(shuō)明的MRAM200幾乎相同的結(jié)構(gòu)，不同的是在PMOS晶體管MP11與NMOS晶體管MN12、PMOS晶體管MP13與NMOS晶體管MN14、PMOS晶體管MP21與NMOS晶體管MN22、PMOS晶體管MP23與NMOS晶體管MN24的各個(gè)漏電極之間插入NMOS晶體管MN15、MN16、MN25和MN26以及在PMOS晶體管QP11和NMOS晶體管QN12、PMOS晶體管QP21和NMOS晶體管QN22的漏電極之間插入NMOS晶體管QN1和QN2。
NMOS晶體管MN15、MN16、MN25、MN26、QN1和QN2的柵電壓固定到直流電壓VGG。
這些NMOS晶體管的目的是降低漏電流。即，MOSFET的漏電流的原因在于漏端的高電場(chǎng)引起的BTBT(Band to band tunneling)TAT(Trap Assisted Tunneling)、碰撞電離(Impact Ionization)和SRH(Schockley-Read-hall process)。
為降低漏電流，可降低漏端電場(chǎng)，例如通過(guò)在PMOS晶體管MP11與NMOS晶體管MN12的漏電極之間插入NMOS晶體管MN15、把NMOS晶體管MN15的漏電壓設(shè)定到規(guī)定直流電壓(這里是電壓VGG)，可降低提供給NMOS晶體管MN12和MN15的漏電壓。
例如，把電壓VGG設(shè)定到VDD/2+Vthn(NMOS晶體管MN15的閥值電壓)，把NMOS晶體管MN15提供到時(shí)常接通狀態(tài)。這樣，NMOS晶體管MN12為接通狀態(tài)時(shí)，與NMOS晶體管MN15配合，為2個(gè)電阻串聯(lián)連接的狀態(tài)，因?yàn)殡娮璺指钍┘咏oNMOS晶體管MN12和MN15的應(yīng)力電壓(漏電壓VDD)相等，因此與不插入NMOS晶體管MN15的情況，即僅NMOS晶體管MN12的情況的漏電流相比，MN12和MN15的總漏電流可大大降低，可降低耗電。
把電壓VGG設(shè)定到VDD/2+Vthn基于通過(guò)這樣設(shè)定施加給NMOS晶體管MN12和MN15的應(yīng)力電壓相等且最小這樣的常識(shí)，但實(shí)施中，若可降低耗電，則不限于該電壓。
以上的效果在NMOS晶體管MN16，MN25和MN26中也同樣。
通過(guò)在PMOS晶體管QP11與NMOS晶體管QN12、PMOS晶體管QP21與NMOS晶體管QN22的各漏電極之間插入的NMOS晶體管QN1和QN2也大大降低漏電流，降低耗電。
以上的說(shuō)明中，假定數(shù)據(jù)寫(xiě)入時(shí)MRAM單元陣列的位線中流過(guò)雙向電流、字線中流過(guò)單向電流，但也可以是位線中流過(guò)單向電流、字線中流過(guò)雙向電流。
替代MRAM單元中的pn結(jié)二極管，可使用具有MOSFET和TFT(Thin Film Transistor)和雙極性晶體管等的開(kāi)/關(guān)特性的元件。
<C.實(shí)施例3>
<本實(shí)施例的特征>
本發(fā)明的實(shí)施例3的MRAM的特征在于MRAM單元陣列的字線或位線被分割成多個(gè)子字線和子位線。
即，布線的電阻率為ρ、布線長(zhǎng)度為1、布線的截面面積為S時(shí)，布線電阻R由下面式(9)給出。
R=ρlρ········(9)]]>流過(guò)布線的電流為I時(shí)，消耗功率P按下面的式(10)給出。
P=RI2=ρll2ρ········(10)]]>因此，若縮短布線長(zhǎng)度l，則判斷出降低消耗功率。例如，把布線2分割時(shí)，消耗功率變?yōu)?/2，進(jìn)行n(其中n是2以上的整數(shù))分割時(shí)，消耗功率變?yōu)?/n，可降低MRAM中寫(xiě)入時(shí)的消耗功率。
增加連接于同一字線的存儲(chǔ)器單元的個(gè)數(shù)時(shí)，增加負(fù)載電容。其結(jié)果，增加了傳送字線的信號(hào)的延遲時(shí)間，產(chǎn)生不能高速訪問(wèn)的缺點(diǎn)。
但是，由于通過(guò)把字線分割為多個(gè)子字線縮短布線的長(zhǎng)度減少連接于同一布線的存儲(chǔ)器單元的個(gè)數(shù)，降低負(fù)載電容。其結(jié)果是與不分割字線的存儲(chǔ)器裝置相比，可縮短延遲時(shí)間，可實(shí)現(xiàn)高速訪問(wèn)。這在位線中也同樣。下面說(shuō)明本發(fā)明的實(shí)施例3的MRAM的具體結(jié)構(gòu)。
<C-1.字線分割>
<C-1-1.裝置結(jié)構(gòu)>
圖34是表示分割字線的MRAM400的結(jié)構(gòu)的框圖。如圖34所示，MRAM400具有多個(gè)MRAM單元陣列66。
各MRAM單元陣列66具有連接于多個(gè)字線64的第一端的行讀出/寫(xiě)入第一控制電路RRW1、連接于第二端的行讀出/寫(xiě)入第二控制電路RRW2、連接于多個(gè)位線69的第一端的列讀出/寫(xiě)入第一控制電路CRW1、連接于第二端的列讀出/寫(xiě)入第二控制電路CRW2。
上述各控制電路與實(shí)施例2說(shuō)明的MRAM100～300相同，附加相同的符號(hào)，但并不限于此。
并且，對(duì)應(yīng)于各MRAM單元陣列66，配置多個(gè)連接于未示出的列解碼器的存儲(chǔ)器單元陣列選擇線70。
在構(gòu)成行解碼器的多個(gè)AND門(mén)62的輸出上分別連接主字線67。主字線67的根數(shù)與各MRAM單元陣列66的字線的根數(shù)一致。
多個(gè)存儲(chǔ)器單元陣列選擇線70和多個(gè)主字線67的交叉部上分別連接輸入存儲(chǔ)器單元陣列選擇線70和主字線67的2輸入AND門(mén)61，該輸出經(jīng)行讀出/寫(xiě)入第一控制電路RRW1連接于子字線64。該子字線64為各MRAM單元陣列66的字線。
<C-1-2.裝置動(dòng)作>
下面說(shuō)明MRAM400的動(dòng)作。
例如，存儲(chǔ)器單元陣列選擇線70之一與主字線67之一活化時(shí)，將連接于活化的存儲(chǔ)器單元陣列選擇線70與主字線67的AND門(mén)61活化連接于其輸出的子字線64。
這種情況下，活化的主字線67由于不直接連接于MRAM單元，其電容不包含構(gòu)成MRAM單元陣列66的MRAM單元的電容。因此，與通過(guò)橫過(guò)多個(gè)MRAM單元陣列的1根字線選擇MRAM單元的結(jié)構(gòu)相比，字線上包含的電容大大降低。
僅橫過(guò)1個(gè)MRAM單元陣列66的子字線64是無(wú)視電容和電阻引起的延遲(CR延遲)的很短的結(jié)構(gòu)，MRAM400可本質(zhì)上降低選擇特定MRAM單元的時(shí)間，可提高M(jìn)RAM的動(dòng)作速度。
這里，說(shuō)明MRAM單元的電容。舉例說(shuō)，設(shè)定MRAM單元為MTJ(磁隧道結(jié))和pn結(jié)二極管串聯(lián)連接的結(jié)構(gòu)。
這種情況下，MRAM單元電容CM如下面的式(11)那樣，為串聯(lián)連接MTJ的電容CTMR和pn結(jié)二極管的耦合電容CD的電容。

1CM=1CTMR+1CD········(11)]]>圖34所示的MRAM400中，僅訪問(wèn)選擇的MRAM單元陣列66中的子字線64上連接的MRAM單元，子字線64和位線69之間流過(guò)的電流與不分割字線的結(jié)構(gòu)相比，與MRAM單元陣列的個(gè)數(shù)的倒數(shù)成比例減少，可降低消耗功率。
MRAM400中，作為控制子字線64的邏輯門(mén)，使用AND門(mén)，但并不限于AND門(mén)，例如，可使用NAND門(mén)、NOR門(mén)、XOR門(mén)等其他邏輯門(mén)，組合表示存儲(chǔ)器單元陣列選擇線70和主字線67的“高”或“低”的邏輯和其非邏輯(“低”或“高”)來(lái)輸入到上述邏輯門(mén)，則實(shí)現(xiàn)與MRAM400相同的效果。這里，邏輯的“高”和“低”與各信號(hào)電壓的高值或低值相當(dāng)。
<C-2.字線的分層化>
<C-2-1.裝置結(jié)構(gòu)>
圖35表示分層字線的MRAM500的結(jié)構(gòu)的框圖。如圖35所示，MRAM500備有m個(gè)MRAM單元陣列85構(gòu)成的n個(gè)存儲(chǔ)器單元陣列組861～86n。
以采用存儲(chǔ)器單元陣列組861為例，則各MRAM單元陣列85具有連接于多個(gè)字線83的第一端的行讀出/寫(xiě)入第一控制電路RRW1、連接于第二端的行讀出/寫(xiě)入第二控制電路RRW2、連接于多個(gè)位線89的第一端的列讀出/寫(xiě)入第一控制電路CRW1、連接于第二端的列讀出/寫(xiě)入第二控制電路CRW2。
與各MRAM單元陣列85對(duì)應(yīng)，配置連接于圖中未示出的列解碼器的m根存儲(chǔ)器單元陣列選擇線911～91m。
多個(gè)AND門(mén)(子總解碼器)81的輸出上連接各個(gè)主字線84。主字線84的根數(shù)與各MRAM單元陣列85的字線根數(shù)一致。
存儲(chǔ)器單元陣列選擇線911～91m與多個(gè)主字線84的交叉部上分別連接輸入存儲(chǔ)器單元陣列選擇線911～91m中的幾個(gè)和主字線84之一的2輸入AND門(mén)(局部行解碼器)82，其輸出經(jīng)行讀出/寫(xiě)入第一控制電路RRW1連接于子字線83。該子字線83為各MRAM單元陣列85的字線。
多個(gè)子總解碼器81的全部第一輸入公共連接于對(duì)應(yīng)于存儲(chǔ)器單元陣列組861配置的存儲(chǔ)器單元陣列組選擇線901。
之后，多個(gè)子總解碼器81的第二輸入分別經(jīng)連接于多個(gè)AND門(mén)(主總解碼器)80的輸出的總字線87連接于主總解碼器80的輸出。
存儲(chǔ)器單元陣列組選擇線901～90n是與總字線87不同的布線，配置成二者交叉。
其他存儲(chǔ)器單元陣列組也與存儲(chǔ)器單元陣列組861結(jié)構(gòu)相同，分別連接于多個(gè)子總解碼器81，多個(gè)子總解碼器81的每一個(gè)連接于存儲(chǔ)器單元陣列組選擇線。
即，對(duì)應(yīng)于每一個(gè)存儲(chǔ)器單元陣列組861～86n配置存儲(chǔ)器單元陣列組選擇線901～90n，分別連接于存儲(chǔ)器單元陣列組861～86n的多個(gè)子總解碼器81的第二輸入分別經(jīng)總字線87連接于多個(gè)主總解碼器80的輸出。
多個(gè)主總解碼器80連接于地址信號(hào)線組88。
<C-2-2.裝置動(dòng)作>
下面說(shuō)明MRAM500的動(dòng)作。
存儲(chǔ)器單元陣列組861～86n由存儲(chǔ)器單元陣列組選擇線901～90n選擇幾個(gè)，存儲(chǔ)器單元陣列組861～86n內(nèi)的多個(gè)MRAM單元陣列85由存儲(chǔ)器單元陣列選擇線911～91m選擇。
存儲(chǔ)器單元陣列組861～86n的動(dòng)作與用圖34說(shuō)明的MRAM400相同，例如，活化存儲(chǔ)器單元陣列選擇線911和主字線84之一時(shí)，連接于活化的存儲(chǔ)器單元陣列選擇線911和主字線84的AND門(mén)82活化連接于其輸出的子字線83。
這種情況下，活化的主字線84的電容由于不包含構(gòu)成MRAM單元陣列85的MRAM單元的電容，與通過(guò)橫過(guò)多個(gè)MRAM單元陣列的1根字線選擇MRAM單元的原有MRAM相比，字線上包含的電容大大降低。
例如，活化存儲(chǔ)器單元陣列組選擇線901和總字線87之一時(shí)，連接于活化的存儲(chǔ)器單元陣列組選擇線901和總字線87的AND門(mén)81活化連接于其輸出的主字線84。
這種情況下，活化的總字線87的電容由于不包含構(gòu)成存儲(chǔ)器單元陣列組861～86n的MRAM單元陣列85的電容，與通過(guò)橫過(guò)多個(gè)存儲(chǔ)器單元陣列組的1根字線選擇MRAM單元的結(jié)構(gòu)相比，字線上包含的電容大大降低。
因此，字線83和位線89之間流過(guò)的電流與不分層字線的原有MRAM相比，不僅與MRAM單元陣列的個(gè)數(shù)的倒數(shù)成比例減少，而且與存儲(chǔ)器單元陣列組的個(gè)數(shù)的倒數(shù)成比例減少，可降低消耗功率。
<C-2-3.字線分層的MRAM的整個(gè)結(jié)構(gòu)>
圖36表示字線分層的MRAM的整體結(jié)構(gòu)的一例。圖36中，表示出配備具有4個(gè)MRAM單元陣列851～854的4個(gè)存儲(chǔ)器單元陣列組861～864的MRAM，對(duì)應(yīng)于4個(gè)存儲(chǔ)器單元陣列組861～864的每一個(gè)，配置4個(gè)存儲(chǔ)器單元陣列組選擇線901～904。各存儲(chǔ)器單元陣列組中，對(duì)應(yīng)于4個(gè)MRAM單元陣列851～854，配置4個(gè)存儲(chǔ)器單元陣列選擇線911～914。
圖36中用簡(jiǎn)單的框圖表示出MRAM單元陣列85等的各個(gè)結(jié)構(gòu)，用箭頭簡(jiǎn)單表示總字線87等的各布線路徑。從圖36判斷出所謂的字線分層化。
<C-3.位線分割>
<C-3-1.裝置結(jié)構(gòu)>
圖37中用框圖表示分割位線的MRAM600的結(jié)構(gòu)。如圖37所示，MRAM600具有多個(gè)MRAM單元陣列166。
各MRAM單元陣列166具有連接于多個(gè)字線160的第一端的行讀出/寫(xiě)入第一控制電路RRW1、連接于第二端的行讀出/寫(xiě)入第二控制電路RRW2、連接于多個(gè)位線164的第一端的列讀出/寫(xiě)入第一控制電路CRW1、連接于第二端的列讀出/寫(xiě)入第二控制電路CRW2。
上述各控制電路與實(shí)施例2說(shuō)明的MRAM100～300相同，附加相同的符號(hào)，但并不限于此。
并且，對(duì)應(yīng)于各MRAM單元陣列166，配置多個(gè)連接于未示出的行解碼器的存儲(chǔ)器單元陣列選擇線170。
在構(gòu)成列解碼器的多個(gè)AND門(mén)162的輸出上分別連接主位線167。主位線67的根數(shù)與各MRAM單元陣列166的位線的根數(shù)一致。
多個(gè)存儲(chǔ)器單元陣列選擇線170和多個(gè)主位線167的交叉部上分別連接輸入存儲(chǔ)器單元陣列選擇線170和主位線167的2輸入NAND門(mén)161，該輸出經(jīng)列讀出/寫(xiě)入第一控制電路CRW1連接于子位線164。該子位線164為各MRAM單元陣列166的位線。
<C-3-2.裝置動(dòng)作>
下面說(shuō)明MRAM600的動(dòng)作。
例如，存儲(chǔ)器單元陣列選擇線170之一與主位線167之一活化時(shí)，將連接于活化的存儲(chǔ)器單元陣列選擇線170與主位線167的NAND門(mén)61活化連接于其輸出的子位線164。
這種情況下，活化的主位線167由于不直接連接于MRAM單元，其電容不包含構(gòu)成MRAM單元陣列166的MRAM單元的電容。因此，與通過(guò)橫過(guò)多個(gè)MRAM單元陣列的1根位線選擇MRAM單元的結(jié)構(gòu)相比，位線上包含的電容大大降低。
僅橫過(guò)1個(gè)MRAM單元陣列166的子位線164是無(wú)視電容和電阻引起的延遲(CR延遲)的很短的結(jié)構(gòu)，MRAM600可本質(zhì)上降低選擇特定MRAM單元的時(shí)間，可提高M(jìn)RAM的動(dòng)作速度。
這里，說(shuō)明MRAM單元的電容。由于用式(11)說(shuō)明了，省略其重復(fù)說(shuō)明，但圖37所示的MRAM600中，由于僅訪問(wèn)選擇的MRAM單元陣列166中的子位線164上連接的MRAM單元，子位線164和字線169之間流過(guò)的電流與不分割位線的結(jié)構(gòu)相比，與MRAM單元陣列的個(gè)數(shù)的倒數(shù)成比例減少，可降低消耗功率。
MRAM600中，作為控制子位線164的邏輯門(mén)，使用NAND門(mén)，但并不限于NAND門(mén)，例如，可使用AND門(mén)、NOR門(mén)、XOR門(mén)等其他邏輯門(mén)，組合表示存儲(chǔ)器單元陣列選擇線170和主位線167的“高”或“低”的邏輯和其非邏輯(“低”或“高”)來(lái)輸入到上述邏輯門(mén)，則實(shí)現(xiàn)與MRAM600相同的效果。這里，邏輯的“高”和“低”與各信號(hào)電壓的高值或低值相當(dāng)。
<C-4.位線的分層化>
<C-4-1.裝置結(jié)構(gòu)>
圖38表示分層位線的MRAM700的結(jié)構(gòu)的框圖。如圖38所示，MRAM700備有m個(gè)MRAM單元陣列185構(gòu)成的n個(gè)存儲(chǔ)器單元陣列組1861～186n。
以采用存儲(chǔ)器單元陣列組1861為例，則各MRAM單元陣列185具有連接于多個(gè)字線189的第一端的行讀出/寫(xiě)入第一控制電路RRW1、連接于第二端的行讀出/寫(xiě)入第二控制電路RRW2、連接于多個(gè)位線183的第一端的列讀出/寫(xiě)入第一控制電路CRW1、連接于第二端的列讀出/寫(xiě)入第二控制電路CRW2。
與各MRAM單元陣列185對(duì)應(yīng)，配置連接于圖中未示出的列解碼器的m根存儲(chǔ)器單元陣列選擇線1911～191m。
多個(gè)AND門(mén)(子總解碼器)181的輸出上連接各個(gè)主位線184。主位線184的根數(shù)與各MRAM單元陣列185的位線根數(shù)一致。
存儲(chǔ)器單元陣列選擇線1911～191m與多個(gè)主位線184的交叉部上分別連接輸入存儲(chǔ)器單元陣列選擇線1911～191m中的幾個(gè)和主位線184之一的2輸入AND門(mén)(局部列解碼器)182，其輸出經(jīng)列讀出/寫(xiě)入第一控制電路CRW1連接于子位線183。該子位線183為各MRAM單元陣列185的字線。
多個(gè)子總解碼器181的全部第一輸入公共連接于對(duì)應(yīng)于存儲(chǔ)器單元陣列組1861配置的存儲(chǔ)器單元陣列組選擇線1901。
之后，多個(gè)子總解碼器181的第二輸入分別經(jīng)連接于多個(gè)AND門(mén)(主總解碼器)180的輸出的總位線187連接于主總解碼器180的輸出。
存儲(chǔ)器單元陣列組選擇線1901～190n是與總位線187不同的布線，配置成二者交叉。
其他存儲(chǔ)器單元陣列組也與存儲(chǔ)器單元陣列組1861結(jié)構(gòu)相同，分別連接于多個(gè)子總解碼器181，多個(gè)子總解碼器181的每一個(gè)連接于存儲(chǔ)器單元陣列組選擇線。
即，對(duì)應(yīng)于每一個(gè)存儲(chǔ)器單元陣列組1861～186n配置存儲(chǔ)器單元陣列組選擇線1901～190n，分別連接于存儲(chǔ)器單元陣列組1861～186n的多個(gè)子總解碼器181的第二輸入分別經(jīng)總位線187連接于多個(gè)主總解碼器180的輸出。
多個(gè)主總解碼器180連接于地址信號(hào)線組188。
<C-4-2.裝置動(dòng)作>
下面說(shuō)明MRAM700的動(dòng)作。
存儲(chǔ)器單元陣列組1861～186n由存儲(chǔ)器單元陣列組選擇線1901～190n選擇幾個(gè)，存儲(chǔ)器單元陣列組1861～186n內(nèi)的多個(gè)MRAM單元陣列185由存儲(chǔ)器單元陣列選擇線1911～191m選擇。
存儲(chǔ)器單元陣列組1861～186n的動(dòng)作與用圖37說(shuō)明的MRAM600相同，例如，活化存儲(chǔ)器單元陣列選擇線1911和主位線184之一時(shí)，連接于活化的存儲(chǔ)器單元陣列選擇線1911和主位線184的AND門(mén)182活化連接于其輸出的子位線183。
這種情況下，活化的主位線184的電容由于不包含構(gòu)成MRAM單元陣列185的MRAM單元的電容，與通過(guò)橫過(guò)多個(gè)MRAM單元陣列的1根位線選擇MRAM單元的原有MRAM相比，位線上包含的電容大大降低。
例如，活化存儲(chǔ)器單元陣列組選擇線1901和總位線187之一時(shí)，連接于活化的存儲(chǔ)器單元陣列組選擇線1901和總位線187的AND門(mén)181活化連接于其輸出的主位線184。
這種情況下，活化的總位線187的電容由于不包含構(gòu)成存儲(chǔ)器單元陣列組1861～186n的MRAM單元陣列185的電容，與通過(guò)橫過(guò)多個(gè)存儲(chǔ)器單元陣列組的1根位線選擇MRAM單元的結(jié)構(gòu)相比，位線上包含的電容大大降低。
因此，位線183和字線189之間流過(guò)的電流與不分層位線的原有MRAM相比，不僅與MRAM單元陣列的個(gè)數(shù)的倒數(shù)成比例減少，而且與存儲(chǔ)器單元陣列組的個(gè)數(shù)的倒數(shù)成比例減少，可降低消耗功率。
以上說(shuō)明的實(shí)施例3中，對(duì)于字線和位線的每一個(gè)，說(shuō)明分割和分層的例子，但組合它們并分割字線和位線二者的結(jié)構(gòu)或分層字線和位線二者的結(jié)構(gòu)也可以。采用這種結(jié)構(gòu)，還提高消耗功率的降低和提高M(jìn)RAM的動(dòng)作速度。
<D.實(shí)施例4>
<本實(shí)施例的特征>
本實(shí)施例4的MRAM的特征在于使用電感產(chǎn)生的磁場(chǎng)統(tǒng)一擦除或統(tǒng)一寫(xiě)入多個(gè)MRAM單元的存儲(chǔ)數(shù)據(jù)。
<D-1.裝置結(jié)構(gòu)>
圖39是表示本發(fā)明的實(shí)施例4的MRAM800的結(jié)構(gòu)的透視圖。圖39中，彼此平行配置位線4、5和6使得其在彼此平行配置的字線1、2和3的上部交叉，字線和位線夾持住的各交叉點(diǎn)上形成MRAM單元MC并構(gòu)成MRAM單元陣列MCA1。
MRAM單元MC的結(jié)構(gòu)使用圖1說(shuō)明，省略重復(fù)的說(shuō)明，構(gòu)成MRAM單元MC的軟鐵磁層的易磁化軸方向如箭頭所示是各字線的延伸方向。
之后，圍繞MRAM單元陣列MCA1配置線圈狀電感ID。
電感ID連接金屬線配置成線圈狀，沿著字線1～3的延伸方向纏繞。
之后，電感ID的兩端連接于可雙向流動(dòng)電流的電感驅(qū)動(dòng)電路(未示出)，通過(guò)改變流過(guò)電感ID的電流的方向可改變電感ID包圍的區(qū)域中產(chǎn)生的電場(chǎng)方向。電感ID產(chǎn)生的磁場(chǎng)與字線1～3的延伸方向，即構(gòu)成MRAM單元MC的軟鐵磁層的易磁化軸方向大致一致。
因此，相對(duì)MRAM單元陣列MCA1的多個(gè)MRAM單元MC，進(jìn)行數(shù)據(jù)的統(tǒng)一擦除或統(tǒng)一寫(xiě)入時(shí)，從電感驅(qū)動(dòng)電路兄電感ID流過(guò)電流，由產(chǎn)生的磁場(chǎng)把軟鐵磁層的自旋方向變更到一致的方向。
圖39中為說(shuō)明簡(jiǎn)便，表示出3行3列的存儲(chǔ)器單元陣列，但行和列的大小并不限定于此。
電感ID、字線1～3、位線4～6等的各導(dǎo)線之間配置氣體或固體的絕緣體，但在圖39中簡(jiǎn)單地省略了對(duì)其的表示。
圖39中，為說(shuō)明簡(jiǎn)便，電感ID的繞線的間距表示為比MRAM單元陣列MCA1的間距大，但并不限制于此。
MRAM單元MC的結(jié)構(gòu)并不特別限定，例如可以是具有用圖30說(shuō)明的雙磁隧道結(jié)的結(jié)構(gòu)，也可以是具有至少一個(gè)磁隧道結(jié)的結(jié)構(gòu)。例如，用與至少一個(gè)磁隧道結(jié)的靜磁耦合把磁力線構(gòu)成環(huán)路，配備磁體/非磁體/磁體結(jié)構(gòu)的存儲(chǔ)器單元也可以。
電感只要是產(chǎn)生與軟鐵磁層的易磁化軸方向一致的磁場(chǎng)，不是線圈狀也可以。
這里，使用作為圖39的A-A線的剖面圖的圖40～圖42，說(shuō)明MRAM800的動(dòng)作。為說(shuō)明簡(jiǎn)便，電感ID的繞線間距用與圖39的不同的間距表示。
圖40表示統(tǒng)一擦除前的狀態(tài)的一例。如圖40所示，MRAM單元MC在pn結(jié)二極管pn上部具有配置了磁隧道結(jié)(MTJ)的結(jié)構(gòu)。并且，構(gòu)成位線5的下部的MRAM單元MC的軟鐵磁層22的自旋方向面對(duì)圖面向左，其他MRAM單元MC的自旋方向向右。并且，在不進(jìn)行統(tǒng)一擦除操作和統(tǒng)一寫(xiě)入操作的狀態(tài)，即電感ID為備用狀態(tài)時(shí)，電感ID接地。由此，屏蔽外部噪聲，實(shí)現(xiàn)保護(hù)MRAM單元陣列MCA1的效果。
圖41表示統(tǒng)一擦除狀態(tài)的一例。統(tǒng)一擦除的信號(hào)輸入到電感驅(qū)動(dòng)電路時(shí)，電感ID上流過(guò)第一方向電流，如箭頭所示，產(chǎn)生右方向的磁場(chǎng)。此時(shí)，電感ID的間距越狹窄，電感內(nèi)部的磁場(chǎng)越少泄漏到外部，產(chǎn)生更高效的磁場(chǎng)。
這里，表示擦除的自旋方向?yàn)閳D中的向右方向時(shí)，通過(guò)電感內(nèi)部產(chǎn)生的右方向的磁場(chǎng)，全部MRAM單元MC的軟鐵磁層22的自旋同時(shí)向右側(cè)，統(tǒng)一擦除數(shù)據(jù)。
圖42表示統(tǒng)一寫(xiě)入的狀態(tài)的一例。統(tǒng)一寫(xiě)入的信號(hào)輸入到電感驅(qū)動(dòng)電路時(shí)，電感ID上流過(guò)與第一方向相反的第二方向的電流，如箭頭所示，產(chǎn)生左方向的磁場(chǎng)。
這里，表示寫(xiě)入的自旋方向?yàn)閳D中的向左方向時(shí)，通過(guò)電感內(nèi)部產(chǎn)生的左方向的磁場(chǎng)，全部MRAM單元MC的軟鐵磁層22的自旋同時(shí)向左側(cè)，統(tǒng)一寫(xiě)入數(shù)據(jù)。
<D-2.作用效果>
統(tǒng)一擦除或統(tǒng)一寫(xiě)入多個(gè)MRAM單元的存儲(chǔ)數(shù)據(jù)時(shí)，在用字線和位線逐一選擇地址擦除或?qū)懭氪鎯?chǔ)數(shù)據(jù)的方法中，花費(fèi)時(shí)間并且消耗功率大。
另一方面，在根據(jù)本實(shí)施例的MRAM中，由于可統(tǒng)一擦除或統(tǒng)一寫(xiě)入多個(gè)MRAM單元的數(shù)據(jù)，可短時(shí)間處理，并且由電感ID可高效地產(chǎn)生磁場(chǎng)，因此消耗功率降低。
<D-3.變形例>
為統(tǒng)一擦除或統(tǒng)一寫(xiě)入多個(gè)MRAM單元的存儲(chǔ)數(shù)據(jù)，可采用電感以外的結(jié)構(gòu)。
圖43中表示作為實(shí)施例4的變形例的MRAM900的平面結(jié)構(gòu)。圖43中，為說(shuō)明簡(jiǎn)便，表示出4行4列的MRAM單元陣列MCA2，但行和列的大小并不限于此。
如圖43所示，MRAM單元陣列MCA2上下配置用于統(tǒng)一處理數(shù)據(jù)的閃速位線FBL和閃速字線FWL。
閃速位線FBL和閃速字線FWL對(duì)應(yīng)于配置多個(gè)位線BL1和字線WL1的整個(gè)區(qū)域設(shè)置，在圖43中任一個(gè)平面形狀都是矩形。
圖43中是字線WL1上部與位線BL1交叉的結(jié)構(gòu)，字線WL1和位線BL1的交叉部的兩線之間配置MRAM單元MC。
并且，閃速字線FWL配置在字線WL1下部、閃速位線FBL配置在位線BL1上部。圖43中，為簡(jiǎn)便起見(jiàn)，部分去除最上部的閃速位線FBL來(lái)表示。
圖43中的A-A線和B-B線的剖面結(jié)構(gòu)分別表示在圖44和圖45中。
如圖45所示，MRAM單元MC具有在pn結(jié)二極管pn上部設(shè)置有磁隧道結(jié)(MTJ)的結(jié)構(gòu)。
這樣，在MRAM單元陣列MCA2上下配置閃速位線FBL和閃速字線FWL，統(tǒng)一擦除或統(tǒng)一寫(xiě)入時(shí)，閃速位線FBL和閃速字線FWL中流過(guò)規(guī)定方向的電流，同時(shí)把全部MRAM單元MC的軟鐵磁層的自旋轉(zhuǎn)向相同方向而實(shí)現(xiàn)統(tǒng)一擦除或統(tǒng)一寫(xiě)入。
在閃速位線FBL和閃速字線FWL中，在MRAM單元MC中，為統(tǒng)一擦除或統(tǒng)一寫(xiě)入而流動(dòng)的電流的方向可以與分別進(jìn)行數(shù)據(jù)擦除或?qū)懭霑r(shí)流過(guò)位線BL和字線WL的電流的方向相同。
可配置閃速位線FBL和閃速字線FWL二者，配置其中一個(gè)也可。即，產(chǎn)生的磁場(chǎng)與電流大小成比例，因此若流過(guò)大電流，僅一方自旋反轉(zhuǎn)也是可能的。
使用閃速位線FBL和閃速字線FWL二者由兩線產(chǎn)生相同大小的磁場(chǎng)這一方面可以使反轉(zhuǎn)自旋需要的電流的總和小。
不進(jìn)行統(tǒng)一擦除或統(tǒng)一寫(xiě)入動(dòng)作的狀態(tài)，即閃速位線FBL和閃速字線FWL備用時(shí)，通過(guò)閃速位線FBL和閃速字線FWL接地，屏蔽外部的磁場(chǎng)、電場(chǎng)引起的噪聲，起到保護(hù)MRAM單元陣列MCA2的效果。
以上說(shuō)明的MRAM900中，表示的是具有一個(gè)MRAM單元陣列MCA2的結(jié)構(gòu)，但可適用于具有多個(gè)MRAM單元陣列的結(jié)構(gòu)。將該結(jié)果作為MRAM900A表示在圖46中。
如圖46所示，MRAM900A中把多個(gè)MRAM單元陣列MCA2配置成矩陣狀，對(duì)應(yīng)于MRAM單元陣列MCA2的排列在MRAM單元陣列MCA2的排列上下把用于數(shù)據(jù)統(tǒng)一處理的總閃速位線GBL和總閃速字線GWL配置成矩陣狀。
總閃速位線GBL和總閃速字線GWL具有與圖43所示的閃速位線FBL和閃速字線FWL相同功能，說(shuō)明從略，但由于公共使用多個(gè)MRAM單元陣列MCA2，變更名稱。
以上說(shuō)明的閃速位線FBL和閃速字線FWL、總閃速位線GBL和總閃速字線GWL的控制電路可使用圖27、圖31、圖33中說(shuō)明的行讀出/寫(xiě)入第一控制電路RRW1、行讀出/寫(xiě)入第二控制電路RRW2、列讀出/寫(xiě)入第一控制電路CRW1、列讀出/寫(xiě)入第二控制電路CRW2。
如圖46所示的MRAM900A所示，具有多個(gè)MRAM單元陣列MCA2的結(jié)構(gòu)中，與成為統(tǒng)一擦除或統(tǒng)一寫(xiě)入的對(duì)象的MRAM單元陣列MCA2有相同列和行的非選擇的MRAM單元陣列MCA2中也可能流過(guò)電流，因此按照降低消耗電流的目的，可把使用圖33～圖38說(shuō)明的分割的字線、分割的位線、分層的字線、分層的位線的技術(shù)思想適用于總閃速位線GBL和總閃速字線GWL。
<E.實(shí)施例5>
<本實(shí)施例的特征>
本發(fā)明的實(shí)施例5的MRAM的特征在于利用電感和電容的LC諧振，再循環(huán)電流、用于至少一次以上的存儲(chǔ)數(shù)據(jù)的更換。
<E-1.裝置結(jié)構(gòu)>
圖47是表示本發(fā)明的實(shí)施例5的MRAM1000的平面結(jié)構(gòu)的圖。圖47中，MRAM單元陣列MCA3的多個(gè)位線BL1的第一端連接多路復(fù)用器MUX1、第二端連接多路復(fù)用器MUX2。多個(gè)字線WL1的第一端提供漏電壓VDD、多個(gè)字線WL1的各個(gè)第二端連接NMOS晶體管QN1。
多路復(fù)用器MUX1上連接對(duì)應(yīng)于多個(gè)位線BL1的根數(shù)設(shè)置的多個(gè)NMOS晶體管QM1，各NMOS晶體管QM1的源電極上連接電容CP1。
多路復(fù)用器MUX2由對(duì)2根位線BL1連接1個(gè)電感ID1的結(jié)構(gòu)構(gòu)成，結(jié)果多路復(fù)用器MUX2上連接相當(dāng)于多個(gè)位線BL1的總數(shù)的一半的個(gè)數(shù)的電感ID1。
位線BL1和字線WL1上連接用圖26說(shuō)明的列解碼器、行解碼器和控制電路，這些與本實(shí)施例關(guān)系不大，為說(shuō)明簡(jiǎn)便，省略了圖示和說(shuō)明。
<E-2.裝置動(dòng)作>
接著，說(shuō)明MRAM1000的動(dòng)作。下面有時(shí)簡(jiǎn)單地對(duì)位線BL1附加符號(hào)BL1a和BL1b進(jìn)行區(qū)別。
首先，選擇包含選擇地址的字線WL1，向該選擇的字線WL1流過(guò)直流電流IDC。
接著，由多路復(fù)用器MUX1選擇包含選擇地址的位線BL1，經(jīng)該選擇位線BL1a把寫(xiě)入電流I1流入多路復(fù)用器MUX2。此時(shí)，通過(guò)多路復(fù)用器MUX2選擇連接于選擇位線BL1a的電感ID1，將寫(xiě)入電流I1的能量作為磁場(chǎng)保存在電感ID1中。
由多路復(fù)用器MUX2選擇連接于上述電感ID1的又一方的位線BL1，流過(guò)電感ID1的寫(xiě)入電流I1流入對(duì)應(yīng)選擇位線BL1b，作為電流I2可再利用。
該電流I2可經(jīng)多路復(fù)用器MUX1作為電荷蓄積在空閑的電容CP1上，原理上可再次通過(guò)適當(dāng)連接多路復(fù)用器MUX1和MUX2進(jìn)行數(shù)次的寫(xiě)入。
多個(gè)NMOS晶體管QM1配合對(duì)電容CP1的電荷蓄積以及來(lái)自電容CP1的電荷釋放的定時(shí)通斷控制。多個(gè)NMOS晶體管QN1配合把直流電流IDC流過(guò)字線WL1的定時(shí)進(jìn)行通斷控制。
<E-3.作用效果>
如上說(shuō)明，通過(guò)利用電感ID1和電容CP1的LC諧振再循環(huán)位線BL1的寫(xiě)入電流可降低寫(xiě)入時(shí)的消耗功率。
<E-4.變形例>
作為本實(shí)施例的變形例，圖48表示MRAM1100的平面結(jié)構(gòu)。MRAM1100中，除圖47所示的MRAM1000的結(jié)構(gòu)外，MRAM單元陣列MCA3的多個(gè)字線WL1的第一端連接多路復(fù)用器MUX3、第二端連接多路復(fù)用器MUX4。
多路復(fù)用器MUX3上連接對(duì)應(yīng)多個(gè)字線WL1的根數(shù)設(shè)置的多個(gè)NMOS晶體管QN1、各NMOS晶體管QN1的源電極上連接電容CP2。
多路復(fù)用器MUX4為對(duì)2根字線WL1連接1個(gè)電感ID2的結(jié)構(gòu)，結(jié)果多路復(fù)用器MUX4上連接相當(dāng)于多個(gè)位線BL1的總數(shù)的一半的個(gè)數(shù)的電感ID2。
這樣結(jié)構(gòu)的MRAM1100中，不僅再循環(huán)位線BL1上的寫(xiě)入電流，而且可利用電感ID2和電容CP2的LC諧振再循環(huán)字線WL1的寫(xiě)入電流，進(jìn)一步降低寫(xiě)入電流的消耗引起的消耗功率。
由電感ID2和電容CP2的LC諧振帶來(lái)的寫(xiě)入電流的再循環(huán)動(dòng)作與電感ID1和電容CP1的LC諧振一樣，其說(shuō)明從略。
電感ID1和電容CP1、電感ID2和電容CP2中消耗的電流，由設(shè)置在多路復(fù)用器MUX1～MUX4上的一般的電流檢測(cè)型補(bǔ)償電路補(bǔ)償。
作為電感ID1和ID2可使用例如把繞線繞成渦旋狀形成的螺旋電感。
圖47和圖48所示的結(jié)構(gòu)是一個(gè)例子，只要利用LC諧振可實(shí)現(xiàn)寫(xiě)入電流的再循環(huán)，則并不限于上述結(jié)構(gòu)。
<F.實(shí)施例6>
<本實(shí)施例的特征>
本發(fā)明的實(shí)施例5的磁基片的特征在于預(yù)先在主表面上形成構(gòu)成磁隧道結(jié)(MTJ)的多層膜。
<F-1.基本結(jié)構(gòu)>
圖49表示本發(fā)明的實(shí)施例5的磁基片的剖面結(jié)構(gòu)。圖49中，硅襯底SB的整個(gè)主表面上設(shè)置氧化硅或氮化硅膜等的絕緣膜IL1，在其上配置后面構(gòu)成字線或位線的導(dǎo)體層ML1。
導(dǎo)體層ML1上部層疊具有比較高的濃度的n型雜質(zhì)的n型硅層SF1和具有比較高的濃度的p型雜質(zhì)的p型硅層SF2。這兩層在后面成為pn結(jié)二極管。
之后，在p型硅層SF2上部形成在后面構(gòu)成鎢接線住的鎢層STD，在STD層上配置后面成為MTJ的多層膜。
即，從下面開(kāi)始順序配置鉑(Pt)構(gòu)成的模板層TPL、Ni81Fe19的坡莫合金構(gòu)成的初始鐵磁層IFL(膜厚4nm)、Mn54Fe46構(gòu)成的反鐵磁層AFL(膜厚10nm)、CoFe或Ni81Fe19的坡莫合金構(gòu)成的鐵磁層FFL(膜厚8nm)、Al2O3構(gòu)成的隧道阻擋層TBL、膜厚2nm的CoFe和膜厚20nm的Ni81Fe19的多層膜構(gòu)成的軟鐵磁層FML、Pt構(gòu)成的接觸層CL。
接觸層CL上部配置后面成為字線或位線的導(dǎo)體層ML2，在最上部配置作為金屬層的防氧化膜的絕緣膜IL2。
銷(xiāo)售這樣的磁基片時(shí)，用戶使用光刻膠，例如通過(guò)氬離子研磨構(gòu)成，可形成例如圖39所示的MRAM單元陣列MCA1。
<F-2.作用效果>
這樣，基片制造商銷(xiāo)售在主表面上預(yù)先形成成為pn結(jié)二極管和MTJ的多層膜的磁基片，用戶使用該磁基片，與準(zhǔn)備簡(jiǎn)單的硅襯底、在其主表面上形成多層膜的情況相比，可減省制造工序，降低制造成本。
<F-3.變形例>
圖50表示在SOI(Silicon On Insulator)襯底的主表面上預(yù)先形成成為pn結(jié)二極管和MTJ的多層膜的磁基片。
圖50中，硅襯底SB上配置埋置氧化膜BX，在埋置氧化膜BX上設(shè)置SOI層SI。并且在SOI層SI上設(shè)置與圖49所示相同的多層膜。
如使用圖31和圖33說(shuō)明的那樣，MRAM上需要MOSFET。并且SOI層上形成MOSFET時(shí)降低寄生電容，因此加快MOSFET的動(dòng)作速度，結(jié)果加快MRAM的動(dòng)作速度。
以上說(shuō)明的實(shí)施例6中，表示在體硅襯底、SOI襯底上層疊成為磁隧道結(jié)的多層膜的結(jié)構(gòu)，將其叫作磁基片，但成為磁隧道結(jié)的多層膜也可層疊在玻璃襯底和樹(shù)脂襯底上，成為基臺(tái)的襯底種類(lèi)也不限于半導(dǎo)體襯底。
因此，本發(fā)明中，以集中襯底作為基臺(tái)層疊薄膜磁性多層膜的結(jié)構(gòu)都叫作薄膜磁性基片。
<G.實(shí)施例7>
<本實(shí)施例的特征>
本發(fā)明的實(shí)施例7的MRAM的特征在于形成在襯底的主表面上所形成的各種功能塊上。
<G-1.裝置結(jié)構(gòu)>
首先，為說(shuō)明與本實(shí)施例的差異，圖51表示原來(lái)的一般的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)的框圖。
圖51中，作為存儲(chǔ)器單元陣列31的周邊電路，在存儲(chǔ)器單元陣列31周?chē)渲昧械刂肪彌_器31、列解碼器32、列讀出/寫(xiě)入控制電路33、行地址緩沖器34、行解碼器35、行讀出/寫(xiě)入控制電路36。
作為其他功能塊，配備在與外部裝置進(jìn)行信號(hào)收發(fā)的輸入輸出緩沖器(I/O緩沖器)和上述信號(hào)比規(guī)定值大(overshoot)或小(undershoot)的情況下，返回規(guī)定值的ESD(Electric Static Discharge)電路44；具有解調(diào)調(diào)制的信號(hào)、調(diào)制信號(hào)的功能的調(diào)制/解調(diào)電路(Modulator/Demodulator)43；具有處理數(shù)字信號(hào)功能的DSP(DigitalSignal Processing)42；進(jìn)行存儲(chǔ)器單元陣列31和周邊電路的數(shù)據(jù)交換的中介(暫時(shí)保持?jǐn)?shù)據(jù)、在周邊電路與存儲(chǔ)器單元陣列31之間取得數(shù)據(jù)的收發(fā)同步等)的第一高速緩沖存儲(chǔ)器51和第二高速緩沖存儲(chǔ)器52；控制存儲(chǔ)器單元陣列31的數(shù)據(jù)輸入輸出的輸出輸出控制器(I/O控制器53)；進(jìn)行數(shù)據(jù)運(yùn)算處理的CPU(Micro processor)41。
原來(lái)的半導(dǎo)體存儲(chǔ)裝置中，例如是DRAM、SRAM和EEPROM等，由于存儲(chǔ)器單元陣列中含有MOSFET，必須在半導(dǎo)體襯底的主表面上形成，結(jié)果存儲(chǔ)器單元陣列形成在與各功能塊相同的半導(dǎo)體襯底的主表面上。
這里，圖52中用框圖表示本發(fā)明的實(shí)施例7的MRAM1200的結(jié)構(gòu)。
圖52中，MRAM單元陣列MCA在MRAM單元陣列MCA的周邊電路，即列地址緩沖器CAB、列解碼器CD、列讀出/寫(xiě)入控制電路CRW、行地址緩沖器RAB、行解碼器RD和行讀出/寫(xiě)入控制電路RRW的配置區(qū)域的上部疊加配置。
周邊電路的結(jié)構(gòu)例如與使用圖26說(shuō)明的結(jié)構(gòu)相同，其他功能塊與原來(lái)的半導(dǎo)體存儲(chǔ)裝置相同，其說(shuō)明從略。
<G-2.作用效果>
MRAM單元陣列MCA如使用圖28、圖31和圖33說(shuō)明的那樣，在其內(nèi)部不包含MOSFET，作為半導(dǎo)體元件僅包含pn結(jié)二極管，因此形成區(qū)域不限于襯底的主表面上。
因此，MRAM單元陣列MCA以外的結(jié)構(gòu)，即包含MRAM單元陣列MCA的周邊電路，各功能塊形成在襯底的主表面上，通過(guò)MRAM單元陣列MCA形成在其上層，可降低裝置面積。
<G-3.變形例>
圖53用框圖表示作為本實(shí)施例的變形例的MRAM1300的結(jié)構(gòu)。
如圖53所示，在MRAM1300中，MRAM單元陣列MCA疊加設(shè)置在形成周邊電路和各種功能塊的整個(gè)區(qū)域的上部。
這樣，通過(guò)在不同層中形成MRAM單元陣列MCA、周邊電路和各種功能塊，增加MRAM單元陣列MCA的配置位置和大小選擇的自由度，降低裝置面積，同時(shí)可提高裝置布局的選擇性。
<H.實(shí)施例8>
<本實(shí)施例特征>
本發(fā)明的實(shí)施例8的MRAM的特征在于將MRAM單元陣列、MRAM單元陣列的周邊電路和各種功能塊作為獨(dú)立的半導(dǎo)體芯片并將兩個(gè)芯片作為一個(gè)模塊，采用在1個(gè)組件中容納的MCP(Multi ChipPackage)的狀態(tài)。
<序論>
MRAM單元陣列的周邊電路和各種功能塊制造時(shí)的最大形成溫度為1000～1200℃左右，另一方面，MRAM單元陣列制造時(shí)的最大形成溫度由居里溫度決定，為400～700℃左右。
將二者形成的同一半導(dǎo)體襯底上時(shí)，為防止形成溫度不同帶來(lái)的不適當(dāng)，最大形成溫度為400～700℃的布線工序中，形成MRAM單元陣列。
因此，MRAM制造工序中，工序按順序進(jìn)行，出現(xiàn)花費(fèi)制造成本的問(wèn)題。
另一方面，至今仍使用在1個(gè)組件中容納多個(gè)半導(dǎo)體芯片的MCP結(jié)構(gòu)。鑒于這一現(xiàn)狀，發(fā)明人等將MRAM單元陣列和MRAM單元陣列的周邊電路和各種功能塊作為獨(dú)立的半導(dǎo)體芯片，若是將兩個(gè)芯片作為一個(gè)模塊容納在1個(gè)組件中的結(jié)構(gòu)的MRAM，則實(shí)現(xiàn)上述問(wèn)題的解決，但實(shí)際上，為得到MCP結(jié)構(gòu)的MRAM，仍有這樣的認(rèn)識(shí)用原來(lái)的組件結(jié)構(gòu)不能對(duì)應(yīng)于MRAM。
下面除說(shuō)明實(shí)現(xiàn)MCP結(jié)構(gòu)的MRAM的課題外，說(shuō)明實(shí)施例8的MRAM2000的結(jié)構(gòu)。
<H-1.原來(lái)的MCP結(jié)構(gòu)>
包含半導(dǎo)體裝置的半導(dǎo)體芯片的安裝方法原來(lái)使用QFP(Quad FlatPackage)，但有安裝面積大的問(wèn)題。因此，近年開(kāi)始使用與芯片面積相同大小的安裝面積來(lái)實(shí)現(xiàn)的CSP(Chip Size Package)。該安裝方法與QFP相比，由于安裝面積小得多，可用于便攜電話用LSI、PC(PersonalComputer)用RAM等。
圖54用剖面圖表示原來(lái)的CSP的結(jié)構(gòu)的一例。圖54中，半導(dǎo)體芯片122容納在箱狀的組件129內(nèi)部，半導(dǎo)體芯片122的下主表面由鈍化膜123覆蓋，從外部環(huán)境進(jìn)行保護(hù)。
鈍化膜123由氮化硅膜、氧氮化硅膜等的絕緣膜構(gòu)成，在鈍化膜123上設(shè)置多個(gè)開(kāi)口，成為半導(dǎo)體芯片122的輸入輸出端子的芯片電極132是貫通鈍化膜123的結(jié)構(gòu)。
鈍化膜123作成有底無(wú)蓋的箱狀，從其開(kāi)口插入半導(dǎo)體芯片122。這里，組件129的開(kāi)口最終由底面基板134覆蓋。該底面基板134的本體用聚酰胺樹(shù)脂等絕緣材料構(gòu)成，在面對(duì)其外側(cè)的主表面上設(shè)置多個(gè)屏蔽用焊錫凸塊125和信號(hào)傳送用焊錫凸塊127。
底面基板134具有將屏蔽用焊錫凸塊125和信號(hào)傳送用焊錫凸塊127電連接于內(nèi)部結(jié)構(gòu)的多個(gè)內(nèi)部布線130和131。
內(nèi)部布線130和131都連接于在面向底面基板134的主表面上設(shè)置的承載膜124。如后說(shuō)明的那樣，承載膜124具有在絕緣膜上設(shè)置的電布線(包含墊片)和接合層133。來(lái)自信號(hào)傳送用焊錫凸塊127的電信號(hào)經(jīng)連接于內(nèi)部布線130和承載膜124的墊片的芯片電極132傳送到半導(dǎo)體芯片122。接合層133接合承載膜124和半導(dǎo)體芯片122。圖54未示出，但承載膜124與底面基板134由其他接合層接合。
底面基板134內(nèi)部埋置導(dǎo)體構(gòu)成的屏蔽電極126。屏蔽電極126的平面形狀為矩形形狀，內(nèi)部布線130是具有不接觸屏蔽電極126而通過(guò)的開(kāi)口的結(jié)構(gòu)。圖54是切斷屏蔽電極126的開(kāi)口的位置處的剖面圖，該開(kāi)口用虛線表示。
屏蔽電極126經(jīng)屏蔽用焊錫塊125和內(nèi)部布線131固定到電源電位或接地電位，防止內(nèi)部布線130拾取外部噪聲。
在承載膜124的上主表面上設(shè)置屏蔽電極126b以包圍半導(dǎo)體芯片122。屏蔽電極126b是平面形狀為矩形環(huán)狀的平板，經(jīng)承載膜124上的電布線電連接于內(nèi)部布線131，固定到電源電位或接地電位。
配置應(yīng)力緩解膜135來(lái)覆蓋屏蔽電極126b。應(yīng)力緩解膜135作用是緩和半導(dǎo)體芯片122和底面基板134之間的應(yīng)力。
應(yīng)力緩解膜135的剖面形狀本來(lái)為矩形，但夾持在半導(dǎo)體芯片122的端緣部與承載膜124之間并變形，局部厚度變薄。即，應(yīng)力集中在半導(dǎo)體芯片122的端緣部與承載膜124夾持的部分，但通過(guò)厚度減薄，應(yīng)力得到緩和。
應(yīng)力緩解膜135上使用例如熱塑性合成橡膠。熱塑性合成橡膠是在常溫下表示出橡膠彈性，但高溫下可塑，可加工成各種形狀的高分子材料。
半導(dǎo)體芯片122和應(yīng)力緩解膜135的接合材料中使用環(huán)氧樹(shù)脂等。熱塑性合成橡膠的體積膨脹率約為2.7×10-6，硅的體積膨脹率約為3.1×10-6，由于體積膨脹率之差小，可緩解熱應(yīng)力。
半導(dǎo)體組件中，由于端子數(shù)目增多和組件小型化彼此對(duì)立，出現(xiàn)內(nèi)部布線長(zhǎng)、并且變細(xì)、容易拾取噪聲的問(wèn)題，因此配置屏蔽電極126和屏蔽用焊錫凸塊125。為防止半導(dǎo)體芯片122和底面基板134之間的熱應(yīng)力增大、電連接的可靠性降低，配置應(yīng)力緩解膜135。
屏蔽電極126的功能正如上述，屏蔽電極126經(jīng)內(nèi)部布線131連接于屏蔽用焊錫凸塊125。之后，屏蔽用焊錫凸塊125配置成包圍信號(hào)傳送用焊錫凸塊127的周?chē)哂蟹乐箖?nèi)部布線130經(jīng)信號(hào)傳送用焊錫凸塊127拾取外部電噪聲的功能。
原來(lái)，MCP結(jié)構(gòu)僅在QFP中實(shí)現(xiàn)。圖55表示使用QFP的MCP結(jié)構(gòu)的剖面結(jié)構(gòu)。圖55中，在1個(gè)組件107內(nèi)層疊配置3個(gè)半導(dǎo)體芯片102a，102b和102c，用樹(shù)脂106封裝。
作為一個(gè)例子，半導(dǎo)體芯片102a和102c為SRAM、半導(dǎo)體芯片102b是閃速EEPROM。
各半導(dǎo)體芯片之間由內(nèi)部布線109連接，與外部的電連接經(jīng)焊線(bonding wire)通過(guò)外部引線113進(jìn)行。
在這樣的結(jié)構(gòu)中，與1個(gè)組件中僅有1個(gè)半導(dǎo)體芯片的結(jié)構(gòu)相比，相對(duì)它一占據(jù)面積，得到更多的存儲(chǔ)器電容。也就是說(shuō)，對(duì)便攜信息終端的需要增多。
但是，QFP有與芯片面積相比安裝面積增大，并且外部引線容易拾取噪聲的問(wèn)題。
這樣，CSP、QFP一長(zhǎng)一短，并且MRAM中，必須防止因外部磁場(chǎng)影響反轉(zhuǎn)軟鐵磁層的自旋，所以不能原樣采用原來(lái)的組件的結(jié)構(gòu)。
<H-2.裝置結(jié)構(gòu)>
下面使用圖56～圖65說(shuō)明實(shí)施例8的MRAM2000的結(jié)構(gòu)。
圖56表示MRAM2000的剖面結(jié)構(gòu)，圖57表示從下部一側(cè)看MRAM2000的平面結(jié)構(gòu)。圖56是沿著圖57的A-A線的剖面。
如圖56所示，包含MRAM單元陣列的周邊電路和各種功能塊的半導(dǎo)體芯片122被容納在坡莫合金(Ni80Fe20)等的高導(dǎo)磁率的導(dǎo)體構(gòu)成的箱狀屏蔽件SHB中。
作為屏蔽件SHB的材料，例如使用具有與用于MRAM存儲(chǔ)器單元的軟鐵磁體相同或比其大的導(dǎo)磁率的鐵磁體，也可使用坡莫合金外的超坡莫合金(Mo5Ni79Fe16)。矯頑力大的鐵磁體用作永磁，可能對(duì)周?chē)碾娮友b置影響產(chǎn)生，因此希望是矯頑力小的鐵磁體。坡莫合金和超坡莫合金、Mn50Zn50等的鐵氧體是滿足該條件的材料。
屏蔽件SHB的內(nèi)壁上配置熱塑性合成橡膠構(gòu)成的應(yīng)力緩解膜235。應(yīng)力緩解膜235啟動(dòng)緩解半導(dǎo)體芯片122和屏蔽件SHB的應(yīng)力的作用。
屏蔽件SHB包括構(gòu)成其本體部的筒狀外框237、覆蓋外框237的一端的上板238、覆蓋外框237的另一端的下板236，應(yīng)力緩解膜235配置在上板238和外框237的內(nèi)面。
下板236上開(kāi)設(shè)開(kāi)口，是將連接于半導(dǎo)體芯片122內(nèi)部布線130貫通該開(kāi)口的結(jié)構(gòu)。
組件129是有底無(wú)蓋的箱狀，從該開(kāi)口插入具有半導(dǎo)體芯片122的屏蔽件SHB。
組件129是容納屏蔽件SHB具有空余空間的大小，屏蔽件SHB與組件129的內(nèi)壁之間配置環(huán)氧樹(shù)脂等樹(shù)脂構(gòu)成的樹(shù)脂鍵128。
組件129的開(kāi)口最終由底面基片134覆蓋。該底面基片134的本體用聚酰胺樹(shù)脂等的絕緣材料構(gòu)成，面對(duì)其外側(cè)的主表面上配置多個(gè)屏蔽用焊錫凸塊125和信號(hào)傳送用焊錫凸塊127。底面基片134由在承載膜124和下板236等上涂布的接合劑固定。
底面基片134具有將屏蔽用焊錫凸塊125和信號(hào)傳送用焊錫凸塊127電連接于內(nèi)部結(jié)構(gòu)的內(nèi)部布線130和131。
內(nèi)部布線130和131都連接于在面向底面基板134的內(nèi)側(cè)的主表面上設(shè)置的承載膜124來(lái)配置，內(nèi)部布線131經(jīng)配置在承載膜124上的墊片和電布線電連接于屏蔽件SHB的下板236。
內(nèi)部布線131電連接于用埋置在底面基片134的內(nèi)部的導(dǎo)體構(gòu)成的屏蔽電極126。由于部分屏蔽電極126并不一定存在與和內(nèi)部布線130和131相同的剖面內(nèi)，圖56中以虛線表示。
屏蔽電極126被固定在電源電位或接地電位，防止內(nèi)部布線130拾取外部電噪聲。
成為半導(dǎo)體芯片122的輸入輸出端子的芯片電極132直接連接于在承載膜124上設(shè)置的墊片(膜電極)，經(jīng)在該載膜124上構(gòu)圖的膜電極和電布線電連接于內(nèi)部布線130。內(nèi)部布線130連接于信號(hào)傳送用焊錫凸塊127。
信號(hào)傳送用焊錫凸塊127是用于交換外部與內(nèi)部的半導(dǎo)體芯片的電信號(hào)的端子，屏蔽用焊錫凸塊125是將屏蔽件SHB的電位固定到接地電位的端子。
如圖57所示，屏蔽用焊錫凸塊125配置成包圍信號(hào)傳送用焊錫凸塊127。
信號(hào)傳送用焊錫凸塊127和屏蔽用焊錫凸塊125具有將施加到底面基板134的應(yīng)力分散到安裝基板(母板)的功能，通過(guò)設(shè)置屏蔽用焊錫凸塊125，減少每一焊錫凸塊1上施加的應(yīng)力。
<H-3.安裝方法>
下面使用圖58～圖62簡(jiǎn)要說(shuō)明MRAM2000的安裝方法。圖58～圖62簡(jiǎn)單表示MRAM2000的安裝方法，未正確表示出圖56所示的結(jié)構(gòu)。
圖58中，底面基板134的上部接合承載膜124，在承載膜124上接合應(yīng)力緩解膜223。
應(yīng)力緩解膜223作成矩形形狀，包圍在承載膜124上設(shè)置的膜電極219的配置區(qū)域來(lái)設(shè)置。應(yīng)力緩解膜223上形成矩形環(huán)狀槽224，槽224內(nèi)設(shè)置屏蔽件SHB的下板236(圖56)。槽224內(nèi)設(shè)置下板236的結(jié)構(gòu)表示在圖64(a)、64(b)中。
圖中未示出，但后面的工序中，沿著槽224配置屏蔽件SHB的外框237(圖46)，連接于下板236。
由于應(yīng)力緩解膜223作成矩形形狀，在圖58所示的X方向和Y方向上同樣緩和應(yīng)力。
作為絕緣體的承載膜124上設(shè)置的膜電極219經(jīng)內(nèi)部布線130連接于信號(hào)傳送用焊錫凸塊127。
適當(dāng)構(gòu)圖承載膜124上的膜電極219和內(nèi)部布線130，可任意設(shè)定各凸塊和各芯片電極的連接。
承載膜124上除膜電極219外還選擇地設(shè)置接合層133。接合層133將半導(dǎo)體芯片122和承載膜124接合。
接著，在圖59所示的工序中，裝載半導(dǎo)體芯片122使得半導(dǎo)體芯片122的各芯片電極與承載膜124的各膜電極接觸，通過(guò)接合層133固定半導(dǎo)體芯片122。
圖60表示反轉(zhuǎn)圖59所示的狀態(tài)的底面基板134的狀態(tài)，底面基板134上配置半球形的焊錫凸塊形成孔211。內(nèi)部布線130和131(參考圖56)到達(dá)焊錫凸塊形成孔211的內(nèi)壁面，在后面的工序中將含意凸塊埋置在焊錫凸塊形成孔211內(nèi)時(shí)，電連接焊錫凸塊和內(nèi)部布線130和131。替代焊錫凸塊，可使用導(dǎo)電性聚合物。
圖61表示在焊錫凸塊形成孔211上設(shè)置信號(hào)傳送用焊錫凸塊127和屏蔽用焊錫凸塊125的狀態(tài)。
之后，用在內(nèi)部具有應(yīng)力緩解膜235(圖56)的屏蔽件SHB覆蓋半導(dǎo)體芯片122后，插入有底無(wú)蓋的組件129中，在空隙中注入樹(shù)脂等的封裝劑，如圖62所示，得到在里面具有信號(hào)傳送用焊錫凸塊127和屏蔽用焊錫凸塊125的結(jié)構(gòu)。
這里，使用圖63、圖64(a)和圖64(b)說(shuō)明構(gòu)成屏蔽件SHB的下板236和應(yīng)力緩解膜223的平面形狀。圖63表示沿著圖56的B-B線的剖面形狀，圖64(a)和64(b)表示沿著圖63的C-C線和D-D線的剖面結(jié)構(gòu)。
如圖63所示，下板236用中央有矩形開(kāi)口OP的矩形平板構(gòu)成，底面基板134側(cè)上配置電連接于屏蔽用焊錫凸塊125的矩形環(huán)狀屏蔽電極126(圖56)。屏蔽電極126的外形尺寸與下板236的外形尺寸基本相同。
應(yīng)力緩解膜223配置在屏蔽件SHB的開(kāi)口端緣的內(nèi)側(cè)和外側(cè)，應(yīng)力緩解膜235(參考圖56)配置在屏蔽件SHB的整個(gè)內(nèi)側(cè)，因此施加在半導(dǎo)體芯片231和半導(dǎo)體芯片232上的外部的應(yīng)力降低。
<H-4.作用效果>
根據(jù)以上說(shuō)明的實(shí)施例8的MRAM2000，用從外部磁場(chǎng)屏蔽包含MRAM單元陣列的半導(dǎo)體芯片122的屏蔽件SHB包圍，因此外部磁場(chǎng)反轉(zhuǎn)MRAM單元的自旋，防止磁化方向，即數(shù)據(jù)更換。
應(yīng)力緩解膜223配置在屏蔽件SHB的開(kāi)口端緣內(nèi)側(cè)和外側(cè)，在屏蔽件SHB的內(nèi)側(cè)上配置應(yīng)力緩解膜235，因此減少安裝MRAM2000的安裝基板(母板)的翹曲、溫度循環(huán)引起的外部的應(yīng)力施加到半導(dǎo)體芯片122上。
<H-5.變形例1>
半導(dǎo)體芯片122a在兩個(gè)主表面上配置芯片電極，半導(dǎo)體芯片122a和半導(dǎo)體芯片122b由在二者之間配置的承載膜124b上的膜電極和電布線連接。半導(dǎo)體芯片122a和半導(dǎo)體芯片122b由接合層133接合固定。
半導(dǎo)體芯片122a和信號(hào)傳送用焊錫凸塊127的電連接與圖65所示的半導(dǎo)體芯片122和信號(hào)傳送用焊錫凸塊127的電連接相同，除承載膜124為承載膜124a外，與MRAM2000的結(jié)構(gòu)基本相同，因此省略說(shuō)明。
半導(dǎo)體芯片122a和半導(dǎo)體芯片122b掉轉(zhuǎn)上下關(guān)系來(lái)配置也可。這種情況下，半導(dǎo)體芯片122b兩個(gè)主表面上設(shè)置芯片電極即可。
半導(dǎo)體芯片122a和半導(dǎo)體芯片122b的組合可在至少一個(gè)芯片上配置MRAM單元陣列，也可以是公知的半導(dǎo)體芯片的任意的組合。
圖65所示的MRAM2100中，由于包含MRAM單元陣列的周邊電路與各種功能塊的半導(dǎo)體芯片122a和包含MRAM單元陣列的半導(dǎo)體芯片122b分別制造并組合，不必要考慮形成溫度不同，把各個(gè)形成溫度最佳化。之后，由于分別制造半導(dǎo)體芯片122a和半導(dǎo)體芯片122b，制造工序并行進(jìn)行，制造時(shí)間縮短。
<H-6.變形例2>
圖56所示的MRAM2000中，屏蔽件SHB的材料使用鐵磁體，但代替其，使用含Ir(銦)20～30at％的IrMn等的反鐵磁體，也實(shí)現(xiàn)相同的效果。
如圖66所示的MRAM2200所示，用鐵磁體136a和反鐵磁體136b的多層膜構(gòu)成屏蔽件SHB也可。這種情況下，底面基板134中的屏蔽電極136同樣為鐵磁體126a和反鐵磁體126b的多層膜。多層膜的上下關(guān)系不限定于上述。
權(quán)利要求
1.一種磁存儲(chǔ)裝置，配備具有多個(gè)存儲(chǔ)器單元陣列、跨過(guò)所述多個(gè)存儲(chǔ)器單元陣列的多個(gè)主字線、對(duì)應(yīng)于所述多個(gè)存儲(chǔ)器單元陣列的每一個(gè)配置的多個(gè)存儲(chǔ)器單元陣列選擇線的至少一個(gè)存儲(chǔ)器單元陣列組，該存儲(chǔ)器單元陣列由多個(gè)存儲(chǔ)器單元構(gòu)成，該存儲(chǔ)器單元包括非接觸地交叉、構(gòu)成矩陣的多個(gè)位線和多個(gè)字線以及分別配置在所述多個(gè)位線和所述多個(gè)字線的交叉部上的至少一個(gè)磁隧道結(jié)，所述多個(gè)字線分別連接于分別設(shè)置在所述多個(gè)主字線和所述多個(gè)存儲(chǔ)器單元陣列選擇線的交叉部上的第一組合邏輯門(mén)的輸出，所述第一組合邏輯門(mén)的輸入連接于處于交叉狀態(tài)的所述多個(gè)主字線之一與所述多個(gè)存儲(chǔ)器單元陣列選擇線之一。
2.根據(jù)權(quán)利要求1所述的磁存儲(chǔ)裝置，包括多個(gè)所述至少一個(gè)存儲(chǔ)器單元陣列組，還包括跨過(guò)所述多個(gè)存儲(chǔ)器單元陣列組的多個(gè)總字線和對(duì)應(yīng)于所述多個(gè)存儲(chǔ)器單元陣列組的每一個(gè)設(shè)置的多個(gè)存儲(chǔ)器單元陣列選擇線，所述多個(gè)主字線分別連接于分別設(shè)置在所述多個(gè)總字線和所述多個(gè)存儲(chǔ)器單元陣列組選擇線的交叉部上的第二組合邏輯門(mén)的輸出，所述第二組合邏輯門(mén)的輸入連接于處于交叉狀態(tài)的所述多個(gè)總字線之一與所述多個(gè)存儲(chǔ)器單元陣列組選擇線之一。
3.一種磁存儲(chǔ)裝置，配備具有多個(gè)存儲(chǔ)器單元陣列、跨過(guò)所述多個(gè)存儲(chǔ)器單元陣列的多個(gè)主位線、對(duì)應(yīng)于所述多個(gè)存儲(chǔ)器單元陣列的每一個(gè)配置的多個(gè)存儲(chǔ)器單元陣列選擇線的至少一個(gè)存儲(chǔ)器單元陣列組，該存儲(chǔ)器單元陣列由多個(gè)存儲(chǔ)器單元構(gòu)成，該存儲(chǔ)器單元包括非接觸地交叉、構(gòu)成矩陣的多個(gè)位線和多個(gè)字線以及分別配置在所述多個(gè)位線和所述多個(gè)字線的交叉部上的至少一個(gè)磁隧道結(jié)，所述多個(gè)位線分別連接于分別設(shè)置在所述多個(gè)主位線和所述多個(gè)存儲(chǔ)器單元陣列選擇線的交叉部上的第一組合邏輯門(mén)的輸出，所述第一組合邏輯門(mén)的輸入連接于處于交叉狀態(tài)的所述多個(gè)主位線之一與所述多個(gè)存儲(chǔ)器單元陣列選擇線之一。
4.根據(jù)權(quán)利要求3所述的磁存儲(chǔ)裝置，包括多個(gè)所述至少一個(gè)存儲(chǔ)器單元陣列組，還包括跨過(guò)所述多個(gè)存儲(chǔ)器單元陣列組的多個(gè)總位線和對(duì)應(yīng)于所述多個(gè)存儲(chǔ)器單元陣列組的每一個(gè)設(shè)置的多個(gè)存儲(chǔ)器單元陣列選擇線，所述多個(gè)主位線分別連接于分別設(shè)置在所述多個(gè)總位線和所述多個(gè)存儲(chǔ)器單元陣列組選擇線的交叉部上的第二組合邏輯門(mén)的輸出，所述第二組合邏輯門(mén)的輸入連接于處于交叉狀態(tài)的所述多個(gè)總位線之一與所述多個(gè)存儲(chǔ)器單元陣列組選擇線之一。
全文摘要
本發(fā)明提供了一種磁存儲(chǔ)裝置，配備具有多個(gè)存儲(chǔ)器單元陣列、跨過(guò)所述多個(gè)存儲(chǔ)器單元陣列的多個(gè)主字線、對(duì)應(yīng)于所述多個(gè)存儲(chǔ)器單元陣列的每一個(gè)配置的多個(gè)存儲(chǔ)器單元陣列選擇線的至少一個(gè)存儲(chǔ)器單元陣列組，該存儲(chǔ)器單元陣列由多個(gè)存儲(chǔ)器單元構(gòu)成，該存儲(chǔ)器單元包括非接觸地交叉、構(gòu)成矩陣的多個(gè)位線和多個(gè)字線以及分別配置在所述多個(gè)位線和所述多個(gè)字線的交叉部上的至少一個(gè)磁隧道結(jié)，所述多個(gè)字線分別連接于分別設(shè)置在所述多個(gè)主字線和所述多個(gè)存儲(chǔ)器單元陣列選擇線的交叉部上的第一組合邏輯門(mén)的輸出，所述第一組合邏輯門(mén)的輸入連接于處于交叉狀態(tài)的所述多個(gè)主字線之一與所述多個(gè)存儲(chǔ)器單元陣列選擇線之一。
文檔編號(hào)H01F10/08GK1577619SQ200410064300
公開(kāi)日2005年2月9日 申請(qǐng)日期2001年11月30日 優(yōu)先權(quán)日2001年2月6日
發(fā)明者國(guó)清辰也, 永久克已, 前田茂伸 申請(qǐng)人:三菱電機(jī)株式會(huì)社