專利名稱：半導體器件及其制造方法
本申請是于2001年9月13日提交的在先中國專利申請No.01133094.5的分案申請。
本發(fā)明涉及一種制造集成電路的方法，或者更具體地涉及包括具有矩陣結構的矩陣器件(包括電—光顯示器和半導體存儲器)和作為開關元件的MOS或MIS(金屬—絕緣體—半導體)型場效應元件(下文一般稱之為MOS型元件)的半導體電路，其特征在于它的動態(tài)工作，諸如液晶顯示和動態(tài)RAM(DRAM)及其驅動電路或類似圖像傳感器的集成驅動電路。本發(fā)明特別涉及一種采用薄膜半導體元件，諸如形成于絕緣表面的薄膜半導體晶體管或類似物，如MOS型元件的器件，還涉及具有薄膜晶體管的、其有源層是用晶體硅形成的器件。
通常，用于薄膜器件，如薄膜絕緣柵型場效應晶體管(TFT)結晶硅半導體薄膜是用等離子CVD或熱CVD方法形成的非晶硅膜在一種設備，如電爐中，在溫度高于600℃經24小時以上進行結晶化的方法制備的。為了得到良好的特征，如高場遷移率和高可靠性，需要進行很多小時的熱處理。
然而，通常的方法存在許多問題。問題之一是其生產率低，隨之而來的是產品的成本變得高。例如，若花24小時作晶體化處理時，而若每片襯底花費2分鐘時間處理，廂同的時間內，必須處理720片襯底。然而一個常用的管式爐一次最多能處理50片襯底，當僅用一個設備(反應管)時，每片花30分鐘。即，為在2分鐘處理1片，就必須用15個反應管。這意味著必須增加投資規(guī)模，那是因為投資被大幅度折舊，但不能在產品成本中反映出來。
另一個問題在于熱處理的溫度。一般，用于制造TFT的襯底大致分為由純氧化硅組成的玻璃，如石英玻璃、非堿硼硅酸玻璃，諸如Coning No.7059(下文稱之為Coning 7059)。在這些襯底中，前者就溫度而言不成問題，因為它的耐熱性好，因而能按與正常半導體集成電路的片子加工工藝相同的方式來操作，然而，它的成本高，并隨襯底面積的增大而指數增加。所以，它僅被用作面積比較小的TFT集成電路。
另一方面，與石英玻璃相比，非堿玻璃的成本雖然十分低，但在耐熱方面還存在問題。因為它的應變點一般在550～650℃，對某些易于應用的材料，或低于600℃。當用600℃做熱處理時，就會導致襯底出現不可逆的收縮或翹曲之類的問題。當襯底的對角線距離超過10cm時尤為顯著?；谏鲜鲈?，人們認為必須保持熱處理條件低于550℃，時間不超過4小時，以便降低硅半導體膜結晶化的成本。因而，本發(fā)明的一個目的是提供一種半導體的制造方法，其排除這些條件，以及采用這種半導體來制造半導體器件的方法。
近來，已進行有關具有薄膜有源層(或稱為有源區(qū))的絕緣柵型半導體器件的研究。特別是對薄膜絕緣柵晶體管或所謂的薄膜晶體管(TFT)做了熱烈的研究。它們形成在透明的絕緣襯底上，用來控制每個圖象和驅動它的在顯示器件，如一個具有矩陣結構的液晶顯示器中的矩陣，或用作一個同樣形成于絕緣襯底上的圖象傳感器的驅動電路。根據所用的半導體的材料的晶體狀態(tài)，它們被分成非晶硅TFT或結晶硅(或稱多晶硅)TFT。
最近，正開展利用介于多晶和非晶硅之間的中間態(tài)的材料的研究。雖然中間態(tài)尚處于討論中，但所有那些用任何熱處理(如用強能量，象激光輻照，在450℃以上的溫度的退火)獲得的某些晶體狀態(tài)，在本說明書中被稱為結晶硅。
結晶硅TFT作為一個所謂的SOI技術遠被用于單晶硅集成電路中，在高集成的SRAM中它被用作一個負載晶體管。然而，在這種情況下，很少用非晶硅TFT。
還有絕緣襯底上的半導體電路的工作速度可以很高，因為在襯底和布線之間沒有電容耦合，因而提出一種技術，用它作很高速度的微處理機或很高速度的存儲器。
一般，一個處于非晶態(tài)的半導體的揚遷移率是低的，因而不能用于工作速度要求很高的TFT。還有，因為P型非晶硅的場遷移率顯著的小，不能制成P-型TFT(PMOS的TFT)，因而，不能與N溝型TFT(NMOS的TFT)結合形成一個互補MOS電路(CMOS)。
然而，用非晶半導體形成的TFT有一個優(yōu)點，OFF(關斷)電流小。因而它可被用于工作速度要求不是很高、僅一種導電類型即可、以及要求一個電荷保持能力高的TFT，如具有小矩陣規(guī)模的液晶顯示的有源矩陣電路的晶體管。然而，將非晶硅TFT用于尖端應用，如具有大規(guī)模矩陣的液晶顯示器中，是困難的。還有它自然不能用于顯示的外圍電路和要求工作速度高的圖象傳感器的驅動電路。
另一方面，結晶半導體的場遷移率大于非晶體半導體的遷移率，可以高速工作。例如，在由激光退火利用再結晶的硅膜制得的TFT中，得到地場遷移率有300cm2/V·s之大。由在正常單晶硅襯底上形成的MOS晶體管的場遷移率大約是500cm2/V·s來看，上面的遷移率則是一個極大的數值。但是，單晶硅上的MOS電路的工作速度受襯底與布線間的寄生電容所限，對用結晶化的硅膜制成的TFT來說，則沒有這種限制，因為它是形成于絕緣襯底上的。所以在這種TFT中，可達到預期顯著高的工作速度。
另外，因為不僅能得到NMOS TFT，而且同樣還能得到PMOSTFT，所以可以用結晶硅形成CMOS電路。例如，在有源矩陣系統的液晶顯示器中，已知用CMOS結晶硅TFT可構成一個環(huán)僅具有有源矩陣部分，而且還有外圍電路(如驅動器)的所謂的單片結構的系統。用于前述的SRAM的TFT正是所提示的這一點，其中的PMOS作為負載晶體管是由TFT構成的。
再有，用于單晶IC技術的自對準工藝，在正常非晶TFT中不易形成源/漏區(qū)，并且由柵極與源/漏區(qū)的幾何重疊引起的寄生電容帶來一個問題。但結晶硅TFT有顯著壓低這種寄生電容的優(yōu)點，因為它可采用自對準工藝。
然而，當沒有電壓施加于柵極(非選時期)時，結晶硅TFT的漏電流，與非晶硅TFT的漏電流相比，是大的。但采取這樣一種對策，提供一個輔助電容去補償漏電流，并將兩個TFT串聯連接，減少它用于液晶顯示時的漏電流。
例如，已經提出先形成一非晶硅，再在其上選擇地輻照激光，僅僅使外圍電路結晶化的方法，以便在同一襯底上形成具有高遷移率的單片多晶硅TFT的外圍電路，同時利用非晶硅TFT的高截止(OFF)阻抗。
然而，目前其產量還是低的，那是因為激光輻照工藝的可靠性尚有問題(如在輻照表面內輻照能量的均勻度不好)，因而終于采用一種用非晶硅TFT構成一個矩陣，再按TAB或類似方法連接單晶集成電路構成驅動電路的方法。然而，從連接的結構限制考慮，本方法要寬于0.1mm的象素間距，并且其成本也變得很高。
本發(fā)明想要解決這些難題，但不希望使工藝復雜化，最后降低成本率，提高成本。本發(fā)明想要容易地、區(qū)別對待地制造兩種類型的TFT，即一種要求遷移率高的TFF和一種要求漏電流低的TFT，同時保持批量生產，并盡量減少工藝的改動。
另外，本發(fā)明的另一個目的在于減小CMOS電路中NMOS和PMOS遷移率的差值。NMOS和PMOS間差值的減小可增加電路設計的自由度。
采用本發(fā)明的半導體電路不是萬能的。即，本發(fā)明適合于利用電場作用改變透光率或反光率的那種材料，將材料夾在面對面的兩電極間，并在電極間施加電場來顯示圖象的有源矩陣電路，如液晶顯示器；在電容內存貯電荷用于保持記憶的存儲器件，如DRAM具有動態(tài)電路的電路，如動態(tài)移位寄存器，它用MOS晶體管的MOS結構部位的電容或其它電容驅動下一個電路；以及具有數字電路和控制模擬信號輸出的電路，如圖象傳感器的驅動電路。本發(fā)明特別適合于動態(tài)電路和靜態(tài)電路混合設置的一種電路。
本發(fā)明的特征在于先在硅膜之上或之下形成含有由下列材料所組成的組中選出的一種材料的島狀膜、圓點、顆粒、團塊或線條，再使其在低于僅僅一般非晶硅熱處理過程中的結晶化溫度做較短時間的退火，即可得到結晶硅膜，這些材料如下鎳、鐵、鈷、釕、銠、鈀、鋨、銥、鉑、鈧、鈦、釩、鉻、錳、銅、鋅、金和銀，以及它們的組合物，而硅膜處于非晶態(tài)或無序晶態(tài)(例如，一種結晶好的部分和非晶部分相混的狀態(tài))，可以說基本上是處于非晶態(tài)。
退火可以在氫、氧或氮氣氛下進行。退火可以按下列條件進行(1)在含氧的氣氛中加熱A小時，然后在含氫的氣氛中加熱B小時；(2)在含氧的氣氛中加熱C小時，再在含氮的氣氛中加熱D小時；(3)在含氫的氣氛中加熱E小時，再在含氧的氣氛中加熱F小時；(4)在含氫的氣氛中加熱G小時，再在含氮的氣氛中加熱H小時；(5)在含氮的氣氛中加熱I小時，再在含氧的氣氛中加熱J小時；(6)在含氮的氣氛中加熱K小時，再在含氫的氣氛中加熱L小時；(7)在含氧的氣氛中加熱M小時，在含氫的氣氛中加熱N小時，然后在含氮的氣氛中加熱P小時；(8)在含氧的氣氛中加熱Q小時、在含氮的氣氛中加熱R小時，再在含氫的氣氛中加熱S小時；(9)在含氫的氣氛中加熱T小時，在氧氣氛中加熱U小時，再在含氮的氣氛中加熱V小時；(10)在含氫的氣氛中加熱W小時，在含氮的氣氛中加熱X小時，再在含氧的氣氛中加熱Y小時；(11)在含氮的氣氛中加熱Z小時，在含氧的氣氛中加熱A′小時，再在含氫的氣氛中加熱B′小時；或(12)在含氮的氣氛中加熱C′小時，在含氫的氣氛中加熱D′小時，再在含氧的氣氛中加熱E′小時。
關于硅膜的結晶化，過去已經提出一種先形成作為晶核或籽晶的結晶的島狀膜，再使它固相外延生長(例如日本特開平1-214110)的方法。然而，在600℃的溫度下，用此方法，可勉強生長晶體。一般，當硅從非晶態(tài)轉變?yōu)榻Y晶態(tài)時，它經受一個工藝過程，非晶態(tài)分子鏈被分開，并在把分開的分子置于不與其它分子耦連的狀態(tài)之后，分子與某些結晶化的分子相結合，而再結合成為晶體的一部分。然而分離原始分子鏈并保持它們不與其它分子耦合的狀態(tài)的能量，在此工藝過程中是大的，它阻止了結晶化反應。為提供此能量，用1000℃的溫度，需用數分鐘，或用600℃的溫度，需用數十小時。因為，時間與溫度(＝能量)有指數關系，例如，在低于600℃或在550℃，幾乎一點看不到結晶化反應的進展。固相外延結晶化的概念對此問題也不能給予任何解答。
本發(fā)明的發(fā)明者考慮到，用某些催化作用來降低前述工藝過程中的阻止能量，它完全不同于常規(guī)的固相結晶化概念。本發(fā)明者提到鎳(Ni)、鐵(Fe)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、銅(Cu)、鋅(Zn)、金(Au)以及銀(Ag)，易于與硅耦連。
例如，本發(fā)明者指出，就鎳來說，它易于制成硅化鎳(NiSix，0.4≤X≤2.5)其晶格常數接近硅晶體的晶格常數。那么，當模擬三元系-晶體硅·硅化鎳·非晶硅中的能量和其它條件時，可以觀察到，在與硅化鎳的邊界上，非晶硅易于反應，并大約發(fā)生下列反應非晶硅(硅A)+硅化鎳(硅B)→硅化鎳(硅A)+晶體硅(硅B)(硅A和硅B指示硅的位置)阻止此反應的勢能是非常低的，反應溫度也是低的。此反應式指明，在非晶硅被鎳轉變?yōu)榫w硅時，進行該反應?？梢园l(fā)現，此反應實際上起始于580℃以下，即使在450℃也能觀察到此反應。當然，溫度越高，反應進展的速度越快。用上述的其它金屬元素，也能看到相同的作用。
根據本發(fā)明，先形成一個至少含有Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、Au以及Ag之中的一種元素的膜、顆粒或團塊，如島狀、條狀、線狀、點狀或膜狀的鎳或上述其它單純金屬襯底或它們的硅化物，用作起始點，再按上述反應，把那些金屬元素從點擴展到四周，使晶體硅區(qū)域延展。另外，氧化物不適于作含有那些金屬元素的材料，因為氧化物是一種穩(wěn)定化合物，不能啟動前述反應。
從一特定點延展的晶體硅的結構，雖然不同于常規(guī)固相外延生長，但它接近于單晶硅，結晶的連續(xù)性好，因而適宜用作半導體器件，如TFT。然而，當包括加速結晶化的前述金屬如鎳等材料被均勻設置于襯底上時，會出現無數個結晶化的起始點，因此難以得到結晶性良好的膜。
當氫在作為結晶化起始材料的非晶硅中的濃度更低些，所得到的結果更好些。然而，因為當結晶進展時，會釋放出氫，故沒有看出在所得到的硅膜內的氫濃度和作為起始材料的非晶硅中的氫濃度之間的清楚的相互關系。本發(fā)明的晶體硅中的氫濃度一般高于0.001at％，低于5at％。
雖然Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、Au以及Ag被用于本發(fā)明，但這些材料一般不適合作為半導體材料的硅，因而必須除去這些材料。關于鎳，因為達到作為前述反應結果的結晶化的終止的硅化鎳容易溶于氫氟酸或氫氯酸或它們的稀釋液中，用那些酸處理，可使鎳從襯底中減少。再有，在結晶化工藝終了之后，在含氯的氣氛中，經400-600℃的處理，確實可減少那些金屬元素，含氯物，如氯化氫、變化的氯化甲烷(CH3Cl、CH2Cl2、CHCl3)、變化的氯化乙烷(C2H5Cl、C2H4Cl2、C2H3Cl3、C2H2Cl4、C2HCl5)或變化的氯化乙烯(C2H3Cl、C2H2Cl2、C2HCl3)。特別是三氯乙烯是一種容易使用的材料。Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、Au以及Ag在本發(fā)明的硅膜中的濃度一般高于0.005at％，低于1at％。
在根據本發(fā)明為半導體元件，例如TFT，制造的晶體硅膜的使用中，最好不在結晶的終端(也是從多個起始點開始的結晶化相互銜接的部位)制備半導體元件，從上面的說明可以明了，即是因為存在大的晶粒邊界(晶性不連續(xù)的部位)并因為加速結晶化的金屬元素，如鎳的濃度高。所以，在利用本發(fā)明形成半導體元件時，必須選擇最佳的包含將成為結晶化起始點并加速結晶的金屬元素，如鎳的被覆膜的圖形和半導體元件的圖形。
在本發(fā)明中，大致有兩種方法將加速結晶化的金屬元素制成圖形。第一種方法是在形成非晶硅膜之間，將即些金屬有選擇地形成膜和類似物，第二種方法是在形成非晶硅膜之后，有選擇地使那些金屬形成膜和類似物。
第一種方法可用常規(guī)光刻法或剝離法來實現。第二種方法或多或少有些復雜。即，若所形成的加速結晶化的金屬膜或類似物依附于非晶硅膜，當膜形成時，金屬和非晶硅局部發(fā)生相互反應，產生硅化物。因而，當形成金屬膜或類似物之后制成圖形時，必須全面腐蝕硅化物層。
按第二種方法，剝離方法比較容易實施。在此情況下，有機材料，如光刻膠，或無機材料，如氧化硅或氮化硅可用作掩模材料。在選擇掩模材料時，必須考慮處理溫度。另外，掩模的作用也因材料而異，必須全心關注它。特別是，如果膜不是充分的厚，用各種CVD方法形成的氧化硅或氮化硅膜會有許多針孔，因而結晶化可能是從不希望的部位展開。
一般地是在用這些掩模材料形成被覆膜之后，實施刻圖，以便有選擇地露出非晶硅的表面。然后，形成加速結晶化的金屬膜或類似物。
本發(fā)明中必須注意在硅膜中金屬元素的濃度。再好莫過于金屬含量小，但使含量總保持恒定也是至關重要的。那是因為，如果金屬元素的含量有明顯的起伏，將導致所制造的各批格點的結晶度的顯著起伏。特別當要求金屬元素的含量更小些時，就變得更難的減小含量的起伏。
在第一方法中，因為選擇形成的金屬膜或類似物是被非晶硅膜覆蓋的，則不能去掉后者去調節(jié)它的含量。依照本發(fā)明所要求金屬元素的含量，金屬膜或類似物的厚度薄到只有數至數+之薄，因而很難以良好的再現性來形成該膜。
這同樣適用于第二方法。不過，與第一種方法相比，第二種方法尚有改進的余地，因為在本方法中，加速結晶化的金屬膜或類似物存在于表面。即，先形成一個足夠厚的金屬膜，在退火使非晶硅膜與金屬膜局部發(fā)生反應，產生硅化物之前，在低于退火溫度的溫度下，實施一次熱處理(預退火)。然后，腐蝕掉未經反應的金屬膜。這雖然與所用的金屬有關，特別是對Ni、Fe、Co、Ti和Cr沒問題，因為，有一種對金屬膜和硅化物的腐蝕速率都十分大的腐蝕劑。
在此情況下，所得到的硅化物的厚度是由熱處理(預退火)的溫度和時間所決定的，而金屬層的厚度幾乎與它無關。因此，在非晶硅膜中所引入的金屬元素的微小含量是可控制。
本發(fā)明還應用，當半導體表面被氧化硅或氮化硅覆蓋膜(保護膜)蓋住時和使結晶硅TFT在450-1000℃最好在500-800℃在含氧、氫或氮的氣氛中結晶化時表面未被覆蓋時，結晶度存在差異的情況。該氣氛可以是含氧的氣氛，含氫的氣氛，含氮的氣氛、含氧和氫的氣氛、含氧和氮的氣氛、含氫和氮的氣氛以及含氧、氫及氮的氣氛。
前述結晶化可按下列條件進行(1)在含氧的氣氛中加熱A小時，然后在含氫的氣氛中加熱B小時；(2)在含氧的氣氛中加熱C小時，再在含氮的氣氛中加熱D小時；(3)在含氫的氣氛中加熱E小時，再在含氧的氣氛中加熱F小時，(4)在含氫的氣氛中加熱G小時，再在含氮的氣氛中加熱H小時；(5)在含氮的氣氛中加熱I小時，現在含氧的氣氛中加熱J小時；(6)在含氮的氣氛中加熱K小時，再在含氫的氣氛中加熱L小時；(7)在含氧的氣氛中加熱M小時，在含氫的氣氛中加熱N小時，然后在含氮的氣氛中加熱P小時；(8)在含氧的氣氛中加熱Q小時，在含氮的氣氛中加熱R小時，再在含氫的氣氛中加熱S小時；(9)在含氫的氣氛中加熱T小時，在含氧的氣氛中加熱U小時，再在含氮的氣氛中加熱V小時；(10)在含氫的氣氛中加熱W小時、在含氮的氣氛中加熱X小時，再在含氧的氣氛中加熱Y小時；(11)在含氮的氣氛中加熱Z小時，在含氧的氣氛中加熱A′小時，再在含氫的氣氛中加熱B′小時；或(12)在含氮的氣氛中加熱C′小時，在含氫的氣氛中加熱D′小時，再在含氧的氣氛中加熱E′小時。尤為可取的是(4)在含氫的氣氛中加熱G小時，再在含氮的氣氛中加熱H小時，(5)在含氮的氣氛中加熱I小時(例如4小時)，再在含氧的氣氛中加熱J小時(例如1小時)，或(6)在含氮的氣氛中加熱K小時(例如4小時)，再在含氫的氣氛中加熱L小時(例如1小時)。當存在覆蓋膜時，一般來說結晶性是好的，因此可以得到高遷移率的TFT。然而，一般其漏電流變得顯著。另一方面，無覆蓋膜的TFT的優(yōu)點在于漏電流小，可是結晶性不好，其遷移率低，因為它依溫度實現非晶態(tài)。認為其特性是受滲入有源層的氣氛中的氫、氧或氮所控制，結晶化可以在例如氮中，然后再在氫或氧中來實現。在同一襯底、同一時間以及同一工藝過程中形成特性不同的TFT。例如，前一種遷移率高的TFT可以用作矩陣中的驅動電路，而后一種漏電流小的TFT可以用作矩陣中的TFT。
與PMOS的遷移率相比，或者可以相對降低NMOS的遷移率，在CMOS電路中，靠優(yōu)選的條件，在NMOS區(qū)上不設置保護膜，而在PMOS區(qū)上設備保護膜，幾乎可以消除兩者間的差別。
熱結晶化的溫度是個重要參數，而TFT的結晶性在本發(fā)明是由溫度決定的。一般，熱退火的溫度是受襯底和其它材料限制的。就襯底材料的限制而論，當用硅和二氧化硅用作襯底時，熱退火溫度可高到1100℃。對于Coning 7059玻璃，一種典型的無堿玻璃，要求退火溫度低于650℃。然而，在本發(fā)明基于上述原因，必須為每個TFT，而不是為襯底，設置所要求的重要特征。當退火溫度高時，一般會促進晶體TFT的生長，遷移率提高，以及漏電流也提高。所以退火溫度應為450～1000℃。最好是500～800℃，以便在同一個類似本發(fā)明的襯底上得到不同特征的TFT。
本發(fā)明的一個實施例是，在液晶顯示器有源矩陣電路或類似電路的顯示單元中，多晶硅TFT被用作開關晶體管，當使有源層結晶化時，在有源矩陣區(qū)不設置保護膜，另一方面，在外圍電路區(qū)設置護膜，使前者轉變成漏電流小的TFT，使后者轉變成遷移率高的TFT。
圖8(A)表示如前面所述的具有一個顯示電路部分(有源矩陣)和為它而設的驅動電器(外圍電路)的一個裝置的構思圖。在圖中，表示一個顯示裝置，其中安置一個數據驅動器101和門驅動器102，中間安置一個具有TFT的有源矩陣103，通過絕緣襯底107上的門線105和數字線106，將這些驅動器部分與有源矩陣相連接。有源矩陣103是具有NMOS或PMOSTFT的象素單元的集合(圖中的PMOS)。
對于驅動部分的CMOS電路，在有源層內的雜質，如氧、氮和碳的濃度最好是低于1018/cm3，或優(yōu)選低于1017/cm3，以便獲得高遷移率。其結果是，TFT的閥值電壓，例如在NMPS是0.5～2V，在PMOS是-0.5～-3V，而遷移率在NMOS為30～150cm2/V·s，在PMOS為20～100cm2/V·s。
另一方面，采用在1V的漏電壓下其漏電流低至1pA的單個的或各個串聯的元件，能降低并能進一步完全消除有源矩陣部分的輔助電容。
本發(fā)明的第二個實施例涉及一個半導體存儲器。一個用單晶IC制成的半導體存儲器件早已達到其速度極限。雖然，必須增加晶體管的電流容量，以便使它以更高有速度工作，這將導致功耗的進一步增加，但不能以增加驅動電壓來加以處理，因為對DRAM(來說)，電容的容量不能再增加，它是靠電容器中存儲電荷來執(zhí)行記憶功能的。
為什么說單晶IC已經達到了它的速度極限，原因之一是因為由襯底和布線的電容帶來很大的損耗，如果用絕緣體做襯底，無須增加功耗即能以足夠高的速度工作?；诖嗽颍呀浱岢鲆环N具有SOI(在絕緣體上的半導體)結構的IC。
就1晶體管/單元的結構來說，一個DRAM的電路布局與前述的液晶顯示裝置的布局幾乎相同，而在一個其結構不同于那種結構(例如3晶體管/單元)的DRAM中，當有源層晶體化時，在存儲器存儲單元(bit)部分不設置保護膜，相反，在驅動電路區(qū)域上設置保護膜，因為要求按照與前述液晶顯示裝置相同的方法，以足夠高的速度工作，使前者轉變?yōu)槁╇娏餍〉腡FT，使后者轉變?yōu)槁╇娏鞔蟮腡FT。
這種半導體存儲器的基本組合結構與圖8A所示的結構相同。例如，在DRAM中，標號(101)可以是一個列解碼器，(102)是個行解碼器，(103)是個存儲元件部分，(104)是個單位存儲單元(bit)，(105)是位(bit)線，(106)是字線以及(107)是(絕緣)襯底。
本發(fā)明的第三個應用例是個用于圖象傳感器或類似器件的驅動電路，圖8(B)表示圖象傳感器的1位(比特)電路的實例，其中的觸發(fā)電路108和緩沖電路109一般由CMOS電路構成，并要求響應速度高，以便跟上施加給掃描線的高速脈沖。另一方面，位于信號輸出級的TFT 110起一個控制作用，從移位寄存器108和109接收一個信號，經光電二級管，把積聚的電荷釋放到數據線。
對該TFT 110不僅要求響應速度高，而且要求漏電流小。所以，在該電路中，在電路108和109區(qū)域結晶時要設置保護膜，使它轉變?yōu)楦哌w移率的TFT。相反，在TFT 110區(qū)域結晶時不須設置保護膜，使它轉變成低漏電流的TFT。
在本發(fā)明中，氧化硅、氮化硅或氧氮化硅(SiNxOy)可用作覆蓋膜。雖然膜越厚，覆蓋性能越好，但必須權衡生產率和保護性能，以便確定厚度，因為欲形成厚膜，則須花費時間。盡管覆蓋性能隨膜的質量而異，一般來講，對氧化硅厚度必須大于20nm，對氮化硅厚度必須大于10nm。當綜合考慮批量生產率和可靠性時，對氧化硅膜和氮化硅膜，其厚度最好都是20～200nm。
本發(fā)明的上述和其它優(yōu)點，通過下面的說明和附圖，將變得更加清楚，在各個視圖中，相同的標號代表相同的元部件。


圖1(A)～1(C)是表示本實施例(TFT的結晶與布局)的頂視圖；圖2(A-1)、2(A-2)及2(B)～2(D)是表示實施例工藝(選擇結晶工藝)的剖面圖；圖3(A)～3(C)是表示該實施例(見第一實施例)工藝的剖面圖；圖4(A)～4(C)是表示該實施例(見第一實施例)工藝的剖面圖；圖5(A)～5(C)是表示該實施例(見第二實施例)工藝的剖面圖；圖6(A)～6(C)是表示該實施例(見第三實施例)工藝的剖面圖；圖7(A)～7(E)是表示該實施例(見第四實施例)工藝的剖面圖；圖8(A)是當本發(fā)明被用于一有源矩陣裝置之案例的方框圖；圖8(B)是當本發(fā)明被用于一圖象傳感器的驅動電路的一個電路圖9(A)～9(C)是表示該實施例工藝的剖面圖；圖10(A)～10(C)是表示該實施例工藝的剖面圖；以及圖11(A)～11(D)是表示該實施例工藝的剖面圖。
實施例1在本實施例中將介紹，用在Coning7059玻璃襯底上形成的各個島狀鎳膜作起始點，使非晶硅膜結晶化，用所得到的晶體硅膜制造TFT的方法。根據島狀鎳膜是在非晶硅膜之上還是之下形成，則有兩種形成島狀鎳膜的方法。圖2(A-1)表示在硅膜下形成鎳膜的方法，而圖2(A-2)表示在硅膜上形成鎳膜的方法。對后一方法必須特別小心，因為在工藝中，有選擇地腐蝕鎳是在非晶硅膜的整個表面上形成鎳之后，鎳和非晶硅相互反應，盡管其量很少，將產生硅化鎳。因為如果硅化鎳照原樣留下來，則不能得到好的結晶硅膜，本發(fā)明目的之在于，必須用氫氯酸或氫氟酸完全去掉硅化鎳。因此，非晶硅從原始狀態(tài)變薄些。
另一方面，對前一種情況，雖然沒有引起這種問題，在此情況下，除島狀部分之外，也用腐蝕法完全去掉鎳膜。用氧等離子或臭氧處理襯底，使島區(qū)以外的鎳氧化，可以排除殘留鎳的影響。
不論哪一種情況，均用等離子CVD方法，在襯底1A(Coning7059)上形成厚度為2000的底層氧化硅膜1B。用等離子CVD方法或真空CVD法制備非晶硅膜1，厚200～3000，優(yōu)選500～1500?；?50～450℃退火0.1～2小時去氫，把膜內氫的濃度保持在5at％以下之后，容易使非晶硅膜結晶化。
就圖2(A-1)而論，是在形成非晶硅膜1之前，用濺射法使鎳膜堆積到50-1000，優(yōu)選100-500。再刻圖形成島狀鎳區(qū)2。
就圖2(A-2)而論，則相反，是在形成非晶硅膜1之后，用濺射法使鎳膜堆積到50-1000，優(yōu)選100-500，再刻圖形成島狀鎳區(qū)2。圖1A表示上述的狀態(tài)。
每個島區(qū)鎳是2×2μm的方形，間隔設定為5-50μm或例如20μm。用硅化鎳代替鎳，也取得了同樣的效果。當要形成鎳時，將襯底加熱至100-500℃，優(yōu)選180-250℃，能得到良好的結果。那是因為改進了底層硅化鎳層與鎳膜的粘附，還因為由氧化硅與鎳反應產生硅化鎳，用氮化硅、碳化硅或硅代替氧化硅也能得到相同的效果。
然后在氮氣氣氛中在450-580℃或例如在550℃退火8小時。這退火也可以在氮和氫混合氣氛中進行。或者，此退火可以在氫氣氣氛中進行X1小時，然后在氮氣氛中進行X2小時。圖2(B)表示此工藝的中間狀態(tài)，其中的鎳從島狀鎳區(qū)2推進到靠近中心的邊緣，成為硅化鎳3A，鎳已通過的部位3已變成晶體硅。然后如圖2(C)所示，從兩個島狀鎳膜起始的結晶化銜接，而硅化鎳3A留在中間，從而結晶化結束。
圖1(B)表示從上看此狀態(tài)中的襯底，其中圖2(C)中的硅化鎳是晶間的邊界4。當繼續(xù)退火時，鎳沿晶間邊界4移動，聚集島狀鎳區(qū)的中間區(qū)5(雖然在此狀態(tài)下未保持它們原來的形狀)。
用上述工藝可以得到晶體硅，但不希望鎳從在此時產生的硅化鎳擴散到半導體涂覆膜中。最好用氫氯酸或氫氟酸腐蝕，消除鎳高度集聚的區(qū)域。再有，因為鎳和硅化鎳的腐蝕速度十分大，在用氫氯酸或氫氟酸腐蝕時，硅膜不受影響。同時去掉原設置鎳的生長點的區(qū)域。圖2(D)表示腐蝕后的狀態(tài)。原來是晶間邊界的部位轉變?yōu)橐粋€槽4A。這對形成半導體TFT的區(qū)域(有源層或類似層)是不希望的，以致要收縮該槽。如圖1(C)所示，不使半導體區(qū)6跨過晶間邊界4來布局TFT。即，在平行襯底的水平方向，不在涂覆膜的厚度方向，在鎳作用下的晶體生長區(qū)內形成TFT。應均勻安排晶體生長方向，還應盡量縮小殘留的鎳。另一方面，柵線7可以跨越晶間邊界4。
圖3和圖4表示用上述工藝得到的晶體硅制作TFT的方法實施例。在圖3(A)中，中間的標號字符X指示圖2中原來是槽4A的地方，如圖所示，在布局半導體TFT區(qū)域時，不能跨過X部位。即，將圖2所示工藝所得到晶體硅膜構圖形成島狀半導體區(qū)11a和11b。然而，用諸如RF等離子CVD、ECR等離子CVD或濺射形成作為柵絕緣膜的氧化硅膜12。
進一步，用真空CVD方法摻雜1×1020～5×1020/cm3的磷，形成厚3000～6000的多晶硅膜，然后將它構成圖(圖3(A))，形成柵電極13a和13b。
然后，用等離子摻雜方法摻入雜質。至于摻雜氣體，對N型TFT，使用磷化氫(PH3)，對p型TFT，使用乙硼烷(B2H6)。對磷化氫加速電壓是80KeV，對乙硼烷是65KeV。在550℃退火4小時，激活雜質，以形成雜質區(qū)14a到14b。用光能，如激光退火或閃光燈退火的方法，也可以用于激活(圖3(B))。
最后，淀積一層厚5000的氧化硅膜作為層間絕緣體15，與正常制作TFT的情況類似，通過該層形成接能孔，在源和漏區(qū)形成布線和電極16a～16d。
TFT(圖中N溝型)就是按上述工藝制備的。所得到的TFT的場效應遷移率，在N溝型是40～60cm2/V·s，在P溝型是30～50cm2/V·s。
圖4表示如何制備鋁柵TFT的工藝。在圖4(A)中，中間的標號字符X指明原是圖2中槽4A的地方。對半導體TFT區(qū)域的設置不應跨過X部位。即，將按圖2所示工藝得到的晶體硅膜3構圖形成島狀半導體區(qū)21a和21b。然后，用諸如RF等離子CVD、ECR等離子CVD或測射方法形成作為柵絕膜的氧化硅膜22。當用TEOS(四乙氧硅烷)和氧化原始氣體摻雜等離子CVD方法時，能得到滿意的效果。然后，濺射淀積含1％硅的鋁膜(厚5000)，再構圖形成柵導線和電極23a和23b。
接著，將襯底浸入3％酒石酸的乙烯乙二醇溶液中，設置鎳作為陰極，鋁線作陽極，再在二者間通以電流，實施陽極氧化。起初按2V/分增高其電壓來施加電流，當達到220V時，將電壓固定。當電流變成小于10μA/M2，停止通電，結果，如圖4(A)所示形成厚2000的陽極氧化層24a和24b。
然后用等離子體摻雜方法摻入雜質。關于摻雜氣體，對N型TFT用磷化氫(PH3)，對P型TFT用乙硼烷(B2H6)。附圖表示N型TFT。對磷化氫加速電壓是80KeV，對乙硼烷是65KeV。用激光退火激活雜質，形成雜質區(qū)25a至25d。所用的激光是KrF激光(波長248nm)，用能量密度為250～300mJ/cm2的激光脈沖輻照5次(圖4(B))。
最后，淀積厚5000的氧化硅膜，作為層間絕緣體26，類似于正常制備TFT的情況，通過該層形成接觸孔，以便形成源和漏區(qū)的布線和電極27a～27d(圖4(C))。
所得到的TFT的場遷率是，在N溝型為60～120cm2/V·s，在P溝型TFT為50～90cm2/V·s。在用此種TFT制作的移位寄存器中，確認在17V的漏電壓，工作在6MHz，在20V漏電壓工作在11MHz。
實施例2圖5表示一種制作鋁柵TFT的情況，與圖4所示相似。然而，在此實施例中，非晶硅被用作有源層。如圖5(A)所示，在襯底31上淀積一層厚2000～3000的非晶硅膜33。在非晶硅膜中可以混入適量的P型或N型雜質。按上所述形成島狀鎳或硅化鎳涂覆膜34A和34B，在此狀態(tài)下，在550℃退火8小時，或在600℃退火4小時，使非晶硅膜橫向生長而結晶化。
然后，將如此得到的晶體硅膜構成如圖5(B)所示的圖形，此時，因為在圖中的中部(鎳或硅化鎳膜34A和34B之間的中間部位)的硅膜含有大量有鎳，實施刻圖時，要去掉此部位，以形成島狀硅區(qū)35A和35B。然后，在其上再淀積基本上本征的非晶硅膜36。
此后，如圖5(C)所示，用諸如氮化硅或氧化硅之物質形成一層涂覆膜，作這柵絕緣膜37。用鋁形成柵電極38，再用與圖4情況相同的方法實施陽極氧化。然后用離子摻雜方法擴散雜質，以形成雜質區(qū)39A和39B。然后再淀積層間絕緣體40，形成接觸孔以及在源的漏區(qū)形成金屬電極41A和41B，完成TFT。該TFT的特征在于，在源和漏部位的半導體膜是厚的，其阻抗是小的。其結果，降低了源和漏區(qū)的阻抗，改進了TFT的特征。再有，接觸可能容易形成接觸孔。
實施例3圖6表示制作CMOS型TFT的工藝過程。如圖6(A)所示，在襯底51上淀積一底層氧化硅膜52，再在其上淀積一層厚1000～1500的非晶硅膜53。然后如上所述，形成島狀鎳或硅化鎳涂覆膜54，在此狀態(tài)在550℃實施退火。硅化鎳區(qū)55沿涂覆膜的平面方向，而不是厚度方向移位，以此工藝推進結晶化。退火4小時，使非晶硅膜變成如圖6(B)所示晶體硅。硅化鎳區(qū)59A和59B隨著結晶化的推進被推向邊緣。
將如此得到的晶體硅膜構圖形成如圖6(B)所示的島狀硅區(qū)56。這里應特別小心，鎳被高度集聚在島區(qū)的兩端。在形成島狀硅區(qū)之后，形成柵絕緣膜57以及柵電極58A和58B。
然后，用離子摻雜方法擴散雜質形成N型雜質區(qū)60A和P型雜質區(qū)60B，如圖6(C)所示。此時，可以用磷作為N型雜質(摻雜氣體是磷化氫PH3)進行摻雜，用60～110KeV的加速電壓使摻雜遍布整個表面，然后用光刻膠覆蓋N溝型TFT區(qū)，之后再例如，用硼作為P型雜質(摻雜氣體是乙硼烷B2H6)，再用40～80KeV的加速電壓進行摻雜。
摻雜后，用類似于圖4情況的激光輻照，使源和漏區(qū)激活。然后，再淀積層間絕緣體61形成接觸孔以及在源和漏區(qū)形成金屬電極62A、62B和62C，制成TFT。
實施例4圖7表示第四個實施例。本實施例涉及一種方法，其中，用第一次熱處理(預退火)使鎳膜與非晶硅膜的一部分反應，在去掉未反應的鎳膜后，再退火使非晶硅膜化，產生硅化物。
用濺射法在襯底(Coning No.7059)701上形成一底層氧化硅膜702(厚2000)。然后，形成一層厚300～800，例如厚500的硅膜703。再用等離子CVD法形成一層氧化硅膜704。該氧化硅膜704用作掩膜材料，其厚度優(yōu)選在500～2000。若太薄，因針孔使結晶化從意外的地方展開，若太厚，為形成厚膜要花更多時間，這不適于批量生產。因而這里設在1000。
之后，用公知的光刻工藝，將氧化硅膜704構圖。然后用濺射法形成一層鎳膜705(厚500)。鎳膜705的厚度最好比100厚[圖7(A)]。
然后，使它在氮氣氣氛內，在250～450℃(一種預退火工藝)退火10～60分鐘。例如，在450℃退火20分鐘。結果，在非晶硅內形成一層硅化鎳706。該層的厚度由預退火的溫度和時間決定，而幾乎與鎳膜的厚度無關(圖7(B))。
之后，腐蝕該鎳膜。硝酸或氫氯酸溶液適用于此腐蝕。在用這些腐蝕劑腐蝕鎳膜過程中，硅化鎳層乎不被腐蝕。在本實施例中，使用一種在硝酸中加入作為緩沖劑的乙酸的腐蝕劑。其配比是硝酸∶乙酸∶水＝1∶10∶10。在去掉鎳膜之后，在550℃退火4～8小時(一種結晶化退火工藝)。
在結晶化退火工藝中，試過數種方法。第一種方法，如圖7(C)所示，在實施此工藝時，同時保留掩模材料704。結晶化按圖7(C)箭頭所指方向推進。第二種方法是在去掉所有的掩模露出硅膜之后進行退火。第三種方法是在去掉掩模材料之后，在硅膜上形成由氧化硅或氮化硅組成的作為保護膜的新的涂覆膜707之后，進行退火，如圖7(D)所示。
雖然第一種方法簡單，但掩模材料704的表面在預退火步驟與鎳的反應，并在更高溫度的結晶化退火工藝中變成硅化物，幾乎不能腐蝕。即，因為硅膜和掩模材料704的腐蝕速率幾乎相等，為掩模材料去掉后，硅膜被露出的部位也大量被腐蝕，在襯底上產生臺階。
第二種方法很簡單，很容易進行腐蝕，因為在結晶化退火工藝之前，掩模材料與鎳的反應輕微。然而，當進行結晶化退火時，硅表面完全被暴露，后來制造的TFT或類似物的特性要變壞。
雖然第三種方法可以穩(wěn)定地得到優(yōu)質晶體硅膜。但很復雜，因為增加一些工藝過程。至于第四種方法，是第三種方法的一種改型，該方法包括在硅表面被暴露的狀態(tài)下，放入一個爐內，先通氧在500～550℃加熱大約1小時，以便在表面形成厚20～60的薄氧化硅膜，作為對結晶化退火條件的探討改為通氮。根據該方法，在結晶化起始階段形成氧化膜。但在此氧化階段只在硅化鎳膜的附近被結晶化，后來將用作TFT的區(qū)(圖中右側部位)，沒有被結晶化。因此，在遠離硅化鎳層706的區(qū)域硅膜的表面是很平坦的。特性比第二種方法改進許多，與第三種方法幾乎相等。
晶體硅膜是這樣得到的。從此以后，將硅膜703構圖，同時去掉鎳濃度高的部位(設置生長起始區(qū)的區(qū)域)和生產點(在圖中箭頭末端的斜線部位)，同時只保留鎳濃度低的區(qū)域。按上所述，形成將用于TFT有源層的島狀硅區(qū)708。然后用等離子CVD形成厚1200由氧化硅構成的柵絕緣膜709，覆蓋住區(qū)域708。再用厚6000的摻磷硅膜形成柵電極710和第一層的布線711，用柵電極710作掩模，以自對準方式，將雜質注入有源層708，形成源/漏區(qū)712。然后用可見或近紅外強光輻照，對改進結晶化是有效的。再用等離子CVD法形成厚6000的氧化硅膜做層間絕緣體713。最后，在層間絕緣體中制出接觸孔，再用厚6000的鋁膜形成第二布線714、源/漏電極兼布線715。以上述的工藝完成TFT(圖7(E))。
實施例5圖9表示本實施例。在本實施例中，在TFT型液晶顯示裝置的有源矩陣區(qū)和外圍電路中，形成多晶硅TFT。
首先，在有耐熱性質的玻璃襯底如石英玻璃120上，用濺射法，淀積厚20～200nm的一底層氧化膜121。再用甲硅烷或乙硅烷作原材料，用等離子CVD法或真空CVD法。在其上淀積30～50nm的非晶硅膜。這里，氧或氮在非晶硅膜中的濃度低于1018/cm3，最好低于1017/cm3。本實施例中，將氧的濃度設置在低于1017/cm3。用濺射法在非晶硅膜上形成厚100-150nm的氧化硅膜或厚30-100nm的氮化硅膜作為覆蓋膜。然后構圖，僅留下外圍電路區(qū)域的覆蓋膜122。然后，在含20-100vol％的氧或氫的氬或氮的氣氛中(600℃)保存4-100小時，使它結晶。結果，外圍電路區(qū)的硅膜123A的結晶性是好的，而象素區(qū)的硅膜123B的結晶性不好。圖9(A)示出此狀態(tài)。
接下來，將硅膜構成如圖9(B)所示的用于形成外圍電路TFT區(qū)124A和用于形成象素TFT區(qū)124B的島狀。然后用濺射法或類似方法形成柵氧化膜125。這可用TEOS(四乙氧硅烷)的等離子CVD法代替濺射法形成。當用TEOS形成該膜時，最好在形成當中或之后，在高于650℃的溫度退火0.5-3小時。
在此之后，用LPCVD法形成厚0.2-2μm的N-型硅膜，并將它構成圖形，在每個島區(qū)形成柵電極126A-126C。具有較好耐熱性能的金屬材料，諸如鉭、鉻、鈦、鎢和鉬可用來代替。
然后，用柵電極部分作掩模，以自對準方式，用離子摻雜法，把雜質注入每個TFT的島狀硅膜。此時，首先采用磷化氫(PH3)作摻雜氣體，把磷注入整個表面，然后用光刻膠覆蓋圖中右側的島區(qū)124A和矩陣區(qū)，之后采用乙硼烷(B2H6)作摻雜氣體，把硼注入到左側的島區(qū)124A。磷的劑量設置為2-8×1015/cm2，而硼的劑量是4-10×1015/cm2，因此硼的劑量應超過磷的劑量。這樣就產生一個P型區(qū)127A和N-型區(qū)127B及127C。
在550和750℃間的溫度退火2-4小時進行激活它。本實施例中，在600℃進行熱退火24小時。該退火工藝激活了離子注入區(qū)。
用激光退火可以完成此工藝。因為用激光退火時，對襯底的熱損傷小，所以可以用普通無堿玻璃，例如，Conign 7059。另外，可用耐熱性差的材料如鋁作柵電極材料。按上述的工藝產生了P型區(qū)127A及N-型區(qū)127B和127C。這些區(qū)的薄層電阻是200-800Ω/□。
此后，用濺射法在整個表面形成厚300-1000nm的氧化硅膜，作為層間絕緣體128。這可以是用等離子CVD法形成的氧化硅膜。用等離子CVD法。特別是用TEOS作原材料，可以得到階梯覆蓋良好的氧化硅膜。
然后用濺射法產生一層ITO膜，再構圖形成象素電極129。在TFT源/漏(雜質區(qū))產生接觸孔，以形成氮化鈦或鉻制成的布線130A-130E。圖9(C)表示用左側的NTFT和PTFT產生反向器電路。布線130A-130E可以是氮化鈦或鉻為底層的鋁多層布線，以便降低薄層電阻。最后，在氫氣中，在200-350℃退火0.5-2小時，以減少硅有源層的懸空鍵。外圍電路和有源矩陣電路可一起集成。在本實施例中，在外圍電路部，典型的遷移率對NMOS為80cm2/V·s，對PMOS為50cm2/V·s，而在象素TFT(NMOS)中，遷移率是5-30cm2/V·s。
實施例6圖10表示本實施例。在本實施例中，采用本發(fā)明減少CMOS電路中的NMOS和PMOS的遷移率之差。
首先，用濺射法在Coning7059襯底131上淀積厚20-200nm的底層氧化膜132。用甲硅烷或Z硅烷作原材料，用等離子CVD法或真空CVD法，再在其上淀積厚50-250nm的非晶硅膜。在非晶硅膜中氧或氮的濃度底低于1018/cm3或最好低于1017/cm3。為此目的，真空CVD法是適宜的。本發(fā)明中，氧濃度被設置為低于1017/cm3。
在PMOS區(qū)上設置覆蓋膜133(厚50-150nm的氧化硅膜)。然后在氬氣或在含50％以上的氧或氫的氮的氣氛中，在600℃退火4-100小時使之結晶化。其結果，在覆蓋膜之下的區(qū)域134A的結晶性雖好，但無覆蓋膜的區(qū)域134B結晶性卻不好。圖10(A)表示出此種狀態(tài)。
接著，將硅膜構成島狀，以便形成PMOS區(qū)135A和NMOS區(qū)135B，構圖10(B)所示。
然后用濺射法形成厚50-150nm的氧化硅膜125，覆蓋這些島區(qū)作為柵絕緣膜136。然后用濺射法形成厚0.2-2μm的鋁膜，并構圖形成柵電極。在電解液中給它輸送電能，在柵電極之上和側面形成陽極氧化膜。用上述的工藝在每個島狀區(qū)形成柵電極部分137A和137B。
然后，用離子摻雜法，用柵電極部分作掩膜以自對準方式，將雜質注入每個TFT的島狀硅膜。此時，首先用磷化氫(PH3)作摻雜氣體，把磷注入整個表面，用光刻膠僅覆蓋圖中的島區(qū)135B，用乙硼烷(B2H6)作摻雜氣體，將硼注入島區(qū)135A。磷的劑量設置為2-8×1015/cm2，硼的劑量設置為40-10×1015/cm2，以使硼的劑量超過磷的劑量。
雖然摻雜過程破壞了硅膜的結晶性，但它的薄層電阻仍可保持在1KΩ/□左右。然而，若此種程度的薄層電阻還高，再在600℃退火2-4小時，可降下薄層電阻。用強光或激光輻照可得到相同效果。
這樣就形成了P型區(qū)138A和N-型138B。這些區(qū)的薄層電阻為200-800Ω/□。然后用濺射法在整個表面上形成厚300-1000nm的氧化硅膜作層間絕緣體139。這可以是用等離子CVD法形成的氧化硅膜。用等離子CVD方法特別是用TOES作原材料，可得到階梯覆蓋良好的氧化硅膜。
然后在TFT的源/漏(雜質區(qū))形成接觸孔，以形成鋁布線140A-140D。最后，在氫氣中的250-350℃的溫度退火2小時，以減少硅膜的懸空鍵。用上述工藝得到的TFT的典型遷移率，對PMOS和NMOS均為60cm2/v·s。當用本發(fā)明的工藝制作移位寄存器時，證實在20V的漏電壓下，工作在10MHz以上。
實施例7圖11表示本實施例。本實施例涉及晶體管和硅電阻相結合的電路。用雜質摻雜的硅可用作晶體管的保護電路。首先，用濺射法在Coning7059襯底140上淀積厚20-200nm的底氧化膜。在其上，再用等離子CVD法或真空CVD法，以甲硅烷或乙硅烷作原作料，淀積厚100-250nm的非晶硅膜。這里，在非晶硅膜中，氧或氯的濃度層低于1018/cm3，或最好低于1017/cm3。
淀積20-200nm的氧化硅覆蓋143，并在氬或氮的氣氛中，在600℃退火4-100小時，使其結晶化。圖11(A)表示出此狀態(tài)。
下面，將硅膜構成島狀，以形成晶體管區(qū)144A和電阻區(qū)144B，如圖11(B)所示。然后用濺射法形成厚50-150nm的氧化硅膜覆蓋那些島區(qū)作柵絕緣膜145。然后，用濺射法形成厚0.2-2μm的鋁膜，再構圖形成柵電極。給在電解液內的鋁膜輸送電能，在柵電極的上部和側面形成陰極氧化膜。用上述的工藝，在每個島區(qū)上，形成柵電極部分146。
然后，用柵電極部分作掩膜，以自對準方式，用離子摻雜法，把雜質，如磷注入到每個TFT的島狀硅膜。磷的劑量為2-8×1015/cm2。
用上述的摻雜工藝形成雜質區(qū)147A和147B。因為相同的雜質量被注入到兩個摻雜區(qū)。當按照實際的要求熱退火時，它們表示出相同的電阻率。然而，情況卻是，例如當對后者要求較高的電阻時，而前者反倒要求較低的電阻。然后，僅在晶體管區(qū)，如圖11(C)所示，形成厚50-150nm的氧化硅覆蓋膜148。然后在含大于50vol％的氧或氫的氮或氬的氣氛中，在550-650℃的溫度，退火4-20小時。可用磷化氫代替氧或氫。然而，退火溫度最好低于800℃，因為倘若退火溫度太高，磷化氫將被熱分解，并擴散到半導體中，反而降低了電阻率。當雜質的電阻區(qū)是P-型時，可以用乙硼烷(B2H6)。
用上面的工藝，當晶體管的雜質區(qū)的薄層電阻是20-800Ω/□時，電阻的雜質區(qū)的薄層電阻是2K-100Ω/□。用濺射法在整個表面上形成厚300-1000nm的氧化硅膜，作為層間絕緣體149。這可以是用等離子CVD法形成的氧化硅膜。用等離子CVD法，特別是用TEOS作原材料，可以得到覆蓋階梯良好的氧化硅膜。
在TFT的源/漏(雜質區(qū))形成接觸孔，以形成鋁布線150A-150C。最后，在氫氣中在250-350℃溫度退火0.5-2小時。以便減少硅膜懸空鍵。經上述工藝可區(qū)分其厚度相同，雜質注入量相同的區(qū)域的薄層電阻。
如上所述，在某種意義上說，本發(fā)明是個劃時代的發(fā)明，這促進了非晶硅在較低溫度和較短時間實現結晶化，并為工業(yè)提供不可估量的效益。因為所用的設施、儀器和技術很普通的，而對批量生產則是極為優(yōu)良的。雖然在前述的實施例中，著重對鎳進行了解釋，而同樣的工藝可適用于另一些加速結晶化的金屬元素，例如Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、Au和Ag中的任一元件素。
例如，假定處理一片襯底須花兩分鐘，而在常規(guī)固相生長方法中需要15個退火爐，因為至少需要24小時的退火。本發(fā)明可使退火爐的數減到小于1/6，因為退火時間可縮短到4小時或更短的時間。由于襯底加工成本的下降，以及TFT成本的下降，以此生產率的提高、設備投資的降低以及因此而來的新需求的上升。所以，本發(fā)明對工業(yè)是很有利的，理所當然地應獲得專利。
另外，本發(fā)明以TFT有源層結晶條件的最小改動一有或者無覆蓋膜，解決了常規(guī)的結晶硅TFT生產工藝中的難題。
本發(fā)明尤其可改進動態(tài)電路和具有該電路的裝置的可靠性和性能。一般，雖然對液晶顯示的有源矩陣來說，結晶硅TFT的ON/OFF比是低的，并無論如何均難以投入實用，本發(fā)明認為這類問題已被解決。雖然未以實施例表明，很清楚，當實施本發(fā)明時，將TFT用作實施立體單晶半導體集成電器的裝置會是有效的。
例如，可用半導體電路知單晶半導體上做成外圍邏輯電路，并通過層間絕緣體中介物，在其上設置TFT，來構成存儲元件部分。在此情況下，存儲元件部分可以是利用本發(fā)明的TFT的DRAM電路，而它們驅動電路是由被做成單晶半導體電路的CMOS構成。再有，當此種電路被用于微處理機時，可節(jié)省其面積，因為可把存儲器部分在上層制造，認為本發(fā)明對工業(yè)是很有用的發(fā)明。
雖然參照其優(yōu)選實施例已特別表示和介紹了本發(fā)明，但本領域的技術人員應了解到，在形式和細節(jié)上可以進行上述的和其它的改變，仍不應脫離本發(fā)明的精神和范疇。
權利要求
1.一種半導體器件的制造方法，包括以下步驟在襯底上形成包括硅的半導體膜；在包含氧的氣氛中對包括硅的半導體膜進行第一結晶化；并且在第一結晶化步驟之后，在包含氫的氣氛中對包括硅的半導體膜進行第二結晶化。
2.根據權利要求1所述的方法，其特征在于，包括硅的半導體膜其厚度為1500?；蚋?。
3.根據權利要求1所述的方法，其特征在于，包括鎳的催化元素在所述結晶化步驟中予以使用。
4.根據權利要求1所述的方法，其特征在于，所述的第一和第二結晶化步驟中各步驟都以熱處理來進行。
5.根據權利要求1所述的方法，其特征在于還包括這樣的步驟在第二結晶化步驟之后，把包括硅的半導體膜在鹽酸或氫氟酸中進行處理。
6.一種半導體器件的制造方法，包括以下步驟在襯底上形成包括硅的半導體膜；在包含氧的氣氛中對包括硅的半導體膜進行第一結晶化；并且在第一結晶化步驟之后，在包含氮的氣氛中對包括硅的半導體膜進行第二結晶化。
7.根據權利要求6所述的方法，其特征在于，包括硅的半導體膜其厚度為1500或更小。
8.根據權利要求6所述的方法，其特征在于，包括鎳的催化元素在所述結晶化步驟中予以使用。
9.根據權利要求6所述的方法，其特征在于，所述的第一和第二結晶化步驟中各步驟都以熱處理來進行。
10.根據權利要求6所述的方法，其特征在于還包括這樣的步驟在第二結晶化步驟之后，把包括硅的半導體膜在鹽酸或氫氟酸中進行處理。
11.一種半導體器件的制造方法，包括以下步驟在襯底上形成包括硅的半導體膜；在包含氧的氣氛中對包括硅的半導體膜進行第一結晶化；并且在第一結晶化步驟之后，在包含氫的氣氛中對包括硅的半導體膜進行第二結晶化，其中，所述的第一和第二結晶化步驟中各步驟都在500℃至800℃之間的溫度下進行的。
12.根據權利要求11所述的方法，其特征在于，包括硅的半導體膜其厚度為1500?；蚋?。
13.根據權利要求11所述的方法，其特征在于，包括鎳的催化元素在所述結晶化步驟中予以使用。
14.根據權利要求11所述的方法，其特征在于，所述的第一和第二結晶化步驟中各步驟都以熱處理來進行。
15.根據權利要求11所述的方法，其特征在于還包括這樣的步驟在第二結晶化步驟之后，把包括硅的半導體膜在鹽酸或氫氟酸中進行處理。
16.一種半導體器件的制造方法，包括以下步驟在襯底上形成包括硅的半導體膜；在包含氧的氣氛中對包括硅的半導體膜進行第一結晶化；并且在第一結晶化步驟之后，在包含氮的氣氛中對包括硅的半導體膜進行第二結晶化，其中，所述的第一和第二結晶化步驟中各步驟都在500℃至800℃之間的溫度下進行的。
17.根據權利要求16所述的方法，其特征在于，包括硅的半導體膜其厚度為1500?；蚋?。
18.根據權利要求16所述的方法，其特征在于，包括鎳的催化元素在所述結晶化步驟中予以使用。
19.根據權利要求16所述的方法，其特征在于，所述的第一和第二結晶化步驟中各步驟都以熱處理來進行。
20.根據權利要求16所述的方法，其特征在于還包括這樣的步驟在第二結晶化步驟之后，把包括硅的半導體膜在鹽酸或氫氟酸中進行處理。
21.一種半導體器件的制造方法，包括以下步驟在襯底上形成包括硅的半導體膜；有選擇地在包括硅的半導體膜上形成覆蓋膜；在包含氧的氣氛中對包括硅的半導體膜進行第一結晶化；并且在第一結晶化步驟之后，在包含氫的氣氛中對包括硅的半導體膜進行第二結晶化。
22.根據權利要求21所述的方法，其特征在于，包括硅的半導體膜其厚度為1500?；蚋?。
23.根據權利要求21所述的方法，其特征在于，包括鎳的催化元素在所述結晶化步驟中予以使用。
24.根據權利要求21所述的方法，其特征在于，所述的第一和第二結晶化步驟中各步驟都以熱處理來進行。
25.根據權利要求21所述的方法，其特征在于還包括這樣的步驟在第二結晶化步驟之后，把包括硅的半導體膜在鹽酸或氫氟酸中進行處理。
26.根據權利要求21所述的方法，其特征在于，所述覆蓋膜包括氧化硅。
27.根據權利要求21所述的方法，其特征在于，所述覆蓋膜包括氮化硅。
28.一種半導體器件的制造方法，包括以下步驟在襯底上形成包括硅的半導體膜；有選擇地在包括硅的半導體膜上形成覆蓋膜；在包含氧的氣氛中對包括硅的半導體膜進行第一結晶化；并且在第一結晶化步驟之后，在包含氮的氣氛中對包括硅的半導體膜進行第二結晶化。
29.根據權利要求28所述的方法，其特征在于，包括硅的半導體膜其厚度為1500?；蚋?。
30.根據權利要求28所述的方法，其特征在于，包括鎳的催化元素在所述結晶化步驟中予以使用。
31.根據權利要求28所述的方法，其特征在于，所述的第一和第二結晶化步驟中各步驟都以熱處理來進行。
32.根據權利要求28所述的方法，其特征在于還包括這樣的步驟在第二結晶化步驟之后，把包括硅的半導體膜在鹽酸或氫氟酸中進行處理。
33.根據權利要求28所述的方法，其特征在于，所述覆蓋膜包括氧化硅。
34.根據權利要求28所述的方法，其特征在于，所述覆蓋膜包括氮化硅。
全文摘要
一種制造半導體器件，例如薄膜晶體管的方法。在非晶硅膜之上或之下，選擇形成島狀、線狀、條狀、點狀或膜狀的鎳、鐵、鈷、釕、銠、鈀、鋨、銥、鉑、鈧、鈦、釩、鉻、錳、銅、鋅、金、銀及其硅化物，得到結晶硅膜，再以它們作起始點，在低于普通非晶硅的結晶溫度下退火使其結晶化。通過在將變成晶體管有源區(qū)的半導體層之上選擇形成覆蓋膜，然后再使其熱結晶化，構成具有薄膜晶體管的動態(tài)電路的同時，得到漏電小和遷移率高的晶體管。
文檔編號H01L21/77GK1599030SQ20041006965
公開日2005年3月23日 申請日期1993年12月4日 優(yōu)先權日1992年12月4日
發(fā)明者張宏勇, 魚地秀貴, 高山徹, 福永健司, 竹村保彥 申請人:株式會社半導體能源研究所