專利名稱：一種提高pmos場(chǎng)效應(yīng)晶體管空穴遷移率的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件工藝，更詳細(xì)地涉及一種提高P型金屬氧化物半導(dǎo)體(PMOS)場(chǎng)效應(yīng)晶體管空穴遷移率的方法。
背景技術(shù)：
未來20年硅(Si)基互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)場(chǎng)效應(yīng)晶體管技術(shù)仍將是集成電路制造的主流技術(shù)。當(dāng)前研究集成電路基礎(chǔ)技術(shù)的目標(biāo)在于獲得更高的單元集成度、更高的電路速度、更低的單位功能的功耗和單位功能成本。在器件尺寸等比縮小過程中，更高的集成度與工作頻率意味著更大的功耗，減小電源電壓VDD是減小電路功耗的一般選擇，但VDD的降低會(huì)導(dǎo)致器件的驅(qū)動(dòng)能力和速度下降，減小閾值電壓、減薄柵介質(zhì)厚度可提高器件的電流驅(qū)動(dòng)能力，但同時(shí)會(huì)導(dǎo)致亞閾值漏電流和柵漏電流的增加，從而增大靜態(tài)功耗，這就是目前IC面臨的“功耗-速度”困境。提高器件溝道遷移率是解決上述困境的關(guān)鍵。在溝道遷移率大幅度提升的基礎(chǔ)上，一方面可以采用較低的VDD和較高的閾值漏電壓，同時(shí)又可以保證器件有足夠的電流驅(qū)動(dòng)能力和速度。人們正努力采用具有高遷移率的薄膜材料來作為溝道材料，如鍺-硅(Ge-Si)材料上生長(zhǎng)的應(yīng)變硅材料、鍺(Ge)材料及化合物半導(dǎo)體材料等，另外如碳納米管及其他具有優(yōu)良導(dǎo)電能力的納米工程材料等，都有可能成為溝道材料。但這些方法工藝復(fù)雜，需要較高的成本，而基于傳統(tǒng)Si基CMOS工藝的工藝誘生應(yīng)力工程可以在溝道區(qū)引入希望的應(yīng)力，進(jìn)而改善載流子遷移率。該方法與傳統(tǒng)CMOS工藝完全兼容，成本低，器件性能改善顯著，因而極具吸引力。

發(fā)明內(nèi)容
本發(fā)明的目的是通過工藝誘生應(yīng)力工程在溝道區(qū)引入希望的應(yīng)力來提高溝道中空穴遷移率的一種方法。
該方法的核心是在PMOS延伸區(qū)低能二氟化硼(BF2)或硼(B)注入前，首先對(duì)PMOS的Si延伸區(qū)進(jìn)行鍺(Ge)預(yù)非晶化注入，然后再低能注入BF2或B。這一方法不僅僅提高了B的激活效率，使PMOS延伸區(qū)薄層電阻大大降低，更重要的是它使空穴遷移率大幅度提高，其本質(zhì)是溝道區(qū)在應(yīng)力作用下能帶結(jié)構(gòu)發(fā)生變化所致。該方法的具體步驟如下步驟1在反應(yīng)離子刻蝕多晶硅形成柵電極后，低壓化學(xué)汽相沉積(LPCVD)正硅酸乙酯熱分解SiO2-1(TEOS-1)薄膜；步驟2反應(yīng)離子刻蝕TEOS-1，形成側(cè)墻-1；步驟3鍺非晶化注入；步驟4BF2(或B)低能注入；步驟5LPCVD正硅酸乙酯熱分解SiO2-2(TEOS-2)；步驟6反應(yīng)離子刻蝕TEOS-2，形成側(cè)墻-2；步驟7BF2源/漏注入；步驟8快速熱退火(RTA)。
其中步驟1是在完成常規(guī)的局部場(chǎng)氧化隔離和有源區(qū)后，形成柵介質(zhì)，其上淀積多晶硅膜，接著進(jìn)行光刻和反應(yīng)離子刻蝕，形成多晶硅柵電極，然后低壓化學(xué)汽相沉積(LPCVD)TEOS-1，溫度740-750℃，厚度20-40nm；其中步驟2反應(yīng)離子刻蝕形成側(cè)墻-1，壓力200-250mτ，射頻(RF)功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm，無過刻蝕，軟刻蝕5-10秒；其中步驟3鍺非晶化注入能量15-40Kev，劑量2-8×1014cm-2；其中步驟4BF2低能注入47BF2能量5-8Kev，劑量3-6×1014cm-2；其中步驟5LPCVD正硅酸乙酯熱分解TEOS SiO2-2，溫度710-750℃，厚度100-150nm；其中步驟6反應(yīng)離子刻蝕形成側(cè)墻-2，壓力200-250mτ，RF功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm；其中步驟7BF2源/漏注入能量25-35Kev，劑量1.5-3×1015cm-2；其中步驟8RTA溫度1000-1020℃，時(shí)間4-8秒，形成源/漏結(jié)。


圖1給出了樣品經(jīng)Ge非晶化+BF2低能注入并經(jīng)RTA后的SIMS剖面分析，同時(shí)與未作Ge PAI的樣品進(jìn)行了比較。
圖2給出了來自源/漏延伸區(qū)Ge非晶化引入的應(yīng)力示意圖。
圖3比較了有Ge非晶化和無Ge非晶化PMOS輸出特性。
具體實(shí)施例方式
根據(jù)發(fā)明內(nèi)容給出的條件，均可達(dá)到本發(fā)明的效果，因此下面的實(shí)施例只是用來幫助理解本發(fā)明，而非限定本發(fā)明的范圍。另外，本發(fā)明所使用的設(shè)備等均是半導(dǎo)體器件工藝常用的設(shè)備，這一點(diǎn)是本領(lǐng)域技術(shù)人員所熟悉的，因而本發(fā)明沒有對(duì)所使用的設(shè)備裝置作任何的描述。
實(shí)施例步驟1)局部場(chǎng)氧化厚度為SiO2300nm，氮化柵介質(zhì)1.4nm，其上多晶硅膜厚180nm，接著進(jìn)行光刻和反應(yīng)離子刻蝕，形成多晶硅柵電極，然后LPCVD熱分解TEOS-1，720℃，膜厚30nm；步驟2)反應(yīng)離子刻蝕TEOS-1，形成側(cè)墻-1，RF300W，CHF3/CF4/Ar＝50sccm/10sccm/250sccm，工作壓力200mτ，終點(diǎn)觸發(fā)止，無過刻；軟刻7秒；步驟3)鍺(Ge)非晶化注入能量20Kev，劑量3E14；步驟4)BF2低能注入能量6Kev，劑量5×1014cm-2；步驟5)LPCVD熱分解TEOS-2，720℃，膜厚120nm；步驟6)反應(yīng)離子刻蝕TEOS-2，形成側(cè)墻-2，RF功率300W，壓力200mτ，CHF3/CF4/Ar＝50sccm/10sccm/250sccm；過刻1秒，軟刻7秒；步驟7)BF2源/漏注入30Kev，2.5×1015cm-2；步驟8)RTA，1005℃，4秒。
從圖1可以看到，采用Ge非晶化的樣品的PMOS延伸區(qū)結(jié)深為31nm，比無Ge非晶化的樣品結(jié)深要減小46％左右，同時(shí)由于Ge的注入，提高了B的激活率，使超淺結(jié)表面濃度提高約100％，薄層電阻減少35％。
從圖3中可以看出，有Ge非晶化的樣品，飽和驅(qū)動(dòng)電源Ios提高了27％。這是由于Ge非晶化引入了一單軸壓應(yīng)力，如圖2所示，因?yàn)閭?cè)墻-1非常薄，使應(yīng)力源與溝道中心的距離較短，所以此單軸壓應(yīng)力對(duì)溝道作用較強(qiáng)，結(jié)果大大提高了PMOS器件的空穴遷移率，與無Ge非晶化的PMOS器件比較，其空穴遷移率提高26％，在較小的關(guān)態(tài)漏電流Ioff下，獲得了大的開態(tài)飽和電流Ion。
綜上所述，本發(fā)明可以大幅度地提高PMOS場(chǎng)效應(yīng)晶體管空穴遷移率，同時(shí)使源漏延伸區(qū)薄層電阻大大減少，這兩者都使器件電流驅(qū)動(dòng)能力大大提高，而同時(shí)保持低的關(guān)態(tài)漏電流。
權(quán)利要求
1.一種提高PMOS場(chǎng)效應(yīng)晶體管空穴遷移率的方法，包括以下步驟步驟1在反應(yīng)離子刻蝕多晶硅形成柵電極后，低壓化學(xué)汽相沉積正硅酸乙酯，710-750℃熱分解SiO2-1薄膜，厚度20-40nm；步驟2反應(yīng)離子刻蝕SiO2-1，形成側(cè)墻-1，壓力200-250mτ，射頻功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm，無過刻蝕，軟刻蝕5-10秒；步驟3鍺非晶化注入，能量15-40Kev，劑量2-8×1014cm-2；步驟4BF2或B低能注入，能量5-8Kev，劑量3-6×1014cm-2；步驟5低壓化學(xué)汽相沉積正硅酸乙酯熱分解SiO2-2，溫度710-750℃，厚度100-150nm；步驟6反應(yīng)離子刻蝕SiO2-2，形成側(cè)墻-2，壓力200-250mτ，射頻功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm；步驟7BF2源/漏注入，能量25-35Kev，劑量1.5-3×1015cm-2；步驟8快速熱退火，溫度1000-1020℃，時(shí)間4-8秒，形成源/漏結(jié)。
2.權(quán)利要求1的方法，其特征在于，步驟1中熱分解溫度為720℃，膜厚30nm。
3.權(quán)利要求1的方法，其特征在于，步驟2中的射頻功率300W，CHF3/CF4/Ar＝50sccm/10sccm/250sccm，工作壓力200mτ；軟刻7秒。
4.權(quán)利要求1的方法，其特征在于，步驟3中鍺非晶化注入能量20Kev，劑量3×1014cm-2。
5.權(quán)利要求1的方法，其特征在于，步驟4中的能量6Kev，劑量5×1014cm-2。
6.權(quán)利要求1的方法，其特征在于，步驟5中的熱分解溫度為720℃，膜厚120nm。
7.權(quán)利要求1的方法，其特征在于，步驟6中射頻功率300W，壓力200mτ，CHF3/CF4/Ar＝50sccm/10sccm/250sccm；過刻1秒，軟刻7秒；
8.權(quán)利要求1的方法，其特征在于，步驟7中的能量30Kev，劑量2.5×1015cm-2。
9.權(quán)利要求1的方法，其特征在于，步驟8中快速熱退火的溫度為1005℃，時(shí)間4秒。
全文摘要
一種提高PMOS場(chǎng)效應(yīng)晶體管空穴遷移率的方法，通過工藝誘生應(yīng)力工程在溝道區(qū)引入希望的應(yīng)力來提高溝道中空穴遷移率。該方法的核心就是在PMOS延伸區(qū)低能BF
文檔編號(hào)H01L21/8234GK1750242SQ20041007467
公開日2006年3月22日 申請(qǐng)日期2004年9月13日 優(yōu)先權(quán)日2004年9月13日
發(fā)明者徐秋霞, 錢鶴, 謝玲 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所