專利名稱：在半導體襯底中制造半導體元件的方法
技術領域：
本發(fā)明涉及一種在半導體襯底中制造半導體元件的方法，具有以下步驟在半導體襯底內(nèi)形成具有不同導電類型的槽及形成溝狀結構，其中槽通過注入及向內(nèi)擴散入摻雜劑來產(chǎn)生，及產(chǎn)生半導體襯底中活性區(qū)域的接觸層。
背景技術：
槽(Wanne)為半導體襯底的一個三維部分區(qū)域，它的多數(shù)載流子是與槽周圍的多數(shù)載流子(如N型)不同的另一類型(如P型)。其后果是在槽邊界上形成在相應極性上阻斷的PN結，它使槽內(nèi)部與其周圍電隔離。
一個半導體襯底中的溝狀結構例如被用于在半導體襯底的深處和/或表面中的所謂元件空間的電絕緣或用于半導體襯底內(nèi)電功能區(qū)域(例如溝電容器或漂移區(qū)域)的三維構型。為了在深度上的電絕緣通常使用深溝(deep trenches)，而對于電功能區(qū)域的三維構型及對于表面的絕緣任務最好使用扁平溝。深溝及扁平溝可通過深度與寬度的比例即長寬比來區(qū)別，深溝的長寬比大于1，而扁平溝的長寬比小于1。換句話說，深溝的深度比寬度大。扁平溝則是寬度大于深度。
活性區(qū)域例如為集成在同一襯底上的各個晶體管。各個活性區(qū)域通過場區(qū)域相互隔開，由此活性區(qū)域中半導體襯底的表面及與其互補的場區(qū)域可分開。
這種用于制造作為半導體元件的DMOS晶體管的具體情況的方法已由DE 101 31 705 A1公知。
為了避免活性區(qū)域之間的載流子如電子或空穴的漂移，場區(qū)域設有絕緣結構。基于硅工藝的集成電路方法已公知電路表面的活性區(qū)域通過由氧化硅組成的、通常稱為場氧化物(Feldoxid)的絕緣結構來絕緣。
對于集成電路結構深處中的活性區(qū)域的絕緣，對深溝變換地或補充地使用用于橫向絕緣的槽。這些槽通常通過注入摻雜劑及擴散入熱支持的摻雜劑來產(chǎn)生。因為在向內(nèi)擴散時通常不形成優(yōu)勢方向(Vorzugsrichtung)，向內(nèi)擴散不僅在深度上而且在寬度上發(fā)生。在高溫步驟中半導體襯底、如硅中的槽被推進(Wannen-Drive)愈深，則槽的橫向延展及向外擴散的相反影響愈大。這里對于向外擴散應理解為由于來自相反摻雜的相鄰槽的摻雜劑的橫向擴散使該槽邊緣上的摻雜劑的凈濃度減小。
在由DE 101 31 705 A1公知的方法中作出槽的定義，即表面附近注入摻雜劑及接著在產(chǎn)生深溝前完全向內(nèi)擴散到襯底容積中，這些深溝確定了襯底內(nèi)的元件空間(Bauelementboxen)。此外根據(jù)DE 101 31705 A1公知了通過另一溝結構分開摻雜的邊緣區(qū)域確定DMOS晶體管的漂移區(qū)域，該溝結構是通過STI(STI＝shallow trench isolation)蝕刻產(chǎn)生的。
在以該方式作出的槽定義中，在產(chǎn)生溝以前，當要產(chǎn)生高的摻雜劑濃度和/或大的注入深度時尤其會導致所述的向外擴散。為了排除不希望的向外擴散，具有不同槽摻雜類型的電活性區(qū)域的距離必須選擇得相應地大，這最后導致不希望的封裝密度的限制。換句話說，所需的槽的橫向延展要求結構的最小橫向?qū)挾龋拗屏私Y構的繼續(xù)縮小。

發(fā)明內(nèi)容
在該背景下本發(fā)明的任務在于給出一種半導體元件的制造方法，它允許結構的進一步縮小。
該任務將通過開始部分所述類型的方法來解決，即向內(nèi)擴散通過至少兩個高溫步驟來產(chǎn)生，其中至少一個第一向內(nèi)擴散通過在產(chǎn)生溝狀結構以前的一個第一高溫步驟來進行，及其中至少一個第二向內(nèi)擴散通過在產(chǎn)生溝狀結構以后的一個第二高溫步驟來進行。
對于相對溝形成的高溫步驟的分配及設置的優(yōu)點來說應考慮到一方面，在溝產(chǎn)生后進行的槽摻雜完全向內(nèi)的擴散可防止槽外邊緣區(qū)域中向外的擴散。另一方面，當在槽推進的高溫步驟前蝕刻出深溝時基本上問題在于由于高的熱負荷可在溝絕緣的邊緣出現(xiàn)缺陷。這些缺陷可在以后半導體元件工作中導致過高的、不希望的泄漏電流，這將引起擊穿電壓不希望地減小。
正是根據(jù)本發(fā)明的槽摻雜分配在不同的高溫步驟上及時間上分開地進行這些高溫步驟，這些高溫步驟通過產(chǎn)生溝結構的至少一個步驟來分開，就在盡量避免槽外邊緣區(qū)域中向外擴散的要求與避免以后工作中嚴重泄漏電流率的相反要求之間提供了可承受的折衷。在此情況下第一要求由繼續(xù)縮小結構的努力來達到，而第二要求與達到高的擊穿電阻相關。
最好，溝狀結構的至少一部分由深溝構成，這些深溝使設在半導體襯底內(nèi)的元件空間彼此絕緣。
以此方式，槽摻雜劑的橫向擴散受到溝結構的限制。因此可產(chǎn)生出具有向下進入半導體襯底容積中高和/或深的摻雜劑濃度的小槽區(qū)域，而不會在槽邊緣上出現(xiàn)不希望的橫向擴散。這種不希望的橫向擴散通過溝來防止。
有利的還在于，深溝一直向下達到一個在其上延伸著半導體襯底的絕緣層。
通過該措施槽可不僅在表面上而且在半導體襯底的容積中彼此被隔開及由此相絕緣。
此外有利的是，溝狀結構的至少一部分由扁平溝構成，該扁平溝部分地限定了一個DMOS晶體管的漂移區(qū)域。
DMOS晶體管與傳統(tǒng)的MOS晶體管(金屬氧化物半導體晶體管)相比其特征在于在晶體管控制柵極的一個邊緣與漏極區(qū)域之間設有一個漂移區(qū)域，即其中載流子的運動僅通過在該區(qū)域?qū)χ玫亩瞬恐g具有的電場所引起。通過一個扁平溝邊緣上、尤其是其側壁上漂移區(qū)域的構型可以減小漂移區(qū)域的橫向延展。
另一優(yōu)選構型在于，扁平溝形結構通過一個STI工序來產(chǎn)生。
在“淺溝絕緣”工藝中通過各向異性蝕刻工序產(chǎn)生在用氮化物保護層覆蓋的活性區(qū)域之間的溝及用絕緣材料如二氧化硅或多晶硅來填滿。通過STI工藝可以實現(xiàn)例如與用LOCOS掩模的V溝蝕刻方法相比增高的封裝密度。
有利的是，溝狀結構的側壁和/或底部區(qū)域被分開地摻雜。
通過該構型可使漂移區(qū)域的摻雜劑分布對于所需的特性優(yōu)化，這些特性例如為高擊穿電壓、低導通電壓及RESURF效應(表面場下降效應)。
另一優(yōu)選構型的特征在于被分開地摻雜通過在第二高溫步驟前進行的至少一次注入及在第二高溫步驟期間進行的一次向內(nèi)擴散來實現(xiàn)。
由此使槽摻雜的部分向內(nèi)擴散與漂移區(qū)域摻雜的向內(nèi)擴散共同地進行。作為其結果可取消用于漂移區(qū)域摻雜向內(nèi)擴散的單獨高溫步驟，這使該方法的周期縮短。與根據(jù)本發(fā)明的擴散步驟的分配與設置相結合地，通過這些特征可在扁平溝結構(STI)的情況下使DMOS晶體管漂移區(qū)域中的摻雜優(yōu)化。
有利的還在于，對于第二區(qū)域中的第二槽進行第二摻雜劑的注入，該第二區(qū)域相對第一區(qū)域具有橫向距離，在第一區(qū)域中對于第一槽進行第一摻雜劑的注入。此外有利的是，向內(nèi)擴散這樣地進行，即在高溫步驟后在槽之間形成具有本征導電性的一個區(qū)域。
這些特征單獨地或彼此結合地減小了相鄰槽區(qū)域的不同摻雜向內(nèi)的抵消及有助于擊穿電壓的提高超過80伏。
另一優(yōu)選構型在于，溝狀結構被用一種電介質(zhì)填滿。
在此情況下特別可取的是，使用半導體襯底材料的氧化物、半導體襯底材料的氮化物、半導體襯底材料組成部分中的多晶材料或由上述材料組成的多層系統(tǒng)作為電介質(zhì)。
這些材料具有良好的絕緣功能及可達到足夠的耐溫性能及對振動不敏感及由此可與半導體襯底的材料持久地連接。
其它的優(yōu)點可從說明書及附圖中得到。
可以理解，上述的及以下還要描述的特征不僅能以各個給定的組合，而且能以其它的組合或單獨地使用，而不會脫離本發(fā)明的范圍。


本發(fā)明的實施例被表示在附圖中及在以下的說明中詳細地描述。
附圖以概要橫截面的形式表示圖1在注入第一摻雜劑期間的半導體襯底；圖2在作為確定半導體襯底內(nèi)兩個槽的基礎的摻雜劑注入后的半導體襯底；圖3在對于還未完全擴散入槽摻雜物的第一高溫步驟后的半導體襯底；圖4在深溝蝕刻后第二高溫步驟開始時的半導體襯底；圖5在第二高溫步驟及形成活性區(qū)域和它們的接觸結構的另一步驟后的半導體襯底；圖6用于制造具有由一個溝限定的漂移區(qū)域的DMOS晶體管的第一選擇中間步驟；圖7一個所屬的第二中間步驟；圖8用于產(chǎn)生一個DMOS晶體管的摻雜漂移區(qū)域的另一選擇的中間步驟；及圖9一個所屬的另一步驟。
具體實施例方式
圖1表示一個半導體主體10的部分橫截面，它在一個絕緣的中間層14(絕緣層)上具有一個半導體襯底12。這種半導體主體10的典型例子被稱為“絕緣體上的硅”晶片(SOI晶片)。在此情況下絕緣的中間層14通常被作成二氧化硅層。為了產(chǎn)生具有不同導電性的槽，用不同價的摻雜劑將相應的多數(shù)載流子摻雜到半導體襯底12的部分區(qū)域中，由此調(diào)節(jié)其不同的導電類型。
對于P型導電性例如為一種四價的半導體襯底材料如硅用硼原子摻雜，硼原子作為三價的置換雜質(zhì)被置入硅晶格中及用作電子受主。類似地，N型導電性例如通過一種四價的半導體材料用砷或磷摻雜形成，砷或磷作為五價的置換雜質(zhì)被置入由四價的硅原子構成的基體晶格中及用作電子施主。
為了確定槽區(qū)域，不要被摻雜的區(qū)域由一個掩模16覆蓋。主要根據(jù)擴散技術或離子注入技術使摻雜劑注入未被掩模16覆蓋的區(qū)域。通常在現(xiàn)代制造方法中離子注入更可取，其中精確控制的雜質(zhì)原子量首先被統(tǒng)一地離子化及驅(qū)動到確定的離子速度。在圖1中這種離子化摻雜原子的射束用箭頭18表示。
摻雜離子的射束18射入未由掩模16覆蓋的部分半導體襯底12的部分區(qū)域及侵入到它的晶格中。在那里離子被減速。侵入的深度與離子的動能相關。通過動能的輸出離子破壞了晶體及通常首先停止在晶格間隙的位置上。當注入到半導體襯底12的表面附近的層20中后需要一個在增高溫度下的退火及激活步驟，以便排除損壞及盡可能使所有摻雜原子置于半導體襯底容積中的晶格位置上。本發(fā)明的一個基本特征是該退火及激活步驟不是直接跟隨注入步驟，而是在另外的結構化步驟后才進行。
圖1中相對薄的層20表示由上述摻雜劑原子的注入所達到的半導體襯底12的表面層。其中從左下方向右上方傾斜的層20的陰影線代表一個確定的摻雜導電類型，例如P型導電性。陰影線相對大的密度代表高的摻雜劑濃度。
圖2表示在作為確定半導體襯底12內(nèi)的兩個槽的基礎的不同極性摻雜劑注入后的半導體襯底12。為此在一個P槽摻雜注入后接著在另一掩模步驟中通過另一掩模覆蓋第一表面層20及通過注入第二導電性、例如N導電性的摻雜離子產(chǎn)生第二表面層22。第二表面層22最好這樣地施加，即在第一表面層20與第二表面層22之間調(diào)節(jié)到一個橫向距離24。但變換地，兩個表面層20，22也可彼此交界或重疊。在此情況下在重疊區(qū)域中的施主及受主將中和。
并且第二表面層22最好根據(jù)離子注入方法通過用第二導電類型的摻雜劑離子撞擊未被第二掩模覆蓋的半導體襯底12的表面區(qū)域來產(chǎn)生。
為了覆蓋在不同注入步驟時不被摻雜的區(qū)域，可以適用例如在擴散技術中也使用的介電材料、如氧化硅及氮化硅。但在固體中離子的減速與擴散相反不是一個熱動力過程，而基本上是一個機械過程。因此可使用允許這種機械減速的任何材料作為掩模材料。因為在離子注入時不出現(xiàn)高溫度，因此特別地可僅使用被曝光及顯影的光刻膠(Fotolack)作為掩模材料，即用作防止離子注入的保護層。因為由光刻膠作的掩模16無需-如氧化物及氮化物的分離所需要的-用于產(chǎn)生保護層的分開的溫度步驟，使盤運行時間及晶片的熱負荷減小。
因此掩模16最好用光刻技術地被確定為光刻膠層。通過蝕刻步驟被感光的或未被感光的光刻膠窗被蝕刻到直至露出半導體襯底12的表面。接著半導體襯底12的露出的表面用散射的氧化物(Streuoxid)進行覆蓋及通過離子注入進行摻雜。
對此變換地，半導體主體10首先被一種氧化物覆蓋，在以后當槽區(qū)域摻雜時該氧化物被用作注入掩模。槽區(qū)域通過光刻膠層的掩模利用光刻技術來確定。一個濕化學的蝕刻步驟將打開光刻膠窗中的氧化物直至達到硅表面。在露出的硅表面上覆蓋一種散射的氧化物后通過離子注入進行摻雜。
在離子注入后在一個第一高溫步驟中使層20，22中的表面附近的摻雜劑離子進行向半導體襯底12的深區(qū)的非完全擴散26。第一高溫步驟的結果被表示圖3中，其中擴散入部分26被向前推進到約半導體襯底12的深度一半的注入深度28上，其中箭頭26表示主擴散方向。通常高溫步驟的溫度及持續(xù)時間最好這樣來確定，即在第一高溫步驟中摻雜劑的注入深度28約為所有高溫步驟達到的總注入深度的四分之一至四分之三。
在表面層20與22之間的橫向距離24最好這樣來定尺寸，即在向內(nèi)擴散26時形成不受槽摻雜劑約束的、在形成的槽32與34之間的中間空間30。在本征P導電性的半導體襯底12或半導體襯底12的P基本摻雜時該中間空間30被稱為P主體(P-Body)。如上所述，P主體30有助于增高擊穿電壓。
可以理解，本發(fā)明并不被限制在正好兩個高溫步驟的實施方式上，而可包括多于一個第一及一個第二高溫步驟的高溫步驟。在此情況下，在產(chǎn)生溝結構前的所有高溫步驟被理解為第一高溫步驟。類似地，第二高溫步驟的概念為在溝形結構的產(chǎn)生完成后的所有高溫步驟。
繼續(xù)的說明首先涉及1圖4。在第一實施例的范圍中接著進行一個步驟，在該步驟中半導體襯底12中的深溝36被產(chǎn)生出。在此情況下當一個溝的深度38大于其寬度40時，則該溝36通稱為深溝。深溝36將通過一個濕蝕刻工序或一個干蝕刻工序與一個掩模步驟相結合來產(chǎn)生及在一個SOI晶片的情況下最好向下達到絕緣層14上及確定了在以后的方法步驟中在其中產(chǎn)生活性區(qū)域的元件空間42。
在產(chǎn)生了深溝36后進行至少一個第二高溫步驟，在該步驟中使用于槽32，34摻雜的摻雜劑完全推進到半導體襯底12中。該盡量的完全向內(nèi)擴散44在圖4中用箭頭44表示。在此情況下最好是，在一個具有絕緣層14上的半導體襯底12的半導體主體10中，槽32，34通過向內(nèi)擴散44向下一直推進到絕緣層14上。槽32，34向下一直延展到一個SOI晶片10的絕緣的中間層14與半導體襯底12的小厚度相結合提供了一個優(yōu)點，即抑制了寄生電容。
該高溫步驟的結果被表示在圖5中，其中槽32及34內(nèi)的陰影線方向，正如圖1及2中表面層20及22中的陰影線那樣，表示所產(chǎn)生的導電類型，該導電類型支配著相關區(qū)域中的導電性。在圖5的例中通過擴散工序在左邊形成一個P槽32及在右邊形成一個N槽34。這里陰影線的密度與半導體襯底12中摻雜劑原子濃度成反比例。在原始表面摻雜層20及22中的濃度相對地高，而摻雜劑濃度通過在元件空間42內(nèi)、半導體襯底12的近似整個容積上的分配被減小。在第二高溫階段中通過向內(nèi)擴散44的推進最好維持這樣地長，直到摻雜劑的良好均勻分布形成在直到溝形結構36的邊界上為止。通過使首先注入到晶格間隙位置上的摻雜劑原子擴散到規(guī)則的晶格位置上而使摻雜劑原子激活。通過該過程及通過主晶格(Wirtsgitter)的原子的位置交換過程還使在半導體襯底12的主晶格中由離子撞擊引起的射束破壞發(fā)生治愈。
在該方法階段中相互并列的元件空間42在半導體襯底12的下側通過絕緣層14彼此絕緣。在半導體襯底12的深度上它們通過深溝36彼此絕緣。為了在半導體襯底12的表面也達到很好的絕緣，接著該溝結構36被用介電材料46如二氧化硅、氮化硅、多晶硅或由這些材料組成的多層系統(tǒng)填滿。當然氧化物的填充可與摻雜劑原子在半導體襯底12的深度上的完全推進的高溫步驟并列地進行。
在圖5中所示的結果表示一個半導體主體10，其中一個元件空間42中不同摻雜的槽區(qū)域32，34由P主體30彼此分開。通過注入另外的摻雜劑接著例如產(chǎn)生源極端子48，柵極氧化物52上的柵極端子50及漏極端子54，以便提供一個DMOS晶體管?？梢岳斫?，一個實際DMOS晶體管的制造可包括其它步驟，如CMP(化學機械拋光)-平面化，擴展注入，閾值電壓注入，柵極氧化，柵極聚沉積(Gate-Polyabscheidung)及結構化(掩模步驟)，LDD注入(LDD＝lightly-doped-drain，掩模步驟)，源極/漏極注入(掩模步驟)，BPSG分離(BPSG＝Bor-Phosphor-Silikat-Glas)，接觸窗蝕刻及金屬化。
參見圖1至5已描述了具有以下步驟的第一工序序列從一個作為原始材料的SOI晶片開始，在第一步驟中進行P槽摻雜劑的注入及在第二步驟中進行N槽摻雜劑的注入，最好相對P槽摻雜劑具有橫向距離24。接著在第三步驟中，進行第一向內(nèi)擴散26(第一高溫步驟)，然后在第四步驟中深溝36形式的溝結構被產(chǎn)生。此后在第五步驟中進行第二向內(nèi)擴散44及在后面第六及第七步驟中用介電材料46填滿溝孔及在槽32，34中產(chǎn)生活性區(qū)域。
以下將參照圖6及7以及圖8及9描述其它的構型，其中作為半導體元件產(chǎn)生出具有溝邊緣形狀的漂移區(qū)域的、不帶有漂移區(qū)域分開的摻雜(圖6，7)及帶有漂移區(qū)域分開的摻雜(圖8，9)的DMOS晶體管。
根據(jù)圖6及7的構型是基于上述已參照圖1及2描述的頭兩個步驟。在摻雜劑注入表面層20及22中后產(chǎn)生一個掩模56。這里該掩?？缮婕澳z掩模(Lackmaske)或硬掩模，例如由氮化硅作的掩模。接著使表面層20與22之間選擇地存在的中間空間30上面的掩模56打開及在開口58中產(chǎn)生出半導體襯底12中的溝結構60，例如可通過各向異性的STI(淺溝絕緣)蝕刻來達到。該溝結構被表示在圖7中。在“淺溝絕緣”工藝中通過各向異性蝕刻工序在被掩模覆蓋的區(qū)域之間產(chǎn)生出溝及后來用絕緣材料如二氧化硅或多晶硅填充。
在此情況下當溝的高寬比、即溝深度與溝寬度的比小于或等于1時，從起名字描述的意義上該溝適于稱為扁平(淺)溝。通過溝60還產(chǎn)生了第一摻雜層20與第二摻雜層22之間確定的空間距離。此外，通過溝60的升起將排除摻雜的不清晰(Dotierunscharfen)，該摻雜的不清晰可由雜散的表面層20與22的重疊產(chǎn)生。
圖7表示已作成的溝。接著進行其它步驟，這些步驟正如結合圖3至5所描述的步驟。這就是說，首先進行第一高溫步驟，產(chǎn)生作為元件空間邊界的深溝，進行第二高溫步驟及產(chǎn)生活性區(qū)域及它們的接觸結構。其中第一高溫步驟也可在扁平溝60產(chǎn)生前進行。通過在STI蝕刻后進行至少一個高溫步驟，可使蝕刻中出現(xiàn)的缺陷在一定程度上治愈。但當槽摻雜的向內(nèi)擴散僅在產(chǎn)生深溝后的單個高溫步驟上進行時情況不是如此，因為單一的、相應長的高溫階段可引起新的缺陷。
通過具有扁平溝60的構型可提供一個不帶有漂移區(qū)域分開地摻雜的DMOS晶體管。由此DMOS晶體管的擊穿電壓特別地以期望的方式提高。
作為另一變型，通過本發(fā)明可改善制造帶有分開摻雜的漂移區(qū)域的DMOS晶體管的方法。對于這種晶體管的制造首先進行參照圖1，2及6已描述的步驟。接著通過開口的掩模56借助注入摻雜劑在開口58下面產(chǎn)生摻雜分布，如圖8中所概要表示的。在此情況下注入可由上面垂直地或以傾斜角地進行，以便在注入時確定一個優(yōu)選方向。圖8中表示出摻雜離子射束的箭頭64，它以傾斜的角度入射。由此在以后例如在右側上布置漏極區(qū)域的情況下可在漏極區(qū)域附近達到漂移區(qū)域增強的摻雜。
接著在摻雜分布62中通過STI工序產(chǎn)生一個溝。在此情況下這樣進行蝕刻，即在進行槽摻雜完全向內(nèi)擴散44的第二高溫步驟前，摻雜分布62的一個邊緣66保持在溝的側壁68，70和/或溝的底部72。通過第二高溫步驟與槽摻雜推進并列地將摻雜劑由槽邊緣66向內(nèi)擴散74到半導體襯底12周圍容積中。第一向內(nèi)擴散26在STI蝕刻前進行。
與公知的不帶有分開摻雜漂移區(qū)域的DMOS晶體管的制造方法相比其改進在于可使用用于漂移區(qū)域中摻雜分布優(yōu)化調(diào)節(jié)的、分開的擴散步驟(高溫步驟)，以便優(yōu)化例如RESURF效應。
根據(jù)本發(fā)明的方法也可用于制造所謂的大塊襯底(bulk-Substraten)中的槽。在此情況下，這些槽不用向下達到絕緣層，而深溝最好被蝕刻到比槽深度深。
在以后的高溫步驟中可通過在溝結構表面構成內(nèi)襯氧化物的薄氧化層減小以后溝邊緣缺陷位置形成的危險。
權利要求
1.在一個半導體襯底(12)中制造半導體元件的方法，具有以下步驟在該半導體襯底(12)內(nèi)形成具有不同導電類型的槽(32，34)及形成溝狀結構(36，60)，其中這些槽(32，34)通過注入及向內(nèi)擴散(26，44)入摻雜劑來產(chǎn)生，及產(chǎn)生半導體襯底(12)中的活性區(qū)域及它們的接觸結構，其特征在于所述向內(nèi)擴散(26，44)通過至少兩個高溫步驟來實現(xiàn)，其中至少一個第一向內(nèi)擴散(26)通過在產(chǎn)生這些溝狀結構(36，60)以前的一個第一高溫步驟來進行，及其中至少一個第二向內(nèi)擴散(44)通過在產(chǎn)生這些溝狀結構(36，60)以后的一個第二高溫步驟來進行。
2.根據(jù)權利要求1的方法，其特征在于這些溝狀結構(36，60)的至少一部分由深溝(36)構成，這些深溝使設在該半導體襯底(12)內(nèi)的元件空間(42)彼此絕緣。
3.根據(jù)權利要求2的方法，其特征在于這些深溝(36)一直向下達到一個在其上延伸著該半導體襯底(12)的絕緣層(14)。
4.根據(jù)以上權利要求中一項的方法，其特征在于這些溝狀結構(36，60)的至少一部分由扁平溝(60)構成，這些扁平溝部分地限定了一個DMOS晶體管的一個漂移區(qū)域。
5.根據(jù)權利要求4的方法，其特征在于該扁平溝(60)通過一個STI工序來產(chǎn)生。
6.根據(jù)權利要求4或5的方法，其特征在于該扁平溝(60)的側壁(68，70)和/或底部區(qū)域(72)被分開地摻雜。
7.根據(jù)權利要求6的方法，其特征在于所述摻雜通過在該第二高溫步驟前進行的至少一次注入及在該第二高溫步驟期間進行的一次向內(nèi)擴散(74)來實現(xiàn)。
8.根據(jù)以上權利要求中一項的方法，其特征在于對于一個第二區(qū)域中的一個第二槽(34)進行一次第二摻雜劑的注入，該第二區(qū)域相對一個第一區(qū)域具有一個橫向距離(24)，在該第一區(qū)域中對一個第一槽(32)進行一次第一摻雜劑的注入。
9.根據(jù)權利要求8的方法，其特征在于所述向內(nèi)擴散(26，44)這樣地進行，即在這些高溫步驟后在這些槽(32，34)之間形成具有基本摻雜或具有本征導電性的一個區(qū)域(30)。
10.根據(jù)以上權利要求中一項的方法，其特征在于這些溝狀結構(36，60)被用一種電介質(zhì)(46)填滿。
11.根據(jù)權利要求10的方法，其特征在于使用該半導體襯底材料的氧化物、該半導體襯底材料的氮化物、該半導體襯底材料組成部分中的多晶材料或由上述材料組成的多層系統(tǒng)作為電介質(zhì)(46)。
全文摘要
本發(fā)明涉及在半導體襯底(12)中制造半導體元件的方法，具有以下步驟在半導體襯底(12)內(nèi)形成具有不同導電類型的槽(32，34)及形成溝狀結構(36，60)，其中槽(32，34)通過注入及向內(nèi)擴散(26，44)入摻雜劑來產(chǎn)生，及產(chǎn)生半導體襯底(12)中的活性區(qū)域及它們的接觸結構。該方法的特征在于向內(nèi)擴散(26，44)通過至少兩個高溫步驟來產(chǎn)生，其中至少一個第一向內(nèi)擴散(26)通過在產(chǎn)生溝狀結構(36，60)以前的一個第一高溫步驟來進行，及其中至少一個第二向內(nèi)擴散(44)通過在產(chǎn)生溝狀結構(36，60)以后的一個第二高溫步驟來進行。
文檔編號H01L29/786GK1607646SQ20041007982
公開日2005年4月20日 申請日期2004年9月20日 優(yōu)先權日2003年9月19日
發(fā)明者弗朗茨·迪茨, 福爾克爾·杜德克, 米夏埃多·格拉夫 申請人:Atmel德國有限公司