專利名稱：用于金屬阻擋層與晶種集成的方法與系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路及其制造半導(dǎo)體器件的加工方法。更具體地說，本發(fā)明提供了一種方法與器件，用于為制造集成電路進行電介質(zhì)和/或金屬阻擋層與晶種集成。僅僅作為示例，本發(fā)明已應(yīng)用于單/雙金屬鑲嵌后端工藝過程(BEOL)集成，用于制造集成電路。但是應(yīng)當(dāng)認(rèn)識到，本發(fā)明具有更寬泛的適用范圍。例如，本發(fā)明可以應(yīng)用于淺槽隔離或接觸區(qū)域形成中的溝槽或通孔(via)。
背景技術(shù)：
集成電路(或“IC”)已經(jīng)從單個硅晶片上制備的少數(shù)互連器件發(fā)展成為數(shù)以百萬計的器件。當(dāng)前IC提供的性能和復(fù)雜度遠遠超出了最初的預(yù)想。為了在復(fù)雜度和電路密度(即，在給定的芯片面積上能夠封裝的器件數(shù)目)方面獲得進步，最小器件的特征尺寸(又被稱為器件“幾何圖形”)伴隨每一代集成電路而變得更小?，F(xiàn)在制備的半導(dǎo)體器件的特征尺寸小于1/4微米。
逐漸提高的電路密度不但改進了IC的復(fù)雜度和性能，而且為消費者提供了較低成本的零部件。IC制造設(shè)備可能花費幾億甚至幾十億美元。每個制造設(shè)備將具有一定的晶圓生產(chǎn)量，而在每個晶圓上將有一定數(shù)量的IC。因此，通過使IC的個體器件變得更小，可以在每個晶圓上制備更多的器件，從而提高制造設(shè)備的產(chǎn)量。將器件做的更小非常具有挑戰(zhàn)性，因為在IC制造過程中使用的每道工藝都有一個極限。也就是說，一個給定的工藝通常只能作到某一特征尺寸，之后要么需要改變工藝，要么需要改變器件布局。這種極限的一個示例是用于以節(jié)約成本且有效的方式制造集成電路的金屬阻擋層與晶種集成。
在過去的幾年里，已經(jīng)發(fā)展出利用芯片代工服務(wù)來制備專用集成電路。無生產(chǎn)線芯片設(shè)計公司通常設(shè)計專用集成電路。這些專用集成電路需要制造一套專用掩模，通常叫做“光罩”。提供代工服務(wù)的芯片公司的一個例子是叫做上海中芯國際(SMIC)的芯片代工公司。盡管無生產(chǎn)設(shè)備的芯片設(shè)計公司與代工服務(wù)在這幾年間迅速增加，但是仍然存在許多限制。例如，金屬阻擋層和金屬層可能具有有限的可靠性。在下文的本說明書中詳細描述了這些和其它限制。
從上面可以看出，需要一種改進的技術(shù)，用于加工半導(dǎo)體器件。

發(fā)明內(nèi)容
本發(fā)明一般地涉及集成電路及其制造半導(dǎo)體器件的加工方法。更具體地說，本發(fā)明提供了一種方法與器件，用于為制造集成電路進行電介質(zhì)和/或金屬阻擋層與晶種集成。僅僅作為示例，本發(fā)明已應(yīng)用于單/雙金屬鑲嵌后端工藝過程(BEOL)集成，用于制造集成電路。但是應(yīng)當(dāng)認(rèn)識到，本發(fā)明具有更寬泛的適用范圍。例如，本發(fā)明可以應(yīng)用于淺槽隔離或接觸區(qū)域形成中的溝槽或通孔。
在具體實施例中，本發(fā)明提供了用于在半導(dǎo)體器件中形成電極的方法。該方法包括以淺槽隔離應(yīng)用在電介質(zhì)層或硅襯底中形成一個溝槽。所述電介質(zhì)層與一個頂表面相關(guān)聯(lián)，并且所述溝槽與一個底表面和一個側(cè)表面相關(guān)聯(lián)。此外，所述方法包括在至少所述底表面、所述側(cè)表面和一部分所述頂表面上沉積一個電介質(zhì)和/或擴散阻擋層，從所述底表面的至少一部分上去除所述電介質(zhì)和/或擴散阻擋層，在至少所述底表面的所述部分和所述電介質(zhì)和/或擴散阻擋層上沉積一個晶種層，以及在所述晶種層上沉積一個電極層。所述底表面包括金屬層。去除所述電介質(zhì)和/或擴散阻擋層包括至少露出所述底表面的所述部分。去除所述電介質(zhì)和/或擴散阻擋層與第一蝕刻速率和第一沉積速率相關(guān)聯(lián)，并且第一蝕刻速率和第一沉積速率與所述底表面相關(guān)。所述第一蝕刻速率高于所述第一沉積速率。去除所述電介質(zhì)和/或擴散阻擋層還與第二蝕刻速率和第二沉積速率相關(guān)聯(lián)，并且第二蝕刻速率和第二沉積速率與所述頂表面相關(guān)。所述第二蝕刻速率低于所述第二沉積速率。去除所述電介質(zhì)和/或擴散阻擋層還與AC功率電平和DC功率電平相關(guān)聯(lián)。DC功率電平與AC功率電平的比率在1.0至1.3的范圍內(nèi)。
根據(jù)本發(fā)明的另一個實施例，用于在半導(dǎo)體器件中形成電極的方法包括在一個電介質(zhì)層中形成一個溝槽。所述電介質(zhì)層與一個頂表面相關(guān)聯(lián)。所述溝槽與一個底表面和一個側(cè)表面相關(guān)聯(lián)。此外，所述方法包括在至少所述底表面、所述側(cè)表面和一部分所述頂表面上沉積一個電介質(zhì)層和/或銅擴散阻擋層，所述電介質(zhì)層包括二氧化硅、氮化硅或氮氧化硅或它們的組合，從所述底表面的至少一部分上去除所述電介質(zhì)層和/或銅擴散阻擋層，在至少所述底表面的所述部分和所述電介質(zhì)層和/或銅擴散阻擋層上沉積一個銅晶種層，以及在所述銅晶種層上沉積一個銅電極層。所述底表面至少包括銅表面、硅表面、硅化鈦表面、硅化鈷表面和硅化鎳中的一種。去除所述電介質(zhì)層和/或銅擴散阻擋層包括至少露出所述底表面的所述部分。去除所述電介質(zhì)層和/或銅擴散阻擋層與第一蝕刻速率和第一沉積速率相關(guān)聯(lián)，并且第一蝕刻速率和第一沉積速率與所述底表面相關(guān)。所述第一蝕刻速率高于所述第一沉積速率。去除所述電介質(zhì)層和/或銅擴散阻擋層還與第二蝕刻速率和第二沉積速率相關(guān)聯(lián)，并且第二蝕刻速率和第二沉積速率與所述頂表面相關(guān)。所述第二蝕刻速率低于所述第二沉積速率。去除所述電介質(zhì)層和/或銅擴散阻擋層還與AC功率電平和DC功率電平相關(guān)聯(lián)。DC功率電平與AC功率電平的比率在1.0至1.3的范圍內(nèi)。
根據(jù)本發(fā)明的另一個實施例，用于在半導(dǎo)體器件中形成電極的方法包括在第一層中形成一個溝槽。所述第一層與一個頂表面相關(guān)聯(lián)。所述溝槽與一個底表面和一個側(cè)表面相關(guān)聯(lián)。此外，所述方法包括在至少所述底表面、所述側(cè)表面和一部分所述頂表面上沉積一個擴散阻擋層，從所述底表面的至少一部分上去除所述擴散阻擋層，在至少所述底表面的所述部分和所述擴散阻擋層上沉積一個晶種層，以及在所述晶種層上沉積一個電極層。去除所述擴散阻擋層包括至少露出所述底表面的所述部分。去除所述擴散阻擋層與第一蝕刻速率和第一沉積速率相關(guān)聯(lián)，并且第一蝕刻速率和第一沉積速率與所述底表面相關(guān)，所述第一蝕刻速率高于所述第一沉積速率。去除所述擴散阻擋層還與第二蝕刻速率和第二沉積速率相關(guān)聯(lián)，并且第二蝕刻速率和第二沉積速率與所述頂表面相關(guān)，所述第二蝕刻速率低于所述第二沉積速率。去除所述擴散阻擋層還與AC功率電平和DC功率電平相關(guān)聯(lián)。DC功率電平與AC功率電平的比率在1.0至1.3的范圍內(nèi)。
根據(jù)本發(fā)明的另一個實施例，用于在半導(dǎo)體器件中形成電極的方法包括在一個電介質(zhì)層中形成一個溝槽。所述電介質(zhì)層與一個頂表面相關(guān)聯(lián)。所述溝槽與一個底表面和一個側(cè)表面相關(guān)聯(lián)。此外，所述方法包括在至少所述底表面、所述側(cè)表面和一部分所述頂表面上沉積一個銅擴散阻擋層，從所述底表面的至少一部分上去除所述銅擴散阻擋層，在至少所述底表面的所述部分和所述銅擴散阻擋層上沉積一個銅晶種層，以及在所述銅晶種層上沉積一個銅電極層。所述底表面包括銅表面。去除所述銅擴散阻擋層包括至少露出所述底表面的所述部分。去除所述銅擴散阻擋層與第一蝕刻速率和第一沉積速率相關(guān)聯(lián)，并且第一蝕刻速率和第一沉積速率與所述底表面相關(guān)，所述第一蝕刻速率高于所述第一沉積速率。去除所述銅擴散阻擋層還與第二蝕刻速率和第二沉積速率相關(guān)聯(lián)，并且第二蝕刻速率和第二沉積速率與所述頂表面相關(guān)，所述第二蝕刻速率低于所述第二沉積速率。去除所述銅擴散阻擋層還與AC功率電平和DC功率電平相關(guān)聯(lián)。DC功率電平與AC功率電平的比率在1.0至1.3的范圍內(nèi)。
通過本發(fā)明，實現(xiàn)了許多優(yōu)于傳統(tǒng)技術(shù)的優(yōu)點。例如，本技術(shù)易于使用依賴于傳統(tǒng)技術(shù)的工藝。本發(fā)明的某些實施例改進了溝槽側(cè)壁上的電介質(zhì)和/或金屬擴散阻擋層的質(zhì)量，防止金屬擴散到電介質(zhì)層。例如，避免或減少了從溝槽底部濺射到溝槽側(cè)壁上的雜質(zhì)。本發(fā)明的一些實施例提高了溝槽角落處的擊穿電壓。例如，通過減少角落處的氬蝕刻，避免了角落處的刻面(faceting)。本發(fā)明的某些實施例減少了金屬和/或雜質(zhì)從溝槽底部到溝槽側(cè)壁的再沉積。再沉積可能降低金屬阻擋層和電介質(zhì)層之間的附著力。本發(fā)明的一些實施例減少金屬電極層的薄層電阻。例如，改善了溝槽側(cè)壁上的擴散阻擋層的厚度和覆蓋范圍。本發(fā)明的某些實施例消除了溝槽底部處的孔隙，并且改進了金屬電極層和金屬插塞(plug)。本發(fā)明的一些實施例改進了可靠性。此外，本方法提供了與傳統(tǒng)工藝相兼容的工藝，而基本不用對現(xiàn)有的設(shè)備或工藝進行改動。根據(jù)實施例，可以實現(xiàn)一個或多個這些優(yōu)點。在本說明書的下文中，將詳細描述這些以及其它的優(yōu)點。
參考下文詳細的描述和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點。


圖1是用于形成金屬層的簡化的傳統(tǒng)方法；圖2示出了用于溝槽形成、濕法清潔和除氣的簡化的傳統(tǒng)工藝；圖3是用于蝕刻清潔的簡化的傳統(tǒng)工藝；圖4是用于阻擋層形成的簡化的傳統(tǒng)工藝；圖5是用于銅晶種層形成的簡化的傳統(tǒng)工藝；圖6是用于銅電極層形成的簡化的傳統(tǒng)工藝；圖7是用于機械化學(xué)拋光的簡化的傳統(tǒng)工藝；圖8是根據(jù)本發(fā)明實施例的用于形成金屬層的簡化方法；圖9示出了根據(jù)本發(fā)明實施例的分別用于溝槽形成、濕法清潔和除氣的工藝；圖10示出了根據(jù)本發(fā)明實施例的用于電介質(zhì)和/或金屬阻擋層形成的簡化工藝；圖11是根據(jù)本發(fā)明實施例的用于蝕刻和清潔的簡化工藝；圖12是根據(jù)本發(fā)明實施例的用于金屬晶種層形成的簡化工藝；圖13是根據(jù)本發(fā)明實施例的用于金屬電極層形成的簡化工藝；圖14是根據(jù)本發(fā)明實施例的用于化學(xué)機械拋光的簡化工藝；圖15A是簡化的傳統(tǒng)溝槽橫截面；圖15B是根據(jù)本發(fā)明實施例的簡化溝槽橫截面；圖16A-16D是根據(jù)本發(fā)明實施例的簡化溝槽橫截面。
具體實施例方式
本發(fā)明一般地涉及集成電路及其制造半導(dǎo)體器件的加工方法。更具體地說，本發(fā)明提供了一種方法與器件，用于為制造集成電路進行電介質(zhì)和/或金屬阻擋層與晶種集成。僅僅作為示例，本發(fā)明已應(yīng)用于單/雙金屬鑲嵌后端工藝過程(BEOL)集成，用于制造集成電路。但是應(yīng)當(dāng)認(rèn)識到，本發(fā)明具有更寬泛的適用范圍。例如，本發(fā)明可以應(yīng)用于淺槽隔離或接觸區(qū)域形成中的溝槽或通孔。
圖1是用于形成金屬層的簡化的傳統(tǒng)方法。方法100包括下述步驟1.步驟110，形成溝槽；2.步驟120，濕法清潔；3.步驟130，除氣；4.步驟140，蝕刻；5.步驟150，形成阻擋層；6.步驟160，沉積銅晶種層；7.步驟170，形成銅電極層；8.步驟180，退火；9.步驟190，化學(xué)機械拋光。
在步驟110，以干法蝕刻形成溝槽。圖2示出了用于溝槽形成、濕法清潔和除氣的簡化的傳統(tǒng)工藝。如圖2所示，溝槽200被形成在電介質(zhì)層230中。電介質(zhì)層230位于電介質(zhì)層210上。在電介質(zhì)層210中，有一個鎢或銅插塞220。鎢或銅插塞220的頂表面形成溝槽200的底表面。在步驟120，進行濕法清潔以去除溝槽200內(nèi)部或外部的某些雜質(zhì)。在步驟130，為去除溝槽200內(nèi)部或外部的水分進行除氣工藝。
在步驟140，進行氬蝕刻工藝。圖3是用于蝕刻清潔的簡化的傳統(tǒng)工藝。如圖3所示，利用氬蝕刻工藝清潔溝槽200。例如，從溝槽200的底表面處的鎢或銅插塞220去除某些蝕刻殘留物和氧化銅。
在步驟150，形成阻擋層。圖4是用于阻擋層形成的簡化的傳統(tǒng)工藝。如圖4所示，金屬阻擋層400被沉積在溝槽200中。金屬阻擋層通常不完全覆蓋溝槽200的底表面，并且鎢或銅插塞220的頂表面的至少一部分保持裸露。在另一個實施例中，金屬阻擋層400被電介質(zhì)層400代替。鎢或銅插塞220的頂表面的至少一部分保持裸露。在另一個實施例中，金屬阻擋層400被包括電介質(zhì)層和金屬阻擋層的層400代替。鎢或銅插塞220的頂表面的至少一部分保持裸露。
在步驟160，形成銅晶種層。圖5是用于銅晶種層形成的簡化的傳統(tǒng)工藝。如圖5所示，銅晶種層500被沉積在溝槽200中的電介質(zhì)和/或金屬阻擋層400上。鎢或銅插塞220的頂表面被銅層500或電介質(zhì)和/或金屬阻擋層400覆蓋。
在步驟170，形成銅電極層。圖6是用于銅電極層形成的簡化的傳統(tǒng)工藝。如圖6所示，銅電極層600被沉積在銅晶種層500上。在步驟180，對銅電極層600進行退火。在步驟190，進行化學(xué)機械拋光工藝。圖7是用于化學(xué)機械拋光的簡化的傳統(tǒng)工藝。如圖7所示，對電介質(zhì)和/或金屬阻擋層400、銅晶種層500和銅電極層600進行拋光。拋光層與電介質(zhì)層230的頂表面共面。
圖8是根據(jù)本發(fā)明實施例的用于形成金屬層的簡化方法。方法800包括下述步驟1.步驟810，形成溝槽；2.步驟820，濕法清潔；3.步驟830，除氣；4.步驟840，形成電介質(zhì)和/或金屬阻擋層；5.步驟850，蝕刻和清潔；6.步驟860，沉積金屬晶種層；7.步驟870，形成金屬電極層；8.步驟880，退火；9.步驟890，化學(xué)機械拋光。
上面的步驟序列提供了根據(jù)本發(fā)明的實施例的一種方法。在不脫離這里的權(quán)利要求的范圍的條件下，可以增加步驟，去除一個或多個步驟或者以不同的次序提供一個或多個步驟。在本說明書以及下文的詳細描述中可以發(fā)現(xiàn)本發(fā)明的其它細節(jié)。
在步驟810，形成溝槽。圖9示出了根據(jù)本發(fā)明實施例的分別用于溝槽形成、濕法清潔和除氣的工藝。該示圖僅僅是一個示例，不應(yīng)當(dāng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識到很多變化、替換和修改。如圖9所示，溝槽900被形成在電介質(zhì)層930中。電介質(zhì)層930位于電介質(zhì)層910上。在電介質(zhì)層910中，存在金屬插塞920。金屬插塞920的頂表面形成溝槽900的底表面940。舉例來說，電介質(zhì)層910和電介質(zhì)層930每個包括二氧化硅、氮化硅、氮氧化硅、摻氟氧化物(FSG)、無摻雜的硅酸鹽玻璃(USG)、摻碳硅玻璃和其它低k電介質(zhì)材料中的一種或多種。電介質(zhì)層910和930可以具有相同成分或不同成分。在一個示例中，金屬插塞920包括鎢、銅、鋁、銀、金和其它金屬材料中的一種或多種。在另一個示例中，金屬插塞被另一類型的導(dǎo)電插塞代替。導(dǎo)電插塞包括多晶硅或其它導(dǎo)電材料。在另一個示例中，金屬插塞被由下述材料中的至少一種制成的插塞代替，所述材料包括硅、硅化鈦、硅化鈷和硅化鎳。在一個實施例中，利用干法蝕刻工藝形成溝槽900。在另一個實施例中，利用濕法蝕刻工藝或濕法蝕刻與干法蝕刻的結(jié)合來形成溝槽900。
在步驟820，進行濕法蝕刻以去除溝槽900內(nèi)部和外部的某些雜質(zhì)。例如，雜質(zhì)包括聚合物、橡膠、光刻膠和其它不需要的材料中的一種或多種。在步驟830，進行除氣工藝。例如，除氣工藝包括退火?？梢栽?00℃到150℃的溫度范圍內(nèi)退火30秒至2分鐘。除氣工藝減少或去除溝槽900內(nèi)部和外部的某些水分。
在步驟840，形成電介質(zhì)和/或金屬阻擋層。圖10示出了根據(jù)本發(fā)明實施例的用于電介質(zhì)和/或金屬阻擋層形成的簡化工藝840。該示圖僅僅是一個示例，不應(yīng)當(dāng)不適當(dāng)?shù)叵拗票景l(fā)明的范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識到許多變化、替換和修改。如圖10所示，電介質(zhì)和/或金屬阻擋層1000被沉積在溝槽900中。在一個實施例中，層1000包括一個電介質(zhì)層。在另一個實施例中，層1000包括一個金屬阻擋層。在另一個實施例中，層1000包括一個電介質(zhì)和一個金屬阻擋層。例如，電介質(zhì)層包括二氧化硅、氮化硅、氮氧化硅和其它材料中的一種或多種。在另一個示例中，金屬阻擋層包括氮化鉭、鉭、釕和其它材料中的一種或多種。在另一個示例中，金屬阻擋層是銅阻擋層。
可以利用化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、等離子體增強型化學(xué)氣相沉積(PECVD)、濺射沉積或其它沉積技術(shù)形成電介質(zhì)和/或金屬阻擋層1000。在一個實施例中，電介質(zhì)和/或金屬阻擋層1000沒有完全覆蓋溝槽900的底表面940，并且銅插塞920的頂表面的至少一部分保持裸露。在另一個實施例中，電介質(zhì)和/或金屬阻擋層1000完全覆蓋溝槽900的底表面940。在另一個示例中，電介質(zhì)和/或金屬阻擋層還覆蓋電介質(zhì)層930的頂表面1010的至少一部分。舉例來說，電介質(zhì)層包括二氧化硅層、氮化硅層和氮氧化硅層中的一種或多種，每種材料的厚度在100埃到500埃之間。金屬阻擋層包括厚度在100埃到1000埃之間的氮化鉭層和厚度在100埃到500埃之間的鉭層中的一種或倆種。
在步驟850，進行蝕刻工藝。圖11是根據(jù)本發(fā)明實施例的用于蝕刻和清潔的簡化工藝850。該示圖僅僅是一個示例，不應(yīng)當(dāng)不適當(dāng)?shù)叵拗票景l(fā)明的范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識到許多變化、替換和修改。如圖11所示，從溝槽900的底表面940的至少一部分刻蝕阻擋層1000。金屬插塞920的頂表面的至少一部分被露出。例如，蝕刻工藝850保留頂表面1010、中間表面1100和側(cè)表面1130處的阻擋層1000。此外，蝕刻工藝還清潔溝槽900。例如，從溝槽900的底表面940處的銅插塞920處去除某些蝕刻殘留物和氧化銅。在一個實施例中，蝕刻工藝集中于溝槽900的底表面940而非溝槽900的其它區(qū)域。在另一個實施例中，蝕刻工藝包括氬蝕刻工藝、射頻蝕刻工藝或它們的組合中的一種或多種。在另一個實施例中，蝕刻工藝在底表面940處的蝕刻速率與沉積速率的比率大于1.0。此外，蝕刻工藝在頂表面1010和中間表面1100的蝕刻速率與沉積速率的比率小于1.0。例如，對于射頻蝕刻工藝，蝕刻速率至少取決于DC功率，而沉積速率至少取決于AC功率。在優(yōu)選實施例中，DC功率與AC功率的比率在1.0至1.3之間。例如，DC功率等于300瓦，AC功率等于280瓦。在另一個示例中，射頻蝕刻工藝包括濺射蝕刻工藝。
在一個實施例中，電介質(zhì)和/或金屬阻擋層1000可以顯著阻止金屬擴散。蝕刻工藝850保留頂表面1010、中間表面1100處的阻擋層1000，其中在這兩個地方蝕刻速率與沉積速率的比率小于1.0。此外，蝕刻工藝850還保留側(cè)表面1130上的電介質(zhì)和/或金屬阻擋層1000。相反，蝕刻工藝850去除底表面940處的電介質(zhì)和/或金屬阻擋層1000的至少一部分，其中底表面940處的蝕刻速率與沉積速率的比率大于1.0。余下的電介質(zhì)和/或金屬阻擋層1000可以防止金屬擴散進入電介質(zhì)層930，去除底表面處的電介質(zhì)和/或金屬阻擋層1000可以有助于形成以金屬插塞920形成的金屬接觸區(qū)域。
在步驟860，形成金屬晶種層。圖12是根據(jù)本發(fā)明實施例的用于金屬晶種層形成的簡化工藝860。該示圖僅僅是一個示例，不應(yīng)當(dāng)不適當(dāng)?shù)叵拗票景l(fā)明的范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識到許多變化、替換和修改。如圖12所示，金屬晶種層1210被沉積在金屬插塞920的頂表面940的至少一部分之上，以及溝槽900中的電介質(zhì)和/或金屬阻擋層1000上。例如，使用化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、等離子體增強型化學(xué)氣相沉積(PECVD)、濺射沉積或其它沉積技術(shù)形成金屬晶種層1210。在另一個示例中，金屬晶種層1210是銅晶種層。
在步驟870，形成金屬電極層。圖13是根據(jù)本發(fā)明實施例的用于金屬電極層形成的工藝870。該示圖僅僅是一個示例，不應(yīng)當(dāng)不適當(dāng)?shù)叵拗票景l(fā)明的范圍。本領(lǐng)域普通技術(shù)人員將認(rèn)識到許多變化、替換和修改。如圖13所示，金屬電極層1310被沉積在銅晶種層1210上。例如，使用化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、等離子體增強型化學(xué)氣相沉積(PECVD)、濺射沉積或其它沉積技術(shù)形成金屬電極層1310。在另一個示例中，金屬電極層1310包括銅。
在步驟880，對金屬電極層1310進行退火。例如，退火工藝增加金屬晶粒的尺寸。在另一個示例中，在100℃至150℃的溫度范圍內(nèi)退火10分鐘至30分鐘。在步驟890，進行化學(xué)機械拋光工藝。圖14是根據(jù)本發(fā)明實施例的用于化學(xué)機械拋光的簡化工藝890。如圖14所示，對金屬阻擋層1000、金屬晶種層1210和金屬電極層1310進行拋光。拋光層與電介質(zhì)層930的頂表面共面。
本發(fā)明具有眾多優(yōu)點。本發(fā)明的某些實施例改進了溝槽側(cè)壁上的電介質(zhì)和/或金屬擴散阻擋層的質(zhì)量，并且防止金屬擴散進入電介質(zhì)層。例如，避免或減少了從溝槽底部濺射到溝槽側(cè)壁上的雜質(zhì)。本發(fā)明的一些實施例提高了溝槽角落處的擊穿電壓。例如，通過減少角落處的氬蝕刻，避免了角落處的刻面。本發(fā)明的某些實施例減少了金屬和/或雜質(zhì)從溝槽底部到溝槽側(cè)壁的再沉積。再沉積可能降低金屬阻擋層和電介質(zhì)層之間的附著力。本發(fā)明的一些實施例減少金屬電極層的薄層電阻。例如，改善了溝槽側(cè)壁上的擴散阻擋層的厚度和覆蓋范圍。本發(fā)明的某些實施例消除了溝槽底部處的孔隙，并且改進了金屬電極層和金屬插塞。本發(fā)明的一些實施例改進了可靠性。
圖15A是簡化的傳統(tǒng)溝槽橫截面，圖15B是根據(jù)本發(fā)明實施例的簡化溝槽橫截面。在圖15A中，溝槽角落1510具有明顯的刻面效應(yīng)。相反在圖15B中，溝槽角落1520基本沒有刻面效應(yīng)。例如，在蝕刻和清潔工藝期間由擴散阻擋層保護溝槽角落1520。
圖16A和圖16B是根據(jù)本發(fā)明實施例的簡化溝槽橫截面，該溝槽形成于沉積阻擋層之后且在蝕刻和清潔工藝之前。圖16C和圖16D是根據(jù)本發(fā)明實施例的簡化溝槽橫截面，該溝槽形成于蝕刻和清潔工藝之后。如圖16A和16C所示，在電介質(zhì)層的頂表面1630之上和靠近頂表面1630的溝槽側(cè)表面1610之上的擴散阻擋層的厚度在蝕刻和清潔工藝之后基本保持相同。并且如圖16B和16D所示，在蝕刻和清潔工藝之后，從溝槽底表面1620的至少一部分之上去除擴散阻擋層。此外，溝槽側(cè)表面1610的至少一部分上的擴散阻擋層的厚度在蝕刻和清潔工藝之后甚至可能增加。例如，蝕刻和清潔工藝包括射頻蝕刻工藝。DC功率約等于300瓦，AC功率約等于280瓦。
還應(yīng)當(dāng)理解，這里所描述的示例和實施例只是為了說明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述實施例對本發(fā)明進行各種修改和變化。這些修改和變化都在本申請的精神和范圍內(nèi)，并且也在權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種用于在半導(dǎo)體器件中制備電極的方法，所述方法包括在第一層中形成一個溝槽，所述第一層與一個頂表面相關(guān)聯(lián)，所述溝槽與一個底表面和一個側(cè)表面相關(guān)聯(lián)；在至少所述底表面、所述側(cè)表面和一部分所述頂表面上沉積一個擴散阻擋層；從所述底表面的至少一部分上去除所述擴散阻擋層；在至少所述底表面的所述部分和所述擴散阻擋層上沉積一個晶種層；在所述晶種層上沉積一個電極層；其中去除所述擴散阻擋層包括至少露出所述底表面的所述部分；其中去除所述擴散阻擋層與第一蝕刻速率和第一沉積速率相關(guān)聯(lián)，并且所述第一蝕刻速率和所述第一沉積速率與所述底表面相關(guān)，所述第一蝕刻速率高于所述第一沉積速率；其中去除所述擴散阻擋層還與第二蝕刻速率和第二沉積速率相關(guān)聯(lián)，并且所述第二蝕刻速率和所述第二沉積速率與所述頂表面相關(guān)，所述第二蝕刻速率低于所述第二沉積速率；其中去除所述擴散阻擋層還與交流功率電平和直流功率電平相關(guān)聯(lián)，其中所述直流功率電平與所述交流功率電平的比率在1.0至1.3的范圍內(nèi)。
2.如權(quán)利要求1所述的方法，其中去除所述擴散阻擋層包括執(zhí)行與所述第一蝕刻速率、所述第二蝕刻速率、所述第一沉積速率和所述第二沉積速率相關(guān)聯(lián)的蝕刻工藝。
3.如權(quán)利要求2所述的方法，其中所述蝕刻工藝包括與所述交流功率電平和所述直流功率電平相關(guān)聯(lián)的射頻蝕刻工藝。
4.如權(quán)利要求3所述的方法，其中所述直流功率電平約等于300瓦，并且交流功率電平約等于280瓦。
5.如權(quán)利要求1所述的方法，其中所述第一層包括電介質(zhì)材料。
6.如權(quán)利要求1所述的方法，其中所述第一層包括半導(dǎo)體材料。
7.如權(quán)利要求6所述的方法，其中所述半導(dǎo)體材料包括硅。
8.如權(quán)利要求1所述的方法，其中所述擴散阻擋層包括銅擴散的阻擋層。
9.如權(quán)利要求8所述的方法，其中所述擴散阻擋層包括從由氮化鉭、鉭和釕構(gòu)成的組中選擇的至少一種材料。
10.如權(quán)利要求9所述的方法，其中所述擴散阻擋層包括厚度在100埃到500埃之間的氮化鉭層。
11.如權(quán)利要求1所述的方法，其中所述擴散阻擋層包括含有選自下述組中的至少一種材料的電介質(zhì)層，所述組由二氧化硅、氮化硅和氮氧化硅構(gòu)成。
12.如權(quán)利要求1所述的方法，其中所述晶種層包括銅晶種層。
13.如權(quán)利要求12所述的方法，其中所述電極層包括銅。
14.如權(quán)利要求1所述的方法，其中所述底表面包括金屬表面。
15.如權(quán)利要求1所述的方法，還包括退火所述電極層；拋光所述電極層。
16.一種用于在半導(dǎo)體器件中形成電極的方法，所述方法包括在一個電介質(zhì)層中形成一個溝槽，所述電介質(zhì)層與一個頂表面相關(guān)聯(lián)，所述溝槽與一個底表面和一個側(cè)表面相關(guān)聯(lián)；在至少所述底表面、所述側(cè)表面和一部分所述頂表面上沉積一個銅擴散阻擋層；從所述底表面的至少一部分上去除所述銅擴散阻擋層；在至少所述底表面的所述部分和所述銅擴散阻擋層上沉積一個銅晶種層；在所述銅晶種層上沉積一個銅電極層；其中所述底表面包括銅表面；其中去除所述銅擴散阻擋層包括至少露出所述底表面的所述部分；其中去除所述銅擴散阻擋層與第一蝕刻速率和第一沉積速率相關(guān)聯(lián)，并且所述第一蝕刻速率和所述第一沉積速率與所述底表面相關(guān)，所述第一蝕刻速率高于所述第一沉積速率；其中去除所述銅擴散阻擋層還與第二蝕刻速率和第二沉積速率相關(guān)聯(lián)，并且所述第二蝕刻速率和所述第二沉積速率與所述頂表面相關(guān)，所述第二蝕刻速率低于所述第二沉積速率；其中去除所述銅擴散阻擋層還與交流功率電平和直流功率電平相關(guān)聯(lián)，其中直流功率電平與交流功率電平的比率在1.0至1.3的范圍內(nèi)。
17.如權(quán)利要求16所述的方法，其中去除所述銅擴散阻擋層包括執(zhí)行與所述第一蝕刻速率、所述第二蝕刻速率、所述第一沉積速率和所述第二沉積速率相關(guān)聯(lián)的蝕刻工藝。
18.如權(quán)利要求17所述的方法，其中所述蝕刻工藝包括與所述交流功率電平和所述直流功率電平相關(guān)聯(lián)的射頻蝕刻工藝。
19.如權(quán)利要求18所述的方法，其中所述直流功率電平約等于300瓦，并且交流功率電平約等于280瓦。
20.如權(quán)利要求19所述的方法，其中所述銅擴散阻擋層包括從由氮化鉭、鉭和釕構(gòu)成的組中選擇的至少一種材料。
全文摘要
一種用于在半導(dǎo)體器件中形成電極的方法。所述方法包括在第一層中形成一個溝槽。第一層與一個頂表面相關(guān)聯(lián)，溝槽與一個底表面和一個側(cè)表面相關(guān)聯(lián)。此外，所述方法包括在至少所述底表面、所述側(cè)表面和一部分所述頂表面上沉積一個擴散阻擋層，從所述底表面的至少一部分上去除所述擴散阻擋層，在至少所述底表面的所述部分和所述擴散阻擋層上沉積一個晶種層，以及在所述晶種層上沉積一個電極層。
文檔編號H01L21/44GK1779915SQ200410084788
公開日2006年5月31日 申請日期2004年11月24日 優(yōu)先權(quán)日2004年11月24日
發(fā)明者汪釘崇 申請人:中芯國際集成電路制造(上海)有限公司