專利名稱：一種降低銦柱焊點應力的焦平面器件的制作方法
技術領域：
本發(fā)明屬于光電子集成技術領域，具體涉及一種能降低探測器陣列芯片與硅讀出電路互連的銦柱焊點應力的紅外焦平面器件。
背景技術：
紅外焦平面(FPA)技術在軍事，環(huán)境，民用，工業(yè)和醫(yī)學等眾多領域有著廣泛的應用，尤其對非常大規(guī)模的FPA需求正在不斷增長。然而，大規(guī)模紅外FPA是由大規(guī)模的HgCdTe、量子阱等光敏元芯片與硅讀出信號集成電路，通過各自生長的銦柱倒扣鍵合形成一個完整的焦平面器件，其鍵合質量直接影響器件的最終性能和可靠性。人們?yōu)榱私档豌熤更c承受的應力，提高封裝可靠性，發(fā)展了襯底減薄、探測器襯底的去除、增加銦柱高度、填充環(huán)氧樹脂高分子材料等手段，但上述方法都不可避免地增加了工藝的復雜程度，而且在非常大規(guī)模FPA中，銦柱焊點具有極其小的傾斜尺寸，即使極其小的傾斜尺寸還是存在相當?shù)膽?，這樣的應力會導致焦平面光敏元失效幾率增大。

發(fā)明內(nèi)容
基于上述已有技術存在的問題，本發(fā)明的目的是提出一種可降低探測器陣列芯片與硅讀出電路互連的銦柱焊點應力的紅外焦平面器件。該器件只需用常規(guī)的工藝就可制備。
本發(fā)明的紅外焦平面器件包括陣列探測器光敏元芯片1，通過銦柱2與陣列探測器光敏元芯片互連的硅讀出信號集成電路3，其特征在于在用于電學互連銦柱2區(qū)域邊添加1～2個較大底面積的低應力作用銦柱4；或在面陣電學互連銦柱2區(qū)域外圍四周，添加1～2排較大底面積的低應力作用銦柱4。這種結構可使銦柱2焊點應力下降70％左右，可以基本緩解互連封裝銦柱焊點應力造成的可靠性降低。圖1是在線列電學互連銦柱兩端的外面添加一個較大底面積的低應力作用銦柱的剖面示意圖。圖2是在面陣電學互連銦柱四周加上一排較大底面積的低應力作用銦柱的俯視示意圖。
所說的較大底面積低應力作用銦柱尺寸的選擇及精確定位是通過ANSYS有限元分析軟件編程，在PC機WIN2000平臺上運行，根據(jù)輸出的結果判定。
其過程如下1.ANSYS有限元分析軟件前處理A.選定PLANE13單元類型直接耦合場分析；B.將被分析樣品探測器襯底材料、讀出電路Si材料和In柱材料的楊氏模量及熱膨脹系數(shù)輸人，由于外延生長的探測材料部分厚度小于6微米，在這里忽略其對應力的影響，因此不作考慮；C.建立幾何模型，即將襯底、Si讀出電路和In柱幾何尺寸輸入。
2.ANSYS有限元分析軟件求解A.設定穩(wěn)態(tài)分析，即樣品溫度確定后，不隨時間變化；B.設置被模擬對象隨溫度變化后，引起的形變只發(fā)生在In柱和小尺寸被互連芯片上，較大尺寸被互連芯片作為整個模擬環(huán)境的固定基準，即其形變忽略，設置初始溫度及需要加載被模擬的溫度。
C.設定進入非線性大變形分析；設置分析環(huán)境的收斂判據(jù)；進行運算求解。對計算結果進行列表顯示，整理數(shù)據(jù)，獲得最大應力發(fā)生的位置。
D.然后輸入添加的低應力作用銦柱幾何尺寸，如此往復運算，獲得添加低應力作用銦柱后電學互連銦柱應力下降的曲線圖，由此獲得低應力作用銦柱尺寸。
本發(fā)明的突出優(yōu)點是1.工藝簡單2.可以有效降低互連焊點的過大應力，提高器件封裝可靠性


圖1是在探測器線列電學互連銦柱兩端的外面添加一個較大底面積的低應力作用銦柱的剖面示意圖。
圖2是在探測器面陣電學互連銦柱四周加上一排較大底面積的低應力作用銦柱的俯視示意圖。
圖3是有限元分析電學互連銦柱應力及低應力作用銦柱尺寸選擇的流程圖。
圖4是最靠邊銦柱的等效應力隨溫度變化曲線。
圖5是銦柱等效應力隨其底面直徑變化的曲線。
圖6是128元線列銦柱，并在其最外邊添加二個直徑分別為65、100μm低應力作用銦柱時，銦柱等效應力隨其離中心點距離變化的曲線。
圖7是256元線列，并在其最外邊添加二個直徑為100μm低應力作用銦柱后，銦柱等效應力隨其離中心點距離變化的曲線。
圖8是臺面工藝示意圖。
圖9是制作AuGeNi歐姆接觸電極工藝示意圖。
圖10是銦柱制備工藝示意圖。
具體實施例方式
下面結合附圖，對本發(fā)明的具體實施方式
作詳細說明以間接互連，GaAs-銦柱-寶石片線列器件為例，首先采用上述的ANSYS有限元分析軟件，計算出探測器電學互連銦柱2的最大應力具體位置，插入低應力作用銦柱4最佳位置和具體尺寸，其具體步驟如下1.將被分析樣品的楊氏模量及熱膨脹系數(shù)輸入，探測器(QWIP)襯底材料為GaAs、讀出電路取Si材料和In柱材料，由于探測器材料的外延層厚度小于6微米，在這里忽略其對應力的影響，因此不作考慮；將被分析樣品的幾何尺寸輸入(考慮間接互連，以GaAs-銦柱-寶石片為例)，探測器襯底長為12300微米，寬為1500微米，厚為500微米；寶石片間接互連電路尺寸設定大于探測器襯底GaAs；In柱形狀為鼓形，其幾何尺寸為三組，分別為128個銦柱一排，直徑33微米，高度12微米，間距92微米；64個銦柱一排，銦柱直徑33微米，高度12微米，間距184微米；256個銦柱一排，銦柱直徑33微米，高度12微米，間距46微米。
設定穩(wěn)態(tài)分析，即樣品溫度確定后，不隨時間變化；設置溫度變化引起的形變只發(fā)生在In柱和GaAs襯底上，尺寸較大的寶石片的形變設為固定，即忽略形變，模擬溫度范圍設置25K～300K。結果見圖4-8。
圖4是模擬的最靠邊銦柱的等效應力隨溫度變化曲線，其中■劃線是128個銦柱一排，直徑33微米，間距92微米；●劃線是64個銦柱一排，銦柱直徑33微米，間距184微米；▲劃線是256個銦柱一排，銦柱直徑33微米，間距46微米。結果表明，銦柱間距越疏，承受的等效應力變大。
圖5是銦柱等效應力隨其底面直徑變化的曲線，表明銦柱直徑由15μm變化至25μm時，其應力幾乎是直線下跌，直到60μm以后才趨于平緩，說明銦柱的底面積對其承受的應力影響非常大。
圖6是銦柱等效應力隨其離中心銦柱焊點距離變化的曲線，其中■劃線是128個銦柱一排，直徑33微米，間距92微米；可以看出銦柱焊點距中心點越遠，所承受的應力越大?！鴦澗€是在最靠邊的9個銦柱的最外端添加一個底面直徑65μm的大銦柱后，使得原來9個銦柱的應力明顯下降。●劃線是在最靠邊9個銦柱的最外端添加一個直徑100μm的大銦柱后，應力有了更大幅度的下降。
圖7是銦柱等效應力隨其離中心銦柱焊點距離變化的曲線，其中■劃線是256個銦柱一排，銦柱直徑33微米，間距46微米，可以看出銦柱焊點距中心點越遠，所承受的應力越大。同樣在最靠邊9個銦柱的最外端添加一個底面直徑100μm的大銦柱，記錄9個銦柱應力下降情況，繪成●劃線。然后繼續(xù)添加第二個底面直徑100μm的大銦柱后，記錄應力下降情況繪成▲劃線，觀察最靠邊第9個銦柱應力下降幅度，要比●劃線更多，應力共下降了70％。
由上述分析結果得出，本發(fā)明提出的在用于電學互連線列銦柱區(qū)域邊添加1～2個較大底面積的低應力作用銦柱，或在面陣電學互連銦柱區(qū)域外圍四周，添加1～2排較大底面積的低應力作用銦柱對下降電學互連銦柱焊點應力是非常有用的。
然后根據(jù)上述分析結果，可以得出低應力作用銦柱的最佳位置和尺寸，設計版圖，按常規(guī)工藝進行流片，其過程如下見圖8-圖10，圖8是臺面工藝示意圖。QWIP芯片依次由襯底101、下電極層102、QWIP層103。(a)在QWIP層上涂敷光刻膠；(b)暴光，顯影開出臺面窗口；(c)刻蝕臺面至下電極層102；(d)去膠、QWIP臺面形成。
圖9是制作AuGeNi歐姆接觸電極工藝示意圖。(a)涂敷光刻膠；(b)暴光、顯影開窗口；(c)蒸發(fā)AuGeNi；(d)剝離；(e)合金化、在臺面上形成歐姆接觸上電極層104。
圖10是銦柱制備工藝示意圖。(a)涂敷厚光刻膠；(b)光刻、開出窗口；(c)蒸發(fā)金屬銦；(d)剝離、形成銦柱2、4。
最后把生長好銦柱的量子阱或HgCdTe光敏元芯片、生長好銦柱的硅讀出信號集成電路，分別與作為間接互連混合封裝的寶石片電路安置在Karl Suss(FC-150)倒焊機上、對準，進行間接互連，在室溫下加壓力6～10公斤，維持時間10～20秒，至此完成HgCdTe量子阱光敏元芯片與硅讀出信號集成電路的鍵合，形成一個完整的焦平面器件。
以上所述的實施例僅為了說明本發(fā)明的技術思想及特點，其目的在于使本領域的普通技術人員能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，本發(fā)明的范圍并不僅局限于上述具體實施例，即凡依本發(fā)明所揭示的精神所作的同等變化或修飾，仍涵蓋在本發(fā)明的保護范圍內(nèi)。
權利要求
1.一種降低銦柱焊點應力的焦平面器件，包括陣列探測器光敏元芯片(1)，通過銦柱(2)與陣列探測器光敏元芯片互連的硅信號讀出電路(3)，其特征在于在用于電學互連銦柱(2)區(qū)域邊添加1～2個較大底面積的降應力銦柱(4)，或在面陣電學互連銦柱(2)區(qū)域外圍四周，添加1～2排較大底面積的降應力銦柱(4)。
2.根據(jù)權利要求1的一種降低銦柱焊點應力的焦平面器件，其特征在于所說的較大底面積降應力銦柱尺寸的選擇及精確定位是通過ANSYS有限元分析軟件編程，在PC機WIN2000平臺上運行，根據(jù)輸出的結果判定，其過程如下A.選定PLANE13單元類型直接耦合場分析；B.將被分析樣品探測器襯底材料、讀出電路Si材料和In柱材料的楊氏模量及熱膨脹系數(shù)輸入，由于外延生長的探測材料的厚度小于6微米，在這里忽略其對應力的影響，因此不作考慮；C.建立幾何模型，即將襯底、Si讀出電路和In柱幾何尺寸輸入；D.設定穩(wěn)態(tài)分析，樣品溫度不隨時間變化；E.設置被模擬對象隨溫度變化后，引起的形變只發(fā)生在In柱和小尺寸被互連芯片上，較大尺寸被互連芯片作為整個模擬環(huán)境的固定基準，即其形變忽略，設置初始溫度及需要加載被模擬的溫度；F.設定非線性大變形分析；設置分析環(huán)境的收斂判據(jù)；進行運算求解；對計算結果進行列表顯示，整理數(shù)據(jù)，獲得最大應力發(fā)生的位置；G.然后添加降應力銦柱幾何尺寸，如此往復運算，最后獲得添加降應力銦柱后的電學互連銦柱應力下降的曲線圖，由此獲得降應力銦柱尺寸。
全文摘要
本發(fā)明公開了一種降低銦柱焊點應力的焦平面器件，包括陣列探測器光敏元芯片，通過銦柱與陣列探測器光敏元芯片互連的硅信號讀出電路，其特征在于在用于電學互連銦柱區(qū)域邊添加1～2個較大底面積的降應力銦柱，或在面陣電學互連銦柱2區(qū)域外圍四周，添加1～2排較大底面積的降應力銦柱。較大底面積的降應力銦柱尺寸的選擇及精確定位是通過ANSYS有限元分析軟件編程，在PC機WIN2000平臺上運行。這種結構可使銦柱焊點應力下降70％左右，可以基本緩解互連封裝銦柱焊點應力造成的可靠性降低，并且只需常規(guī)工藝就可制備。
文檔編號H01L27/14GK1638135SQ20041008479
公開日2005年7月13日 申請日期2004年12月1日 優(yōu)先權日2004年12月1日
發(fā)明者郭方敏, 陸衛(wèi), 徐欣, 李寧 申請人:中國科學院上海技術物理研究所, 華東師范大學