專利名稱：半導體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體器件的制造技術(shù)，特別是涉及適用于具有由以銅(Cu)為主成分的導電膜構(gòu)成的布線的半導體器件的制造的有效的技術(shù)。
背景技術(shù)：
作為用來實現(xiàn)高速、高性能的LSI的技術(shù)，層間絕緣膜的低介電常數(shù)化和使用金屬鑲嵌法(Damascene)的Cu布線的采用正在變得不可或缺。特別是層間絕緣膜的低介電常數(shù)化，由于不僅可使布線間電容降低而且還可以降低LSI的功耗，故是一種非常重要的技術(shù)。
金屬鑲嵌法包括在把插針(plug)埋入到通路孔內(nèi)后在布線溝內(nèi)形成Cu布線的單金屬鑲嵌法，以及在通路孔和布線溝內(nèi)同時形成Cu布線的雙金屬鑲嵌法，從縮短工序的觀點出發(fā)，人們認為今后后者的雙金屬鑲嵌法將成為主流。
說明使用了雙金屬鑲嵌法的Cu布線的形成方法的一個例子。首先，在下層布線的上部淀積了層間絕緣膜后，向?qū)娱g絕緣膜的上部淀積硬掩模用的絕緣膜，接著，用以光致抗蝕劑膜為掩模的干法刻蝕，在硬掩模用絕緣膜和層間絕緣膜上形成通路孔。其次，在除去了光致抗蝕劑膜后，以硬掩模用絕緣膜為掩模對層間絕緣膜進行干法刻蝕，到途中為止，由此形成布線溝。這樣，由于在形成布線溝的工序中，在層間絕緣膜的途中停止刻蝕，故刻蝕的掩模，使用對層間絕緣膜的刻蝕選擇比高于光致抗蝕劑膜的絕緣膜。然后，在用濺射法或電鍍法把Cu膜埋入到通路孔的內(nèi)部和布線溝的內(nèi)部后，用化學機械研磨法除去布線溝的外部的Cu膜，由此形成Cu布線。
日本特開2003-168738號公報(專利文獻1)，作為在用金屬鑲嵌法形成Cu布線時的層間絕緣膜，公開了介電常數(shù)比氧化硅膜低的SiOC類絕緣膜，作為硬掩模用絕緣膜，公開了氮化硅膜、碳化硅膜(SiC)膜、SiCN(碳氮化硅膜)。
日本特開2000-311899號公報(專利文獻2)公開了以由金屬氧化物膜等構(gòu)成的硬掩模層和在其上部淀積的光致抗蝕劑膜為掩模，使微細的線條/間隔的金屬布線圖形化的技術(shù)，但不是與金屬鑲嵌法有關(guān)的技術(shù)。作為金屬氧化物，人們認為理想的是氧化鉭、氧化鋁和二氧化鈦等。
日本特開2003-168738號公報[專利文獻2]日本特開2000-311899號公報發(fā)明內(nèi)容本發(fā)明人對把SiOC用做低介電常數(shù)層間絕緣膜材料的雙金屬鑲嵌工藝進行了研究，結(jié)果發(fā)現(xiàn)在層間絕緣膜上形成布線溝的工序中，在把氮化硅膜、SiC膜或SiCN膜用做硬掩模的情況下，不能充分地確保硬掩模與層間絕緣膜的刻蝕選擇比。
因此，對取代上面所說的絕緣膜的硬掩模材料進行了種種研究，結(jié)果了解到氧化鋁(Al2O3)相對于SiOC膜具有充分的刻蝕選擇比。以下說明本發(fā)明人把氧化鋁用做硬掩模實施的Cu布線的形成方法。
首先，在用眾所周知的單金屬鑲嵌法在半導體襯底上形成了第1層Cu布線后，在第1層布線的上部依次淀積由SiOC膜構(gòu)成的層間絕緣膜、由氧化硅膜構(gòu)成的頂蓋(cap)絕緣膜和氧化鋁膜。阻擋絕緣膜是用來防止第1層布線中的Cu向?qū)娱g絕緣膜中擴散的絕緣膜，用SiC膜或SiCN膜構(gòu)成。頂蓋絕緣膜是在用化學機械研磨形成Cu布線時，用來保護機械強度比氧化硅膜低的SiOC膜(層間絕緣膜)的絕緣膜，用氧化硅膜構(gòu)成。
其次，在用以第1光致抗蝕劑膜為掩模的干法刻蝕使氧化鋁膜圖形化，由此形成氧化鋁掩模后，除去第1光致抗蝕劑膜，接著，以通路孔形成區(qū)域形成了開口的第2光致抗蝕劑膜為掩模，干法刻蝕頂蓋絕緣膜和層間絕緣膜，由此在第1層布線的上部形成通路孔。接著，在除去了第2光致抗蝕劑膜后，以氧化鋁掩模為掩模，干法刻蝕頂蓋絕緣膜和層間絕緣膜，由此形成布線溝。
根據(jù)上述的工序，在用以氧化鋁掩模為掩模的干法刻蝕在層間絕緣膜上形成布線溝時，氧化鋁掩模相對于SiOC膜呈現(xiàn)出高的選擇比。然而，如果在第2光致抗蝕劑膜與氧化鋁掩模之間產(chǎn)生了對準偏差，則在布線溝的形成之前形成通路孔時，氧化鋁掩模的端部就會在通路孔的內(nèi)側(cè)露出來。因此，露出來的部位的氧化鋁掩模也同時被刻蝕，氧化鋁殘渣會附著在通路孔的側(cè)壁或底面。其結(jié)果是在已附著了該氧化鋁殘渣的部位，氧化鋁殘渣作為刻蝕的掩模發(fā)揮作用，妨礙之后的層間絕緣膜的刻蝕，因此發(fā)生通路孔不能正常地形成開口這樣的問題。
本發(fā)明的目的在于提供這樣的技術(shù)在形成布線溝之前形成通路孔的雙金屬鑲嵌工序中，可以防止在對由SiOC膜構(gòu)成的層間絕緣膜干法刻蝕時使用氧化鋁掩模的情況下產(chǎn)生的通路孔的形狀不良。
根據(jù)本說明書的記述和附圖將會明白本發(fā)明的上述以及其它的目的和新的特征。
以下，簡單地說明本申請所公開的發(fā)明之中有代表性的發(fā)明。
本發(fā)明的半導體器件的制造方法，包括如下的步驟(a)在形成了導電層的半導體襯底上形成以SiOC膜為主體的層間絕緣膜后，在上述層間絕緣膜上形成進行了布線溝形成區(qū)域的開口的氧化鋁掩模的步驟；(b)在上述(a)步驟之后，用以光致抗蝕劑膜為掩模的干法刻蝕在上述導電層的上部的上述層間絕緣膜上形成通路孔的步驟；(c)在除去了上述光致抗蝕劑膜之后，用氟酸清洗上述通路孔的內(nèi)部的步驟；(d)在上述(c)步驟之后，用以上述氧化鋁掩模為掩模的干法刻蝕在上述層間絕緣膜上形成布線溝的步驟；(e)在上述(d)步驟之后，除去上述氧化鋁掩模的步驟；
(f)在上述(e)步驟之后，在上述通路孔和上述布線溝的內(nèi)部形成由以銅為主體的導電膜構(gòu)成的布線，由此將上述布線和上述導電層電連接起來的步驟。
本發(fā)明的半導體器件的制造方法，包括如下的步驟(a)在形成了導電層的半導體襯底上形成以SiOC膜為主體的層間絕緣膜后，在上述層間絕緣膜上形成進行了布線溝形成區(qū)域的開口的氧化鋁掩模的步驟；(b)在上述(a)步驟之后，在上述氧化鋁掩模的上部形成有機類SOG膜，在上述有機類SOG膜的上部形成無機類SOG膜的步驟(c)用以光致抗蝕劑膜為掩模的干法刻蝕，在通路孔形成區(qū)域的上述有機類SOG膜和上述無機類SOG膜上形成開口的步驟；(d)在上述(c)步驟之后，除去上述光致抗蝕劑膜的步驟；(e)在上述(d)步驟之后，用以上述有機類SOG膜和上述無機類SOG膜為掩模的干法刻蝕，在上述導電層的上部的上述層間絕緣膜上形成通路孔，除去上述無機類SOG膜的步驟；(f)在用濕法刻蝕除去了上述有機類SOG膜之后，用以上述氧化鋁掩模為掩模的干法刻蝕，在上述層間絕緣膜上形成布線溝的步驟；(g)在上述(f)步驟之后，除去上述氧化鋁掩模的步驟；(h)在上述(g)步驟之后，在上述通路孔和上述布線溝的內(nèi)部形成由以銅為主體的導電膜構(gòu)成的布線，由此將上述布線和上述導電層電連起來的步驟。
以下簡單地說明本申請所公開的發(fā)明之中有代表性的發(fā)明得到的效果。
在布線溝的形成之前形成通路孔的雙金屬鑲嵌工序中，即便是在對由SiOC膜構(gòu)成的層間絕緣膜干法刻蝕時使用了氧化鋁掩模的情況下，也可以防止通路孔的形狀不良。


圖1是示出了作為本發(fā)明的一個實施方式的半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖2是接著圖1的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖3是接著圖2的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖4是接著圖3的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖5是接著圖4的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖6是接著圖5的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖7是接著圖6的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖8是接著圖7的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖9是接著圖8的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖10是接著圖9的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖11是接著圖10的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖12是接著圖11的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖13是接著圖12的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖14是接著圖13的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖15是接著圖14的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖16是示出了作為本發(fā)明的另一實施方式的半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖17是接著圖16的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖18是接著圖17的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖19是接著圖18的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖20是接著圖19的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖21是接著圖20的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
圖22是接著圖21的示出了半導體器件的制造方法的半導體襯底的主要部分剖面圖。
具體實施例方式
以下，根據(jù)附圖詳細地說明本發(fā)明的實施方式。另外，在用來說明實施方式的所有圖中，對于同一個部件，原則上賦予同一符號，并省略其反復的說明。
(實施方式1)本實施方式應用于具有多層布線的CMOS-LSI，按照工序順序用圖1～圖15說明其制造方法。
首先，如圖1所示，用眾所周知的半導體制造方法在由單晶硅構(gòu)成的半導體襯底(以下，簡稱為襯底)1的主面上形成n溝道MISFET(Qn)和p溝道MISFET(Qp)。圖中的符號2，是把氧化硅膜3埋入到刻蝕襯底1形成的溝的內(nèi)部而形成的元件隔離溝。4是p阱，5是n阱，是對襯底1離子注入了雜質(zhì)后，進行熱處理而形成的。
n溝道MISFET(Qn)由以下部分構(gòu)成由在p阱4的表面形成的氧化硅膜或氧氮化硅膜等構(gòu)成的柵極絕緣膜6；在柵極絕緣膜6的上部形成的由多晶硅膜等構(gòu)成的柵極電極7；在柵極電極7的側(cè)壁上形成的由氧化硅膜等構(gòu)成的側(cè)壁間隔物10；以及在柵極電極7的兩側(cè)的p阱4上形成的一對n型半導體區(qū)域(源、漏)11等。p溝道MISFET(Qp)由以下部分構(gòu)成柵極絕緣膜6，柵極電極7，側(cè)壁間隔物10，在柵極電極7的兩側(cè)的n阱5上形成的一對p型半導體區(qū)域(源、漏)12等。向構(gòu)成n溝道MISFET(Qn)的柵極電極7的多晶硅膜中導入P(磷)，向構(gòu)成p溝道MISFET(Qp)的柵極電極7的多晶硅膜中導入B(硼)。此外，在n溝道MISFET(Qn)的柵極電極7和n型半導體區(qū)域(源、漏)11的各自的表面，以及p溝道MISFET(Qp)的柵極電極7和p型半導體區(qū)域(源、漏)12的各自的表面上形成柵極電極7和以源、漏極的低電阻化為目的的Co(鈷)硅化物膜13。
其次，如圖2所示，在襯底1上用CVD法淀積了氮化硅膜15和氧化硅膜16后，用化學機械研磨法使氧化硅膜16的表面平坦化。接著，在對n溝道MISFET(Qn)的n型半導體區(qū)域(源、漏)11和p溝道MISFET(Qp)的p型半導體區(qū)域(源、漏)12各自的上部的氧化硅膜16和氮化硅膜15進行刻蝕而形成了接觸孔17后，在每個接觸孔7的內(nèi)部形成插針18。插針18，用例如由TiN(氮化鈦)構(gòu)成的阻擋膜和W(鎢)膜的層疊膜構(gòu)成。
其次，如圖3所示，在用CVD法向氧化硅膜16的上部淀積了SiOC膜20和頂蓋絕緣膜21之后，在頂蓋絕緣膜21的上部形成布線形成區(qū)域形成了開口的光致抗蝕劑膜23。在光致抗蝕劑膜23的下層，根據(jù)需要形成反射防止膜22。頂蓋絕緣膜21由用CVD法淀積的氧化硅膜構(gòu)成，是為了在用化學機械研磨形成Cu布線時，保護機械強度比氧化硅膜低的SiOC膜20而形成的。
作為SiOC膜20，有p-MTES(日立開發(fā)生產(chǎn)，相對介電常數(shù)＝3.2)、CORAL(美國Novellus System，Inc生產(chǎn)，相對介電常數(shù)＝2.7～2.4，耐熱溫度＝500℃)，Aurora2.7(日本ASM生產(chǎn)，相對介電常數(shù)＝2.7，耐熱溫度＝450℃)等。此外，為了進一步降低介電常數(shù)，也可以使用使膜多孔化后的產(chǎn)品。這些SiOC類材料，可用CVD法形成。例如，p-MTES可用使用甲基三乙氧基硅烷與N2O的混合氣體的CVD法形成。
其次，如圖4所示，以光致抗蝕劑膜23為掩模干法刻蝕反射防止膜22、頂蓋絕緣膜21和SiOC膜20，由此在氧化硅膜16的上部形成布線溝25。在其次的工序中，在氧化硅膜16的上部形成的第1層布線26的膜厚，由頂蓋絕緣膜21與SiOC膜20的膜厚規(guī)定。
其次，在用灰化法除去了光致抗蝕劑膜23和反射防止膜22后，如圖5所示，在布線溝25的內(nèi)部形成第1層布線26。第1層布線26經(jīng)由下層的插針18，與n溝道MISFET(Qn)的源、漏(n型半導體區(qū)域11)或p溝道MISFET(Qp)的源、漏(p型半導體區(qū)域12)電連接。
為了形成第1層布線26，首先，用濺射法淀積不把布線溝25內(nèi)部填埋起來那種程度的薄的(50nm左右)TiN膜，接著，用濺射法或電鍍法淀積把布線溝25的內(nèi)部完全填埋起來的厚的(800nm～1600nm)Cu膜后，用化學機械研磨法除去布線溝25的外部的Cu膜和TiN膜。在這里，也可以采用用濺射法淀積15nm左右的TiN膜，接著再淀積15nm左右的Ti膜的層疊構(gòu)造，取代TiN膜單層。TiN膜是防止Cu膜向周圍的絕緣膜中擴散的阻擋膜。阻擋膜，除去TiN膜之外，也可以使用WN(氮化鎢)或TaN(氮化鉭)之類的氮化金屬膜或向它們中添加了Si的膜，或Ta、Ti、W、TiW之類的高熔點金屬膜等難與Cu進行反應的各種導電膜。
其次，如圖6所示，在向第1層布線26的上部淀積了阻擋絕緣膜27后，再向阻擋絕緣膜27的上部淀積層間絕緣膜30、頂蓋絕緣膜31和氧化鋁膜32。阻擋絕緣膜27，是用來防止第1層布線26中的Cu向?qū)娱g絕緣膜30中擴散的絕緣膜，用例如等離子體CVD法淀積的膜厚10nm～40nm左右的SiC(碳化硅)膜或SiCN(碳氮化硅)膜構(gòu)成。為了減小在第1層布線26和在后面的工序中在其上層形成的第2層布線(41)之間形成的電容，用介電常數(shù)低的SiOC膜構(gòu)成層間絕緣膜30。SiOC用CVD法進行淀積，其膜厚為460nm左右。頂蓋絕緣膜31，由用CVD法淀積的膜厚50nm左右的氧化硅膜構(gòu)成，是在用化學機械研磨形成Cu布線時，為了保護機械強度比氧化硅膜低的由SiOC膜構(gòu)成的層間絕緣膜30而形成的。氧化鋁膜32，用濺射法進行淀積，其膜厚為30nm～75nm。
其次，如圖7所示，在向頂蓋絕緣膜31的上部淀積了反射防止膜33和布線溝形成區(qū)域已形成了開口的光致抗蝕劑膜34之后，以光致抗蝕劑膜34為掩模干法刻蝕反射防止膜33和氧化鋁膜32，由此形成氧化鋁掩模32a.
其次，在用灰化法除去了光致抗蝕劑膜34和反射防止膜33之后，如圖8所示，向氧化鋁掩模32a的上部淀積反射防止膜35和通路孔形成區(qū)域形成了開口的光致抗蝕劑膜36。然后，如圖9所示，以光致抗蝕劑膜36為掩模干法刻蝕反射防止膜35、頂蓋絕緣膜31和層間絕緣膜30，由此形成通路孔37。這時，控制時間，使得在通路孔37的底部達到了層間絕緣膜30的膜厚的一半左右的位置時停止刻蝕?；蛘?，如圖10所示，也可以刻蝕到通路孔37的底部達到層間絕緣膜30的下層的阻擋絕緣膜27為止。在該情況下，雖然可以簡化工序，但是，由于阻擋絕緣膜27的表面也會被刻蝕，故取決于阻擋絕緣膜27的膜厚，第1層布線26的表面有時會在通路孔37的底部露出來。因此，必須考慮防止第1層布線26的表面的污染。
在上述的刻蝕工序中，在光致抗蝕劑膜36與氧化鋁掩模32a之間產(chǎn)生了對準偏差的情況下，氧化鋁掩模32a的端部會在通路孔37的內(nèi)側(cè)露出來。為此，露出來的部位的氧化鋁掩模32a也會同時被刻蝕，氧化鋁殘渣39(參看圖9)會附著在通路孔37的側(cè)壁或底面。其結(jié)果是，在該氧化鋁殘渣39所附著的部位，氧化鋁殘渣39作為刻蝕的掩模發(fā)揮作用，妨礙之后的層間絕緣膜30的刻蝕，所以通路孔37不能正常地形成開口。
于是，在本實施方式中，在形成了通路孔37后，用灰化法除去光致抗蝕劑膜36和反射防止膜35，然后，如圖11所示，使用稀氟酸清洗液將通路孔37的內(nèi)部洗凈，除去氧化鋁殘渣39。這時使用的稀氟酸清洗液的理想的氟酸濃度是0.1～0.001％左右。在氟酸濃度高的情況下，氧化鋁掩模32a也會某種程度地被刻蝕，但是只要是上述那樣的低濃度范圍，則氧化鋁掩模32a的刻蝕量是非常小的。
接著，如圖12所示，以氧化鋁掩模32a為掩模干法刻蝕頂蓋絕緣膜31和層間絕緣膜30，由此形成布線溝38。這時，通路孔37的底部的層間絕緣膜30也被刻蝕，露出阻擋絕緣膜27的表面?？刂茣r間進行該刻蝕，使得在通路孔37的底部達到了層間絕緣膜30的膜厚的一半左右的位置時停止刻蝕。
在以氧化鋁掩模32a為掩模干法刻蝕由SiOC膜構(gòu)成的層間絕緣膜30的上述的刻蝕工序中， 在用一般的氣壓(例如200mTorr～100mTorr)進行刻蝕的情況下，因為從氧化鋁掩模32a的表面產(chǎn)生的氧化鋁殘渣附著在布線溝38的內(nèi)部，故妨礙層間絕緣膜30的刻蝕，從而布線溝38不能正常地形成開口。
于是，在本實施方式中，在使刻蝕氣體為極低壓的條件下刻蝕層間絕緣膜30。具體地說，把刻蝕氣體的壓力設(shè)定在20mTorr～0.2mTorr，最好設(shè)定在10mTorr～0.2mTorr的范圍內(nèi)進行刻蝕?？涛g氣體最好是CF4(四氟化碳)，但是也可以使用其它的刻蝕氣體，例如向CHF3或C5F8中添加了O2與Ar(氬)的氣體等。由于在這樣的條件下進行刻蝕，故可以防止氧化鋁殘渣附著在布線溝38的內(nèi)部的問題，使布線溝38正常地形成開口。
其次，如圖13所示，用干法刻蝕除去在通路孔37的底部露出來的阻擋絕緣膜27，由此使第1層布線26在通路孔37的底部露出來。如果進行該干法刻蝕，則由于在通路孔37的底部露出來的第1層布線26的表面也暴露于刻蝕氣體中，故Cu和刻蝕氣體進行反應而產(chǎn)生的Cu聚合物40將附著在第1層布線26的表面。
其次，如圖14所示，使用稀氟酸清洗液除去氧化鋁掩模32a，并且，也除去附著在第1層布線26的表面的Cu聚合物40。
然后，如圖15所示，根據(jù)常規(guī)方法，在布線溝38和通路孔37的內(nèi)部形成第2層布線41。就是說，首先，用濺射法淀積不把布線溝38和通路孔37的內(nèi)部填埋起來那種程度的薄的TiN膜，接著，在用濺射法或電鍍法淀積把布線溝38和通路孔37的內(nèi)部完全填埋起來的厚的Cu膜后，用化學機械研磨法除去布線溝38的外部的Cu膜和TiN膜。
圖示雖然省略了，但是通過反復進行上述的層間絕緣膜的淀積、布線溝和通路孔的形成和Cu膜的填埋，在第2層布線41的上層形成多層Cu布線，由此完成本實施方式的CMOS-LSI。
(實施方式2)在上述實施方式1中，在用以光致抗蝕劑膜36為掩模的干法刻蝕在層間絕緣膜30上形成通路孔，接著，用灰化法除去光致抗蝕劑膜36之后，用以氧化鋁掩模32a為掩模的干法刻蝕，在層間絕緣膜30上形成布線溝38(參看圖8～圖12)。
在上述的工序中，由于在形成了通路孔37后，用灰化法除去光致抗蝕劑膜36，故在通路孔的側(cè)壁或底面露出來的層間絕緣膜30因暴露在刻蝕氣體中而受到損傷，有可能產(chǎn)生通路孔37的形狀不良。特別是為了進一步降低層間絕緣膜30的介電常數(shù)，而使膜多孔化的情況下，由灰化氣體產(chǎn)生的損傷大。于是，在本實施方式中對防止層間絕緣膜30的灰化損傷的方法進行說明。
首先，如圖16所示，用以光致抗蝕劑膜34為掩模的干法刻蝕使氧化鋁膜32圖形化，由此形成氧化鋁掩模32a。到此為止的工序，與上述實施方式1的圖1～圖7所示的工序是相同的。
其次，在用灰化法除去了光致抗蝕劑膜34和反射防止膜33后，如圖17所示，在氧化鋁掩模32a的上部形成有機SOG膜43，然后，再在有機SOG膜43的上部形成無機SOG膜44。在這里，無機SOG膜44，雖然難于用濕法刻蝕除去，但是卻具有灰化耐性高的特性。另一方面，有機SOG膜43，雖然可以用濕法刻蝕除去，但是與無機SOG膜44比，灰化耐性低。作為無機SOG膜44，有東京應化工業(yè)生產(chǎn)的“Type12”等，作為有機SOG膜，有美國Honeywell Electronic Materials生產(chǎn)的“Duo”等。
其次，如圖18所示，在向無機SOG膜44的上部淀積反射防止膜45、通路孔形成區(qū)域形成了開口的光致抗蝕劑膜46后，以光致抗蝕劑膜46為掩模干法刻蝕通路孔形成區(qū)域的反射防止膜45、無機SOG膜44和有機SOG膜43。
其次，如圖19所示，用灰化法除去光致抗蝕劑膜46和反射防止膜45。這時，由于層間絕緣膜30已被頂蓋絕緣膜31覆蓋起來，故層間絕緣膜30不會暴露于灰化氣體內(nèi)。
其次，如圖20所示，以通路孔區(qū)域形成了開口的無機SOG膜44和有機SOG膜43為掩模干法刻蝕頂蓋絕緣膜31和層間絕緣膜30，由此形成通路孔37。這時，控制時間，使得在通路孔37的底部到達了層間絕緣膜30的膜厚的一半左右的位置時停止刻蝕，但是也可以進行刻蝕直到通路孔37的底部達到層間絕緣膜30的下層的阻擋絕緣膜27為止。此外，在該工序中，在刻蝕層間絕緣膜30時，有機SOG膜43的上部的無機SOG膜44也被刻蝕除去。
此外，雖然省略了圖示，但是在上述的刻蝕工序中，在刻蝕無機SOG膜44和有機SOG膜43時所使用的光致抗蝕劑膜46和氧化鋁掩模32a之間產(chǎn)生了對準偏差的情況下，為了使氧化鋁掩模32a的端部在通路孔37的內(nèi)側(cè)露出來，露出來的部位的氧化鋁掩模32a也同時被刻蝕，氧化鋁殘渣39附著在通路孔37的側(cè)壁或底面。于是，與上述實施方式1一樣，在形成了通路孔37之后，使用稀氟酸清洗液將通路孔37的內(nèi)部洗凈，除去氧化鋁殘渣39。這時，由于氧化鋁掩模32a已被有機SOG膜43覆蓋起來，故即便是提高清洗液的氟酸濃度，氧化鋁掩模32a也不會被刻蝕。
其次，如圖21所示，用濕法刻蝕除去有機SOG膜43，接著，如圖22所示，以氧化鋁掩模32a為掩模干法刻蝕頂蓋絕緣膜31和層間絕緣膜30，由此形成布線溝38。雖然省略了圖示，但是，之后在按照上述實施方式1的圖13～圖15所示的工序除去了氧化鋁掩模32a后，在布線溝38和通路孔37的內(nèi)部形成第2層布線41。
如上所述，根據(jù)本實施方式，由于層間絕緣膜30不會暴露在灰化氣體中，故可以確實地防止通路孔37的形狀不良，可以推進層間絕緣膜30的低介電常數(shù)化。
以上根據(jù)實施方式具體地說明了由本發(fā)明人完成的發(fā)明，但是，不言而喻本發(fā)明并不限于上述實施方式，在不背離其要旨的范圍內(nèi)可以進行種種變更。
(工業(yè)可利用性)本發(fā)明是適用于具有金屬鑲嵌Cu布線和低介電常數(shù)絕緣膜的LSI的制造的有效的發(fā)明。
權(quán)利要求
1.一種半導體器件的制造方法，包括以下的步驟(a)在形成了導電層的半導體襯底上形成以SiOC膜為主體的層間絕緣膜后，在上述層間絕緣膜上形成進行了布線溝形成區(qū)域的開口的氧化鋁掩模的步驟；(b)在上述(a)步驟之后，用以光致抗蝕劑膜為掩模的干法刻蝕在上述導電層的上部的上述層間絕緣膜上形成通路孔的步驟；(c)在除去了上述光致抗蝕劑膜之后，用氟酸清洗上述通路孔的內(nèi)部的步驟；(d)在上述(c)步驟之后，用以上述氧化鋁掩模為掩模的干法刻蝕在上述層間絕緣膜上形成布線溝的步驟；(e)在上述(d)步驟之后，除去上述氧化鋁掩模的步驟；(f)在上述(e)步驟之后，在上述通路孔和上述布線溝的內(nèi)部形成由以銅為主體的導電膜構(gòu)成的布線，由此把上述布線和上述導電層電連接起來的步驟。
2.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于上述層間絕緣膜由SiOC膜構(gòu)成，在上述層間絕緣膜的上部形成由氧化硅膜構(gòu)成的頂蓋絕緣膜。
3.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于在上述(b)步驟中在刻蝕上述層間絕緣膜形成上述通路孔時，在上述通路孔的底部達到上述層間絕緣膜的途中時停止刻蝕，在上述(d)步驟中刻蝕上述層間絕緣膜形成上述布線溝時，一直到其底部為止刻蝕上述通路孔的下部的上述層間絕緣膜。
4.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于在上述(b)步驟中刻蝕上述層間絕緣膜形成上述通路孔時，一直到其底部為止刻蝕上述通路孔的下部的上述層間絕緣膜。
5.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于在上述(c)步驟中使用的上述氟酸的濃度為0.1％～0.001％。
6.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于上述(d)步驟的干法刻蝕，在20mTorr～0.2mTorr的壓力下進行。
7.根據(jù)權(quán)利要求6所述的半導體器件的制造方法，其特征在于上述(d)步驟的干法刻蝕，在10mTorr～0.2mTorr的壓力下進行。
8.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于上述(d)步驟的干法刻蝕，用以四氟化碳為主成分的刻蝕氣體進行。
9.一種半導體器件的制造方法，具有如下的步驟(a)在形成了導電層的半導體襯底上形成以SiOC膜為主體的層間絕緣膜后，在上述層間絕緣膜上形成進行了布線溝形成區(qū)域的開口的氧化鋁掩模的步驟；(b)在上述(a)步驟之后，在上述氧化鋁掩模的上部形成有機類SOG膜，在上述有機類SOG膜的上部形成無機類SOG膜的步驟(c)用以光致抗蝕劑膜為掩模的干法刻蝕，在上述有機類SOG膜和上述無機類SOG膜上形成開口的步驟；(d)在上述(c)步驟之后，除去上述光致抗蝕劑膜的步驟；(e)在上述(d)步驟之后，用以上述有機類SOG膜和上述無機類SOG膜為掩模的干法刻蝕，在上述導電層的上部的上述層間絕緣膜上形成通路孔，然后除去上述無機類SOG膜的步驟；(f)在用濕法刻蝕除去了上述有機類SOG膜之后，用以上述氧化鋁掩模為掩模的干法刻蝕，在上述層間絕緣膜上形成布線溝的步驟；(g)在上述(f)步驟之后，除去上述氧化鋁掩模的步驟；(h)在上述(g)步驟之后，在上述通路孔和上述布線溝的內(nèi)部形成由以銅為主體的導電膜構(gòu)成的布線，由此把上述布線和上述導電層電連接起來的步驟。
10.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其特征在于上述光致抗蝕劑膜的除去，用灰化法進行。
11.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其特征在于上述層間絕緣膜由SiOC膜構(gòu)成，在上述層間絕緣膜的上部形成由氧化硅膜構(gòu)成的頂蓋絕緣膜。
12.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其特征在于還具有在上述層間絕緣膜上形成了上述通路孔后，在用以上述氧化鋁掩模為掩模的干法刻蝕在上述層間絕緣膜上形成上述布線溝的步驟之前，用氟酸清洗上述通路孔的內(nèi)部的步驟。
13.根據(jù)權(quán)利要求12所述的半導體器件的制造方法，其特征在于上述氟酸的濃度為0.1％～0.001％。
14.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其特征在于上述(f)步驟的干法刻蝕，在20mTorr～0.2mTorr的壓力下進行。
15.根據(jù)權(quán)利要求14所述的半導體器件的制造方法，其特征在于上述(f)步驟的干法刻蝕，在10mTorr～0.2mTorr的壓力下進行。
16.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其特征在于上述(f)步驟的干法刻蝕，用以四氟化碳為主成分的刻蝕氣體進行。
17.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于上述層間絕緣膜由多孔化后的SiOC膜構(gòu)成，在上述層間絕緣膜的上部形成由氧化硅膜構(gòu)成的頂蓋絕緣膜。
18.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其特征在于上述層間絕緣膜由多孔化后的SiOC膜構(gòu)成，在上述層間絕緣膜的上部形成由氧化硅膜構(gòu)成的頂蓋絕緣膜。
19.根據(jù)權(quán)利要求1所述的半導體器件的制造方法，其特征在于上述(d)步驟的干法刻蝕，用在CHF3或C5F8中加進了O2和Ar(氬)的氣體進行。
20.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其特征在于上述(d)步驟的干法刻蝕，用在CHF3或C5F8中加進了O2和Ar(氬)的氣體進行。
全文摘要
本發(fā)明公開了一種半導體器件的制造方法，在形成布線溝之前形成通路孔的雙金屬鑲嵌工序中，防止在對由SiOC膜構(gòu)成的層間絕緣膜干法刻蝕時使用氧化鋁掩模的情況下會產(chǎn)生的通路孔的形狀不良。在中間隔著頂蓋絕緣膜(31)地在由低介電常數(shù)的SiOC膜構(gòu)成的層間絕緣膜(30)的上部形成了氧化鋁掩模(32a)后，以光致抗蝕劑膜為掩模干法刻蝕頂蓋絕緣膜(31)和層間絕緣膜(30)，由此形成通路孔(37)。其次，在除去了光致抗蝕劑膜之后，使用稀氟酸清洗液清洗通路孔(37)的內(nèi)部，除去氧化鋁殘渣。然后，以氧化鋁掩模(32a)為掩模干法刻蝕頂蓋絕緣膜(31)和層間絕緣膜(30)，由此形成布線溝。
文檔編號H01L21/28GK1614764SQ200410088589
公開日2005年5月11日 申請日期2004年11月5日 優(yōu)先權(quán)日2003年11月6日
發(fā)明者野口純司, 青木英雄, 堀田尚二, 大島隆文 申請人:株式會社瑞薩科技