專利名稱：用于互連的自密封的銀合金的制作方法
技術領域：
本發(fā)明涉及互連，特別是用于如存儲器和邏輯器件的微電子器件中的線背端(BEOL)金屬化導體。本發(fā)明的特定實施例涉及在氧化鈹中自密封(self-encapsulated)的銀-鈹合金，可以保護它不受環(huán)境的影響，由此可以單獨存在同時不需要阻擋層和帽蓋層。本發(fā)明能夠使用多孔介質和空氣介質(空氣橋)。
背景技術：
隨著晶體管的尺寸變得越來越小并且開關速度越來越快，穿過有源器件之間互連的傳輸延遲成為主要關注問題。延遲取決于電阻-電容，并稱做RC延遲。信號延遲的電阻部分是由金屬互連的電阻率造成，而電容取決于導體線之間施加的介質的介電常數。為了降低介電常數，SiO2由各種低k材料代替。為了進一步降低介電常數，以多孔形式使用這些新材料，并且由于空氣的介電常數為1，最終一些設計使一部分介質由空氣(空氣橋)代替。這增加了保護金屬導體不受環(huán)境影響的需要。
幾年前，Al-Cu合金由銅互連代替，是由于與非合金鋁的2.65μmΩ-cm電阻率相比，銅的電阻率較低，即1.68微米。然而，銅非常易于氧化，在高達300°形成的Cu2O并不妨礙進一步氧化具有敞開的晶體結構。
因此銅受到阻擋層和帽蓋層的保護。隨著互連的線寬降低，在所有方向中包括銅線的各層厚度變成銅線寬度的重要部分。由于這些保護層既不是良好的導體，也不是低k介質，因此失去了使用較低電阻率導體和低k介質的一些收益。
同樣，“半導體的國家技術路線”(the National TechnologyRoadmap for Semiconductors)”預測對于100nm器件尺寸節(jié)點，需要具有約2.0介電常數的材料以降低與BEOL互連有關的RC延遲。開發(fā)這些材料的最有希望的措施是在致密的介質材料內引入孔隙率。將這些介質結合到銅或銀基雙鑲嵌方案的其中一個問題是甚至在較低的溫度下暴露到環(huán)境條件易于形成氧化物和硫化物，損害了這些初始具有高電導率金屬的電導率。

發(fā)明內容
本發(fā)明解決了銀的氧化和/或硫化問題。特別是，根據本發(fā)明，通過與某些類型的合金元素成為合金，提高了銀的抗氧化和/或硫化性。
特別是，本發(fā)明涉及銀的合金和合金元素，其中合金元素在700℃以下沒有與銀形成固溶體或者中間相，并在400℃或更低的溫度下擴散到銀的表面，并可氧化形成電導率小于10-5Ω-cm分之一的合金元素氧化物。
本發(fā)明的另一方案涉及包括以上公開合金的互連結構；以及位于合金上約2到約10納米厚合金元素氧化物層。
本發(fā)明的另一方案涉及電子結構，包括具有基本上平坦表面并且其內具有凹槽圖形的介質層，并且以上公開的合金位于凹槽內。
本發(fā)明還涉及制備互連結構的方法，包括提供以上公開的合金；以及通過在包含氧化劑的氧化環(huán)境中，氧化劑的分壓約10-8到約1乇，在約250℃到約500℃的溫度下退火選擇性地氧化合金元素，在合金上形成合金元素氧化物層。
本發(fā)明的另一方案涉及在電子器件上制備互連結構的工藝，包括在具有絕緣區(qū)和導電區(qū)的襯底上形成構圖的抗蝕劑層，淀積以上公開的合金；以及除去構圖的抗蝕劑。
本發(fā)明的另一方案涉及制備互連結構或電子器件的工藝，包括在襯底上形成絕緣材料；在其內將淀積互連導體材料的絕緣材料中采用光刻限定和形成用于線和/或通路的凹槽；淀積包括以上公開合金的互連導體材料；以及平面化所得結構以電隔離各線和/或通路。
本發(fā)明還涉及在電子器件上制備互連結構的工藝，包括在襯底上淀積絕緣材料，采用光刻限定和形成其內將淀積互連導體材料的線和/或通路；在絕緣材料上形成構圖的抗蝕劑層；淀積包括以上公開合金的導體材料；以及除去構圖的抗蝕劑。
同樣，本發(fā)明涉及制備互連結構或電子器件的方法，包括在具有絕緣區(qū)和導電區(qū)的襯底上淀積以上公開合金的覆蓋層；在覆蓋層上形成構圖的抗蝕劑層；除去沒有被構圖的抗蝕劑覆蓋的導體材料并除去構圖的抗蝕劑。
此外，根據本發(fā)明，代替淀積以上公開的合金，通過在構圖的結構中淀積較薄的鈹層作為襯里阻擋層，之后淀積銀到需要的厚度可以制備結構，用于各種集成方案。例如在以上公開的溫度對結構進行退火。BeO制備在銀的三個側面上，但是在該制備技術中銀的頂部上沒有。結果，代替PVD，通過無電鍍或電鍍淀積銀，在鈹和銀淀積物之間淀積銀的籽晶層。通常籽晶層的厚度足以形成連續(xù)或基本上連續(xù)的層。
從下面詳細的說明中，對于本領域中的技術人員來說，本發(fā)明的其它目的和優(yōu)點將變得很顯然，在下面的說明中，僅借助說明實施本發(fā)明的最佳方式示出和介紹了本發(fā)明的優(yōu)選實施例。應該認識到，本發(fā)明可以有其它和不同的實施例，可以在多種顯而易見的方案中改變幾個細節(jié)，同時不脫離本發(fā)明的范圍。因此，說明書僅為說明性而不是限定性的。


圖1A和1B為Ag-Be的平衡相圖(原子百分比-1A和重量百分比-1B)。
圖2A-2E示出了根據本發(fā)明結合了導體的空氣橋結構。
具體實施例方式
為了便于理解本發(fā)明，參考附圖。圖2A示出了制備雙鑲嵌結構的結構。在圖2A中，通路16提供在半導體襯底12上的隔離層14中，半導體襯底例如為硅、硅鍺合金、以及碳化硅或砷化鎵。
示例性隔離或介質14包括二氧化硅(SiO2)、磷硅酸鹽玻璃(PSG)、摻雜硼的PSG(BDPSG)或四乙基原硅酸鹽(TEOS)。此外，介質可以包括低介電常數材料，例如CVD摻雜碳的氧化物、多孔的CVD摻雜碳的氧化物、多孔和無孔旋涂有機硅酸鹽、多孔和無孔有機旋涂聚合物。
在圖2B中，例如通過包括電子束蒸發(fā)或磁控濺射的物理汽相淀積淀積合金層。例如，在約2到約15毫乇，通常約4到約10毫乇的氬氣氛中，并施加約50到約600瓦，典型地約200到約400瓦的功率，從這里限定的靶濺射合金。
合金包括銀。根據本發(fā)明，在溫度700℃以下采用的合金組分沒有形成與銀的固溶體或者中間相，由此沒有將金屬的導電性削弱到不希望的程度。通過400℃溫度下的擴散，合金元素被分離到金屬的表面，并被選擇性氧化。金屬沒有被氧化是由于金屬密封在合金元素的氧化物中。該氧化物具有高電阻率，因此不會傳輸氧化物生長需要的電子。因此，將產生自限性的氧化物，很薄，通常在約2到約10納米的數量級。氧化物通常具有較低的介電常數，由此沒有顯著增加電容，同樣通常具有優(yōu)良的熱傳導性。
優(yōu)選的合金元素為鈹。其它的合金元素為Al和Si。根據本發(fā)明通常的合金為銀-鈹合金，典型地含有約0.2％到約5％重量的鈹，優(yōu)選含有約0.2％到約3％重量的鈹，更優(yōu)選約0.2％到約2％重量的鈹。
圖1A和1B給出了銀鈹平衡相圖，示出了在760℃以下不存在銀和鈹的固體互溶度以及中間相的形成。圖中示出了原子百分比(1A)和重量百分比的相圖。由于鈹(輕金屬)和銀(重金屬)的密度之間的差異較大，小重量百分比的鈹表示大的原子重量百分比。
合金例如由Ag-Be靶濺射而成，或者由單獨的銀和鈹靶共同濺射而成。在合金層的頂部，可以淀積薄銀層以保護合金不暴露到電解液。
銀鈹層作為隨后鍍銀的籽晶層。電鍍或無電鍍銀以填充通路。通常使用氰化鉀溶液電鍍銀，顯示出最高的電鍍電流密度。從與含有胺基的葡萄糖溶液混合的NaOH和氨性AgNO3的兩種溶液的鍍銀系統(tǒng)無電鍍銀。參見圖2C。
然后例如通過化學機械平面化或電拋光平面化填充的結構。該工藝可以重復幾次。通過回蝕刻除去一些低k介質以產生圖2D所示的的空氣橋18。
在約250到約500℃的溫度下和如約10-8到約1Torr的如氧或水蒸氣的氧化劑的低分壓的氣氛中進行鈹的選擇性氧化。熱處理的時間通常約10到約30分鐘，取決于溫度。熱處理期間，鈹擴散到銀的表面在表面上形成了薄而致密的膜。暴露到含氧氣體在表面上產生了BeO膜19，驅動鈹進一步擴散到表面，并保護了下面的銀不暴露到含氧或硫氣體。出于熱動力學的考慮，優(yōu)先形成BeO而不是Ag2O，因為形成的熱分別為286和14卡/摩爾氧。參見圖2E。重要的是應該注意BeO僅形成在銀與介質材料的界面，而不是與金屬通路的界面。同樣重要的是在約190攝氏度的溫度下，Ag2O分解為銀和氧。
除了產生鑲嵌結構之外的其它制造技術當然也可以用于本發(fā)明。這樣的技術包括制備導體元件。
在平面基底上穿過掩模鍍覆的工藝包括在襯底上提供絕緣層，之后提供構圖的抗蝕劑層。本發(fā)明的合金穿過構圖的抗蝕劑而鍍覆。然后除去抗蝕劑。
在開槽的基底上的穿過掩模鍍覆的工藝包括在襯底上的絕緣層中形成通路或溝道。構圖的抗蝕劑形成在絕緣層上。本發(fā)明的合金穿過掩?；蚩刮g劑而鍍覆進入通路內。然后除去掩?；蚩刮g劑。
覆蓋(blanket)鍍覆工藝包括在襯底的絕緣層上覆蓋鍍覆本發(fā)明的合金。抗蝕劑層形成在覆蓋層上并采用光刻構圖。然后通過蝕刻構圖覆蓋層或通過其它工藝除去沒有被抗蝕劑保護的位置。然后除去抗蝕劑。
下面顯示一些非限制性例子以進一步說明本發(fā)明。
例1通過物理汽相淀積用0.2％重量的Be-Ag合金填充構圖的低k介質BEOL結構的溝槽，并用CMP平面化。重復該工藝幾次?；匚g刻一些低k介質以產生空氣橋。完成每級或多級之后，在250℃下6×10-8乇的氧分壓下進行20分鐘的退火。在該退火期間，鈹擴散到多級導體的表面并氧化為BeO，覆蓋了銀金屬。
例2通過化學汽相淀積用0.3％重量的Be-Ag合金填充構圖的低k介質BEOL結構的溝槽，然后和例1中一樣繼續(xù)工藝。
例3構圖的多孔低k介質BEOL結構的溝槽用物理汽相淀積的3％重量的Be-Ag合金作襯里。隨后用同樣物理汽相淀積的純銀填充溝槽并用CMP平面化。和例1中一樣繼續(xù)工藝。
例4構圖的低k介質BEOL結構的溝槽用物理汽相淀積的2.0％重量的Be-Ag合金作襯里，作為隨后電鍍的籽晶層。然后在相應的電流密度下由已知的氰化銀鍍槽電鍍純銀。用CMP平面化填充的結構并重復幾次工藝。完成每級或多級之后，在350℃下1×10-8乇的氧分壓下進行10分鐘的退火。在該退火期間，鈹由襯里擴散到導體的表面并氧化為BeO，密封銀金屬。該例顯示在圖2中。
例5除了用無電鍍在襯里/籽晶層上淀積銀之外重復例4。無電鍍槽在基于AgNO3的浴槽。
例6除了同樣通過物理汽相淀積在Ag-Be襯里上淀積薄純銀層之外，重復例5，以保護鈹不受到電解液影響。
例7用通過原子層淀積或其它合適的方式淀積的約0.5到約3納米純鈹作介質的溝槽的襯里，之后淀積銀籽晶層，此后通過電鍍或無電鍍銀填充溝槽。之后，在約250℃到約500℃的溫度下退火結構。通過將氧由介質中吸出，介質形成了薄BeO阻擋層。BeO形成在銀的三個面上，但是銀的頂部上沒有。在下面的CMP中，BeO可以留在導電線之間，因為它是具有6的介電常數的絕緣體。
在本說明書中引證的所有出版物和專利申請這里作為參考引入，如同每個單獨的出版物或專利申請專門和單獨地指出作為參考引入。
本發(fā)明的以上說明示出和介紹了本發(fā)明。此外，本公開僅示出和介紹了本發(fā)明的優(yōu)選實施例，但是如上所述，應該理解本發(fā)明能夠用于多種其它組合、修改和條件，能夠在這里表示的本發(fā)明概念的范圍內進行改變或修改，與以上教導和/或現有技術的技能或知識一致。以上介紹的各實施例進一步用于介紹實施本發(fā)明的最佳方式，能夠使本領域中的其它技術人員利用本發(fā)明中的這些或其它實施例，以及特定的應用需要的多種修改或使用本發(fā)明。因此，本說明沒有限定本發(fā)明為這里公開的形式。同樣，權利要求書意在包含可選的各實施例。
權利要求
1.一種銀和合金元素的合金，其中合金元素在700℃以下不與銀形成固溶體或者中間相，并在400℃或更低的溫度下擴散到銀的表面，并可氧化形成電導率小于10-5Ω-cm分之一的合金元素氧化物。
2.根據權利要求1的合金，其中合金元素為鈹。
3.根據權利要求2的合金，其中鈹的量為約0.2到約5wt％。
4.根據權利要求2的合金，其中鈹的量為約0.2到約3wt％。
5.根據權利要求2的合金，其中鈹的量為約0.2到約2wt％。
6.一種包括銀和合金元素的合金的互連結構，其中合金元素在700℃以下不與銀形成固溶體或者中間相，并在400℃或更低的溫度下擴散到銀的表面，并可氧化形成電導率小于10-5Ω-cm分之一的合金元素氧化物；以及位于合金上約1到約10納米的合金元素氧化物層。
7.根據權利要求6的互連結構，其中合金元素為鈹。
8.根據權利要求7的互連結構，其中鈹的量為約0.2到約5wt％。
9.一種電子結構，包括具有基本平坦的上表面并且其內具有凹槽圖形的介質層，以及位于凹槽內的根據權利要求1的合金。
10.根據權利要求9的電子結構，其中合金存在于結構的線背端。
11.根據權利要求9的電子結構，其中合金元素為鈹。
12.根據權利要求11的電子結構，其中鈹的量為約0.2到約5wt％。
13.一種制備互連結構的方法，包括提供銀和合金元素的合金，其中合金元素在700℃以下不與銀形成固溶體或者中間相，并在400℃或更低的溫度下擴散到銀的表面；并可氧化形成電導率小于10-5Ω-cm分之一的合金元素氧化物；以及通過在包含氧化劑的氧化環(huán)境中，氧化劑的分壓約10-8到約1乇，在約250℃到約500℃的溫度下退火選擇性地氧化合金元素，在合金上形成了合金元素氧化物層。
14.根據權利要求13的方法，其中氧化劑包括氧或水蒸氣。
15.根據權利要求14的方法，其中合金元素為鈹。
16.根據權利要求15的方法，其中鈹的量為約0.2到約5wt％。
17.一種在電子器件上制備互連結構的工藝，包括在具有絕緣區(qū)和導電區(qū)的襯底上形成構圖的抗蝕劑層；淀積根據權利要求1的合金；以及除去所述構圖的抗蝕劑。
18.根據權利要求17的工藝，還包括通過以下步驟選擇性氧化合金元素在包含氧化劑的氧化環(huán)境中，氧化劑的分壓約10-8到約1乇，在約250℃到約500℃的溫度下退火，在合金上形成合金元素氧化物層。
19.一種在電子器件上制備互連結構的工藝，包括在襯底上形成絕緣材料；在其內將淀積互連導體材料的所述絕緣材料中采用光刻限定和形成用于線和/或通路的凹槽；淀積包括根據權利要求1的合金的互連導體材料；以及平面化所得結構以電隔離各線和/或通路。
20.根據權利要求19的工藝，還包括通過以下步驟選擇性氧化合金元素在包含氧化劑的氧化環(huán)境中，氧化劑的分壓約10-8到約1乇，在約250℃到約500℃的溫度下退火，在合金上形成合金元素氧化物層。
21.一種在電子器件上制備互連結構的工藝，包括在襯底上淀積絕緣材料，采用光刻限定和形成其內將淀積互連導體材料的線和/或通路；在所述絕緣材料上形成構圖的抗蝕劑層；淀積包括根據權利要求1合金的導體材料；以及除去構圖的抗蝕劑。
22.根據權利要求21的工藝，還包括通過以下步驟選擇性氧化合金元素在包含氧化劑的氧化環(huán)境中，氧化劑的分壓約10-8到約1乇，在約250℃到約500℃的溫度下退火，在合金上形成合金元素氧化物層。
23.一種在電子器件上制備互連結構的工藝，包括在具有絕緣區(qū)和導電區(qū)的襯底上淀積導電材料的覆蓋層，其中導電材料包括根據權利要求1的合金；在所述覆蓋層上形成構圖的抗蝕劑層；除去沒有被所述構圖的抗蝕劑覆蓋的所述導體材料，以及除去所述構圖的抗蝕劑。
24.根據權利要求23的工藝，還包括通過在包含氧化劑的氧化環(huán)境中，氧化劑的分壓約10-8到約1乇，在約250℃到約500℃的溫度下退火選擇性地氧化合金元素，在合金上形成合金元素氧化物層。
25.一種在電子器件上制備互連結構的工藝，包括在襯底上形成絕緣材料，在其內將淀積互連導體材料的所述絕緣材料中采用光刻限定并形成用于線和/或通路的凹槽；在所述凹槽中淀積鈹；在所述凹槽中的所述鈹上淀積銀；在約250℃到約500℃的溫度退火。
26.根據權利要求25的工藝，其中所述絕緣材料包括選自二氧化硅、磷硅酸鹽玻璃、摻雜硼的PSG、四乙基原硅酸鹽以及低k介質材料構成的組中的至少一個。
27.根據權利要求25的工藝，還包括在所述鈹和銀之間提供銀籽晶層。
28.根據權利要求25的工藝，還包括平面化所得結構。
29.根據權利要求26的工藝，其中所述低k介質材料包括選自CVD多孔摻雜碳的氧化物、無孔摻雜碳的氧化物、多孔旋涂有機硅酸鹽、無孔旋涂有機硅酸鹽、多孔有機旋涂聚合物和無孔有機旋涂聚合物構成的組中的至少一個。
全文摘要
提供了一種銀和合金元素的合金，該合金元素擴散到高電導率金屬的表面并可氧化形成合金元素氧化物，例如鈹，還提供了使用該合金的電子結構及制造方法。
文檔編號H01L23/525GK1619002SQ20041008968
公開日2005年5月25日 申請日期2004年10月29日 優(yōu)先權日2003年10月31日
發(fā)明者瑪麗亞·羅內 申請人:國際商業(yè)機器公司