專利名稱：快閃存儲(chǔ)單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性存儲(chǔ)器及其制造方法，特別是涉及一種快閃存儲(chǔ)單元及其制造方法。
背景技術(shù)：
閃存由于具有可多次進(jìn)行數(shù)據(jù)的存入、讀取、抹除等動(dòng)作，且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)，所以已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種非揮發(fā)性存儲(chǔ)器元件。
典型的閃存以摻雜的多晶硅制作浮置柵極(Floating Gate)與控制柵極(Control Gate)。當(dāng)對(duì)此閃存元件進(jìn)行程序化或抹除操作時(shí)，分別于源極區(qū)、漏極區(qū)與控制柵極上施加適當(dāng)電壓，以使電子注入浮置柵極中，或?qū)㈦娮訌母≈脰艠O中拉出。一般來(lái)說(shuō)，常用于閃存的電子注入模式可分為通道熱電子注入模式(Channel Hot-Electron Injection，CHEI)以及F-N穿隧(Fowler-Nordheim Tunneling)模式等等，而且元件的程序化與抹除操作模式隨著電子注入與拉出的方式而改變。
圖1是繪示現(xiàn)有一種閃存其單一存儲(chǔ)單元的剖面示意圖。此快閃存儲(chǔ)單元由n型基底100、深p型井區(qū)102、n型井區(qū)104、柵極堆棧結(jié)構(gòu)106、n型源極區(qū)108a、n型漏極區(qū)108b、p型淺摻雜區(qū)109、p型深摻雜區(qū)110與導(dǎo)電插塞112所構(gòu)成。其中，深p型井區(qū)102配置于基底100中，而n型井區(qū)104配置于深p型井區(qū)102中。柵極堆棧結(jié)構(gòu)106配置在基底100上，且此柵極堆棧結(jié)構(gòu)106從基底100起依序?yàn)榇┧韺?14、浮置柵極116、柵間介電層118與控制柵極120。n型源極區(qū)108a與n型漏極區(qū)108b分別配置在柵極堆棧結(jié)構(gòu)106兩側(cè)的n型井區(qū)104與p型深摻雜區(qū)110中。p型淺摻雜區(qū)109配置在柵極堆棧結(jié)構(gòu)106下方的n型井區(qū)104中。p型深摻雜區(qū)110配置在柵極堆棧結(jié)構(gòu)106一側(cè)邊的n型井區(qū)104中，且與p型淺摻雜區(qū)109鄰接。導(dǎo)電插塞112配置在基底100上，且向下延伸穿過(guò)n型漏極區(qū)108b與部分的p型深摻雜區(qū)110相連。
然而，當(dāng)對(duì)上述的快閃存儲(chǔ)單元進(jìn)行程序化操作，而于源極區(qū)、漏極區(qū)與控制柵極施加電壓時(shí)，由于此存儲(chǔ)單元的控制柵極與源極區(qū)與相鄰的另一存儲(chǔ)單元的控制柵極與源極區(qū)彼此相互導(dǎo)通，即該二存儲(chǔ)單元共享同一字線與源極線。因此，在程序化選定的存儲(chǔ)單元時(shí)，其它在同一字符在線未選定的存儲(chǔ)單元會(huì)被施加的電壓所干擾，如此將影響存儲(chǔ)器元件的可靠性(Reliability)。
此外，在進(jìn)行上述快閃存儲(chǔ)單元的程序化操作時(shí)，由于控制柵極與源極區(qū)彼此靠近，因此也容易造成元件漏電流的問(wèn)題。
除此之外，上述的程序化操作，亦有可能造成快閃存儲(chǔ)單元過(guò)度程序化，進(jìn)而造成后續(xù)讀取失效的問(wèn)題。而且，由于被過(guò)度程序化的問(wèn)題所限制，使得可運(yùn)用的元件臨界電壓范圍被壓縮。如此一來(lái)，上述的快閃存儲(chǔ)單元將僅局限于單位元儲(chǔ)存存儲(chǔ)單元的使用。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種快閃存儲(chǔ)單元，以解決現(xiàn)有在進(jìn)行快閃存儲(chǔ)單元的程序化操作，而對(duì)于此快閃存儲(chǔ)單元施加電壓時(shí)，會(huì)影響相鄰存儲(chǔ)單元的問(wèn)題。
本發(fā)明的另一目的則是提供上述快閃存儲(chǔ)單元的制作方法與操作方法，以提升元件的可靠性。
本發(fā)明提出一種快閃存儲(chǔ)單元，此快閃存儲(chǔ)單元由第一導(dǎo)電型深井區(qū)、第二導(dǎo)電型井區(qū)、柵極堆棧結(jié)構(gòu)、第二導(dǎo)電型源極區(qū)、第二導(dǎo)電型漏極區(qū)、選擇柵極、柵介電層、第一導(dǎo)電型淺摻雜區(qū)、第一導(dǎo)電型深摻雜區(qū)與導(dǎo)電插塞所構(gòu)成。其中，第一導(dǎo)電型深井區(qū)配置在基底中。第二導(dǎo)電型井區(qū)配置在第一導(dǎo)電型深井區(qū)中。柵極堆棧結(jié)構(gòu)配置在基底上，且此柵極堆棧結(jié)構(gòu)從基底起依序?yàn)榇┧韺?、浮置柵極、柵間介電層與控制柵極。第二導(dǎo)電型源極區(qū)與第二導(dǎo)電型漏極區(qū)分別配置在柵極堆棧結(jié)構(gòu)兩側(cè)的基底中。選擇柵極配置在柵極堆棧結(jié)構(gòu)與第二導(dǎo)電型源極區(qū)之間，且位于柵極堆棧結(jié)構(gòu)的側(cè)壁與部分基底上。柵介電層配置在選擇柵極與柵極堆棧結(jié)構(gòu)以及選擇柵極與基底之間。第一導(dǎo)電型淺摻雜區(qū)配置在柵極堆棧結(jié)構(gòu)與選擇柵極下方的第二導(dǎo)電型井區(qū)中，且第二導(dǎo)電型源極區(qū)配置于第一導(dǎo)電型淺摻雜區(qū)中。第一導(dǎo)電型深摻雜區(qū)配置在柵極堆棧結(jié)構(gòu)一側(cè)邊下方的第二導(dǎo)電型井區(qū)中，且與第一導(dǎo)電型淺摻雜區(qū)鄰接，而且第二導(dǎo)電型漏極區(qū)配置于第一導(dǎo)電型深摻雜區(qū)中。導(dǎo)電插塞配置在基底上，且向下延伸穿過(guò)第二導(dǎo)電型漏極區(qū)與部分的第一導(dǎo)電型深摻雜區(qū)。
由于本發(fā)明的快閃存儲(chǔ)單元具有選擇柵極，因此可以有效解決現(xiàn)有在進(jìn)行程序化操作時(shí)，元件漏電流或是過(guò)度程序化的問(wèn)題。此外，在進(jìn)行程序化操作時(shí)，本發(fā)明的快閃存儲(chǔ)單元亦不會(huì)影響到相鄰的存儲(chǔ)單元，從而可以提升元件的可靠性。而且，本發(fā)明的快閃存儲(chǔ)單元也可以作為多位儲(chǔ)存存儲(chǔ)單元使用。
本發(fā)明提出一種快閃存儲(chǔ)單元的制造方法，此方法先于第一導(dǎo)電型基底中形成第二導(dǎo)電型深井區(qū)。接著，于第二導(dǎo)電型深井區(qū)中形成第一導(dǎo)電型井區(qū)。之后，于第一導(dǎo)電型井區(qū)中形成第二導(dǎo)電型淺摻雜區(qū)，且此淺摻雜區(qū)鄰接基底表面。然后，于基底上形成柵極堆棧結(jié)構(gòu)，且此柵極堆棧結(jié)構(gòu)從基底起依序?yàn)榇┧韺?、浮置柵極、柵間介電層與控制柵極。接著，于柵極堆棧結(jié)構(gòu)與基底表面形成柵介電層。之后，于柵極堆棧結(jié)構(gòu)的一側(cè)壁上形成選擇柵極，并且移除未被此選擇柵極覆蓋的柵介電層。然后，于相對(duì)于柵極堆棧結(jié)構(gòu)的側(cè)壁的另一側(cè)邊的基底中形成深摻雜區(qū)，其中深摻雜區(qū)與淺摻雜區(qū)鄰接。繼之，于選擇柵極與柵極堆棧結(jié)構(gòu)側(cè)邊分別形成源極區(qū)與漏極區(qū)，其中源極區(qū)形成于選擇柵極側(cè)邊的基底中，而漏極區(qū)形成于柵極堆棧結(jié)構(gòu)側(cè)邊的基底中。接著，于基底上形成介電層，覆蓋柵極堆棧結(jié)構(gòu)與基底，且此介電層中形成一接觸窗開(kāi)口，以暴露出部分的漏極區(qū)及深摻雜區(qū)。之后，于接觸窗開(kāi)口中形成導(dǎo)電插塞。
由于利用本發(fā)明的方法所制作出來(lái)的快閃存儲(chǔ)單元具有選擇柵極，因此可以有效解決現(xiàn)有在進(jìn)行程序化操作時(shí)，元件漏電流或是過(guò)度程序化的問(wèn)題。而且，本發(fā)明的方法與現(xiàn)有的工藝方法兼容，不需額外增加其它設(shè)備成本的支出。
本發(fā)明提出一種快閃存儲(chǔ)單元的操作方法，此操作方法適于上述的快閃存儲(chǔ)單元，此操作方法包括當(dāng)對(duì)此快閃存儲(chǔ)單元進(jìn)行程序化時(shí)，對(duì)源極區(qū)與漏極區(qū)施加第一正電壓，并對(duì)控制柵極施加第一負(fù)電壓，且選擇柵極與基底的電壓設(shè)定為0伏特。當(dāng)對(duì)此快閃存儲(chǔ)單元進(jìn)行抹除時(shí)，對(duì)控制柵極施加第二正電壓，并對(duì)源極區(qū)與基底施加第二負(fù)電壓，且漏極區(qū)設(shè)定為浮置(Float)狀態(tài)，而且選擇柵極的電壓設(shè)定為0伏特。當(dāng)對(duì)快閃存儲(chǔ)單元進(jìn)行讀取時(shí)，對(duì)源極區(qū)施加第三正電壓，并對(duì)控制柵極與選擇柵極施加第四正電壓，且基底的電壓設(shè)定為0伏特，其中第三正電壓小于第四正電壓。
由于本發(fā)明的快閃存儲(chǔ)單元具有選擇柵極，因此可以有效解決現(xiàn)有在進(jìn)行程序化操作時(shí)，元件漏電流或是過(guò)度程序化的問(wèn)題。此外，在進(jìn)行程序化操作時(shí)，本發(fā)明的快閃存儲(chǔ)單元亦不會(huì)影響到相鄰的存儲(chǔ)單元，從而可以提升元件的可靠性。而且，本發(fā)明的快閃存儲(chǔ)單元也可以作為多位儲(chǔ)存存儲(chǔ)單元使用。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說(shuō)明。


圖1是現(xiàn)有的一種快閃存儲(chǔ)單元的剖面示意圖。
圖2A至圖2C是依照本發(fā)明的一優(yōu)選實(shí)施例的一種快閃存儲(chǔ)單元的制造流程剖面示意圖。
圖3是依照本發(fā)明的一優(yōu)選實(shí)施例的一種快閃存儲(chǔ)單元的剖面示意圖。
圖4是多個(gè)或非門(NOR)陣列型快閃存儲(chǔ)單元所構(gòu)成的等效電路圖。簡(jiǎn)單符號(hào)說(shuō)明100、200、300基底102、202、318深井區(qū)104、204、316井區(qū)106、208、302柵極堆棧結(jié)構(gòu)108a、224a、304a源極區(qū)108b、224b、304b漏極區(qū)109、206、310淺摻雜區(qū)110、222、312深摻雜區(qū)112、230、314導(dǎo)電插塞114、210、320穿隧層116、212、322浮置柵極118、214、324柵間介電層120、216、326控制柵極218、308柵介電層
220導(dǎo)電材料層220a、306導(dǎo)電間隙壁(選擇柵極)226介電層228接觸窗開(kāi)口WL、WLx字線SBL、SBLx位線SL源極線SG、SGx選擇柵極線具體實(shí)施方式
在下述實(shí)施例中，以第一導(dǎo)電型為n型摻雜型態(tài)以及第二導(dǎo)電型為p型摻雜型態(tài)來(lái)說(shuō)明本發(fā)明。但本領(lǐng)域技術(shù)人員可輕易推知，第一導(dǎo)電型與第二導(dǎo)電型的摻雜型態(tài)可以彼此交換，因此與下述實(shí)施例的摻雜型態(tài)相反的實(shí)施例省略說(shuō)明之。此外，在下述實(shí)施例中，以共享同一源極區(qū)的或非門(NOR)陣列型快閃存儲(chǔ)單元來(lái)作說(shuō)明。
圖2A至圖2C是繪示依照本發(fā)明一優(yōu)選實(shí)施例的一種快閃存儲(chǔ)單元的制造流程剖面示意圖。
請(qǐng)參照?qǐng)D2A，提供基底200，其例如是n型基底。之后，于基底200中形成p型深井區(qū)202，并于p型深井區(qū)202形成n型井區(qū)204，接著再于n型井區(qū)204中形成鄰接基底200表面的p型淺摻雜區(qū)206。上述的p型深井區(qū)202、n型井區(qū)204與p型淺摻雜區(qū)206的形成方法例如是進(jìn)行離子注入步驟，而形成之。
然后，于基底200表面上形成柵極堆棧結(jié)構(gòu)208，且此柵極堆棧結(jié)構(gòu)208從基底200起依序?yàn)榇┧韺?10、浮置柵極212、柵間介電層214與控制柵極216。此柵極堆棧結(jié)構(gòu)208的形成方法例如是先于基底200上依序形成穿隧材料層(未繪示)、浮置柵極材料層(未繪示)、柵間介電材料層(未繪示)與控制柵極材料層(未繪示)，之后再進(jìn)行微影工藝及蝕刻工藝，而形成之。其中，浮置柵極與控制柵極的材料例如是摻雜多晶硅。而關(guān)于柵極堆棧結(jié)構(gòu)208的詳細(xì)工藝及相關(guān)工藝參數(shù)為本領(lǐng)域技術(shù)人員所周知，于此不再贅述。
繼之，于柵極堆棧結(jié)構(gòu)208與基底200表面形成柵介電層218。其中，柵介電層218的材料例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積工藝。
之后，于柵介電層218上形成導(dǎo)電材料層220。其中，導(dǎo)電材料層220例如是摻雜多晶硅或是其它合適的導(dǎo)電材料，而其形成方法例如是化學(xué)氣相沉積工藝。
接著，請(qǐng)參照?qǐng)D2B，進(jìn)行一自行對(duì)準(zhǔn)蝕刻工藝，以于柵極堆棧結(jié)構(gòu)208的兩側(cè)壁形成導(dǎo)電間隙壁220a。其中，此自行對(duì)準(zhǔn)蝕刻工藝?yán)缡且环堑认蛐晕g刻工藝。然后，移除柵極堆棧結(jié)構(gòu)208的一側(cè)壁上的導(dǎo)電間隙壁220a，并且將未被導(dǎo)電間隙壁220a覆蓋的柵介電層218移除，而形成柵介電層218a。特別是，所保留下來(lái)的導(dǎo)電間隙壁220a與后續(xù)欲形成的源極區(qū)位于同一側(cè)，且此導(dǎo)電間隙壁220a于后續(xù)作為選擇柵極之用。
繼之，于柵極堆棧結(jié)構(gòu)208的一側(cè)邊下方的n型井區(qū)204中形成p型深摻雜區(qū)222，且此p型深摻雜區(qū)222與p型淺摻雜區(qū)206鄰接，而此p型深摻雜區(qū)222的形成方法例如是進(jìn)行離子注入步驟，而形成之。特別是，所形成的p型深摻雜區(qū)222與后續(xù)欲形成的漏極區(qū)位于同一側(cè)。
之后，請(qǐng)參照?qǐng)D2C，于選擇柵極220a與柵極堆棧結(jié)構(gòu)208側(cè)邊分別形成n型源極區(qū)224a與n型漏極區(qū)224b。其中，n型源極區(qū)224a形成于選擇柵極220a側(cè)邊的p型淺摻雜區(qū)206與n型基底200中。而且，對(duì)于或非門(NOR)陣列型快閃存儲(chǔ)單元來(lái)說(shuō)，相鄰二柵極堆棧結(jié)構(gòu)208共享同一n型源極區(qū)224a。另外，n型漏極區(qū)224b形成于柵極堆棧結(jié)構(gòu)208側(cè)邊的p型深摻雜區(qū)222中。此外，上述的n型源極區(qū)224a與n型漏極區(qū)224b的形成方法例如是進(jìn)行離子注入步驟，而形成之。
接著，于基底200上形成介電層226，覆蓋柵極堆棧結(jié)構(gòu)208與基底200，且在此介電層226中形成接觸窗開(kāi)口228，以暴露出部分的漏極區(qū)224b及p型深摻雜區(qū)222。其中，介電層226的材料例如是氧化硅、氮氧化硅或是其它合適的材料，而其形成方法例如是先于基底200上形成一層介電材料層，之后再利用微影工藝及蝕刻工藝定義出接觸窗開(kāi)口228。
然后，在移除接觸窗開(kāi)口228所暴露的漏極區(qū)224b與部分深摻雜區(qū)222后，于接觸窗開(kāi)口228中填入導(dǎo)電材料，以形成導(dǎo)電插塞230。特別是，導(dǎo)電插塞230與漏極區(qū)224b及深摻雜區(qū)222短路連接。此外，導(dǎo)電插塞230的材料例如是鎢或是其它合適的導(dǎo)電材料，而其形成方法例如是先于接觸窗開(kāi)口228中填入導(dǎo)電材料，之后藉由化學(xué)機(jī)械研磨工藝，將接觸窗開(kāi)口228以外的導(dǎo)電材料移除，而形成之。
由于利用本發(fā)明的方法所制作出來(lái)的快閃存儲(chǔ)單元具有選擇柵極，因此可以有效解決現(xiàn)有在進(jìn)行程序化操作時(shí)，元件漏電流或是過(guò)度程序化的問(wèn)題。而且，本發(fā)明的方法與現(xiàn)有的工藝方法兼容，不需額外增加其它設(shè)備成本的支出。
接著，以圖3說(shuō)明上述工藝所得的快閃存儲(chǔ)單元的結(jié)構(gòu)。請(qǐng)參照?qǐng)D3，上述的快閃存儲(chǔ)單元由基底300、柵極堆棧結(jié)構(gòu)302、n型源極區(qū)304a、n型漏極區(qū)304b、選擇柵極306、柵介電層308、p型淺摻雜區(qū)310、p型深摻雜區(qū)312、導(dǎo)電插塞314、n型井區(qū)316與p型深井區(qū)318。
其中，p型深井區(qū)318配置在基底300中，而n型井區(qū)316配置在p型深井區(qū)318中。
此外，柵極堆棧結(jié)構(gòu)302配置在基底300上，且此柵極堆棧結(jié)構(gòu)302從基底300起依序?yàn)榇┧韺?20、浮置柵極322、柵間介電層324與控制柵極326。其中，浮置柵極322與控制柵極326的材料例如是摻雜多晶硅。此外，n型源極區(qū)304a與n型漏極區(qū)304b分別配置在柵極堆棧結(jié)構(gòu)302兩側(cè)的基底300中。
另外，選擇柵極306配置在柵極堆棧結(jié)構(gòu)302與n型源極區(qū)304a之間，且位于柵極堆棧結(jié)構(gòu)302的側(cè)壁與部分的基底300上。其中，選擇柵極306的材料包括摻雜多晶硅。此外，柵介電層308配置在選擇柵極306與柵極堆棧結(jié)構(gòu)302以及選擇柵極306與基底300之間。其中柵介電層308的材料例如是氧化硅。
除此之外，p型淺摻雜區(qū)310配置在柵極堆棧結(jié)構(gòu)302與選擇柵極306下方的n型井區(qū)316中，且n型源極區(qū)304a配置于p型淺摻雜區(qū)310中。另外，p型深摻雜區(qū)312配置在柵極堆棧結(jié)構(gòu)302一側(cè)邊的n型井區(qū)316中，且與p型淺摻雜區(qū)310鄰接，而且n型漏極區(qū)304b配置于p型深摻雜區(qū)312中。此外，導(dǎo)電插塞314配置在基底300上，且向下延伸穿過(guò)n型漏極區(qū)304b與部分的p型深摻雜區(qū)312，而與漏極區(qū)304b及深摻雜區(qū)312短路連接。
由于本發(fā)明的快閃存儲(chǔ)單元具有選擇柵極，因此可以有效解決現(xiàn)有在進(jìn)行程序化操作時(shí)，元件漏電流或是過(guò)度程序化的問(wèn)題。此外，在進(jìn)行程序化操作時(shí)，本發(fā)明的快閃存儲(chǔ)單元亦不會(huì)影響到相鄰的存儲(chǔ)單元，從而可以提升元件的可靠性。而且，本發(fā)明的快閃存儲(chǔ)單元也可以作為多位儲(chǔ)存存儲(chǔ)單元使用。
接著，說(shuō)明上述的或非門(NOR)陣列型快閃存儲(chǔ)單元的程序化、抹除及讀取等操作模式。
圖4是繪示多個(gè)或非門(NOR)陣列型快閃存儲(chǔ)單元所構(gòu)成的等效電路圖；表1記載在實(shí)際操作時(shí)所施加的電壓值，但是表1僅為一實(shí)例，非用以限定本發(fā)明。
請(qǐng)參照?qǐng)D4，在圖4中繪示出多個(gè)存儲(chǔ)單元Qn1～Qn8，且這些存儲(chǔ)單元Qn1～Qn8排列成一4×2陣列；圖中亦顯示用于連接縱向(行)存儲(chǔ)單元的控制柵極的選定字線WL與非選定字線WLx，在本實(shí)例中，選定字線WL例如是連接同一行的存儲(chǔ)單元Qn3與Qn4的控制柵極，而非選定字線WLx例如是連接同一行的存儲(chǔ)單元Qn1與Qn2(或存儲(chǔ)單元Qn5與Qn6、存儲(chǔ)單元Qn7與Qn8)的控制柵極；用于連接同一行存儲(chǔ)單元的選擇柵極的選定選擇柵極線SG與非選定選擇柵極線SGx，在本實(shí)例中，選定選擇柵極線SG例如是連接同一行的存儲(chǔ)單元Qn3與Qn4的選擇柵極，而非選定選擇柵極線SGx例如是連接同一行的存儲(chǔ)單元Qn1與Qn2(或存儲(chǔ)單元Qn5與Qn6、存儲(chǔ)單元Qn7與Qn8)的選擇柵極；用于連接同一行存儲(chǔ)單元的源極區(qū)的源極線SL，且相鄰二橫向(列)的存儲(chǔ)單元共享同一源極線SL，在本實(shí)例中，源極線SL例如是連接同一行的存儲(chǔ)單元Qn3與Qn4的源極區(qū)，且同一列的相鄰二存儲(chǔ)單元Qn1與Qn3共享同一源極線SL；用于連接同一列存儲(chǔ)單元的漏極區(qū)的選定位線SBL與非選定位線SBLx，在本實(shí)例中，選定位線SBL例如是連接同一列的存儲(chǔ)單元Qn1、Qn3、Qn5與Qn7的漏極區(qū)，而非選定位線SBLx例如是連接同一列的存儲(chǔ)單元Qn2、Qn4、Qn6與Qn8的漏極區(qū)。
表1

請(qǐng)參照?qǐng)D3、圖4與表1，本發(fā)明的快閃存儲(chǔ)單元(如Qn3)的程序化操作對(duì)源極區(qū)304a與漏極區(qū)304b施加一正電壓，并且對(duì)控制柵極326施加一負(fù)電壓，而且將選擇柵極306與基底300的電壓設(shè)定為0伏特，以使電荷藉由F-N穿隧模式離開(kāi)浮置柵極322。此外，在程序化時(shí)，相鄰的存儲(chǔ)單元其控制柵極、位線與選擇柵極的電壓皆設(shè)定為0伏特。在一優(yōu)選實(shí)施例中，上述的正電壓例如是介于1至20伏特，而負(fù)電壓例如是介于-1至-20伏特。在本實(shí)例中，上述的正電壓例如是6伏特，而負(fù)電壓例如是-10伏特。
此外，上述的快閃存儲(chǔ)單元(如Qn3)的抹除操作對(duì)控制柵極326施加一正電壓，并且對(duì)源極區(qū)304a與基底300施加一負(fù)電壓，而且將選擇柵極306的電壓設(shè)定為0伏特，以及將漏極區(qū)304b設(shè)定為浮置(Float)狀態(tài)，以使電荷藉由F-N穿隧模式進(jìn)入浮置柵極322。此外，在抹除時(shí)，將相鄰的存儲(chǔ)單元其控制柵極設(shè)定為與源極區(qū)304a及基底300相同的負(fù)電壓，并將位線設(shè)定為浮置狀態(tài)，以及選擇柵極的電壓設(shè)定為0伏特。在一優(yōu)選實(shí)施例中，上述的正電壓例如是介于1至20伏特，而負(fù)電壓例如是介于-1至-20伏特。在本實(shí)例中，上述的正電壓例如是10伏特，而負(fù)電壓例如是-6伏特。
另外，上述的快閃存儲(chǔ)單元(如Qn3)的讀取操作對(duì)源極區(qū)304a施加一第一正電壓，并且對(duì)控制柵極326與選擇柵極306施加一第二正電壓，而且將漏極區(qū)304b與基底300的電壓設(shè)定為0伏特，其中第一正電壓小于第二正電壓。此外，在讀取時(shí)，相鄰的存儲(chǔ)單元其控制柵極、位線與選擇柵極的電壓皆設(shè)定為0伏特。在一優(yōu)選實(shí)施例中，上述的第一正電壓例如是介于1至10伏特，而第二正電壓例如是介于1至15伏特。在本實(shí)例中，上述的第一正電壓例如是1.65伏特，而第二正電壓例如是3.3伏特。
由于本發(fā)明的快閃存儲(chǔ)單元具有選擇柵極，因此當(dāng)對(duì)上述的快閃存儲(chǔ)單元記進(jìn)行程序化操作，而于源極區(qū)、漏極區(qū)與控制柵極施加電壓，并將選擇柵極的電壓設(shè)為0伏特時(shí)，雖然此存儲(chǔ)單元的控制柵極與源極區(qū)與相鄰的另一存儲(chǔ)單元的控制柵極與源極區(qū)彼此相互導(dǎo)通，但是欲進(jìn)行程序化的存儲(chǔ)單元并不會(huì)影響到相鄰的存儲(chǔ)單元。因此，可以提升存儲(chǔ)器元件的可靠性。
此外，對(duì)于單一的快閃存儲(chǔ)單元來(lái)說(shuō)，由于控制柵極與源極區(qū)之間配置有選擇柵極，因此可以解決現(xiàn)有在進(jìn)行程序化時(shí)，所造成的元件漏電流的問(wèn)題。而且，亦能解決快閃存儲(chǔ)單元因過(guò)度程序化，而造成后續(xù)讀取失效的問(wèn)題。
另外，對(duì)于單一的快閃存儲(chǔ)單元來(lái)說(shuō)，由于控制柵極與源極區(qū)之間配置有選擇柵極，因此程序化的后的存儲(chǔ)單元會(huì)具有較大的臨界電壓窗口，從而本發(fā)明的快閃存儲(chǔ)單元可作為多位儲(chǔ)存存儲(chǔ)單元的使用。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種快閃存儲(chǔ)單元的制造方法，包括于一第一導(dǎo)電型基底中形成一第二導(dǎo)電型深井區(qū)；于該第二導(dǎo)電型深井區(qū)中形成一第一導(dǎo)電型井區(qū)；于該第一導(dǎo)電型井區(qū)中形成一第二導(dǎo)電型淺摻雜區(qū)，該淺摻雜區(qū)鄰接該基底表面；于該基底上形成一柵極堆棧結(jié)構(gòu)，該柵極堆棧結(jié)構(gòu)從該基底起依序?yàn)橐淮┧韺?、一浮置柵極、一柵間介電層與一控制柵極；于該柵極堆棧結(jié)構(gòu)與該基底表面形成一柵介電層；于該柵極堆棧結(jié)構(gòu)的一側(cè)壁上形成一選擇柵極，并且移除未被該選擇柵極覆蓋的該柵介電層；于相對(duì)于該柵極堆棧結(jié)構(gòu)的該側(cè)壁的另一側(cè)邊的該基底中形成一第二導(dǎo)電型深摻雜區(qū)，其中該深摻雜區(qū)與該淺摻雜區(qū)鄰接；于該選擇柵極與該柵極堆棧結(jié)構(gòu)側(cè)邊分別形成一源極區(qū)與一漏極區(qū)，其中該源極區(qū)形成于該選擇柵極側(cè)邊的該基底中，而該漏極區(qū)形成于該柵極堆棧結(jié)構(gòu)側(cè)邊的該基底中；于該基底上形成一介電層，覆蓋該柵極堆棧結(jié)構(gòu)與該基底，且該介電層中形成一接觸窗開(kāi)口，以暴露出部分該漏極區(qū)及該深摻雜區(qū)；以及于該接觸窗開(kāi)口中形成一導(dǎo)電插塞。
2.如權(quán)利要求1所述的快閃存儲(chǔ)單元的制造方法，其中于該柵極堆棧結(jié)構(gòu)的該側(cè)壁上形成該選擇柵極的方法包括于該柵介電層上形成一導(dǎo)電材料層；進(jìn)行一自行對(duì)準(zhǔn)蝕刻工藝，以于該柵極堆棧結(jié)構(gòu)的兩側(cè)壁形成一導(dǎo)電間隙壁；以及移除該柵極堆棧結(jié)構(gòu)的另一側(cè)壁上的該導(dǎo)電間隙壁。
3.如權(quán)利要求2所述的快閃存儲(chǔ)單元的制造方法，其中該導(dǎo)電材料層的材料包括摻雜多晶硅。
4.如權(quán)利要求1所述的快閃存儲(chǔ)單元的制造方法，其中該導(dǎo)電插塞與該漏極區(qū)及該深摻雜區(qū)短路連接。
5.如權(quán)利要求1所述的快閃存儲(chǔ)單元的制造方法，其中該源極區(qū)及該漏極區(qū)的摻雜型態(tài)為第一導(dǎo)電型。
6.如權(quán)利要求1所述的快閃存儲(chǔ)單元的制造方法，其中該第一導(dǎo)電型為n型，且該第二導(dǎo)電型為p型。
7.一種快閃存儲(chǔ)單元，包括一第一導(dǎo)電型深井區(qū)，配置在一基底中；一第二導(dǎo)電型井區(qū)，配置在該第一導(dǎo)電型深井區(qū)中；一柵極堆棧結(jié)構(gòu)，配置在該基底上，該柵極堆棧結(jié)構(gòu)從該基底起依序?yàn)橐淮┧韺?、一浮置柵極、一柵間介電層與一控制柵極；一第二導(dǎo)電型源極區(qū)與一第二導(dǎo)電型漏極區(qū)，分別配置在該柵極堆棧結(jié)構(gòu)兩側(cè)的該基底中；一選擇柵極，配置在該柵極堆棧結(jié)構(gòu)與該第二導(dǎo)電型源極區(qū)之間，且位于該柵極堆棧結(jié)構(gòu)的側(cè)壁與部分該基底上；一柵介電層，配置在該選擇柵極與該柵極堆棧結(jié)構(gòu)以及該選擇柵極與該基底之間；一第一導(dǎo)電型淺摻雜區(qū)，配置在該柵極堆棧結(jié)構(gòu)與該選擇柵極下方的該第二導(dǎo)電型井區(qū)中，且該第二導(dǎo)電型源極區(qū)配置于該第一導(dǎo)電型淺摻雜區(qū)中；一第一導(dǎo)電型深摻雜區(qū)，配置在該柵極堆棧結(jié)構(gòu)一側(cè)邊的該第二導(dǎo)電型井區(qū)中，且與該第一導(dǎo)電型淺摻雜區(qū)鄰接，而且該第二導(dǎo)電型漏極區(qū)配置于該第一導(dǎo)電型深摻雜區(qū)中；以及一導(dǎo)電插塞，配置在該基底上，且向下延伸穿過(guò)該第二導(dǎo)電型漏極區(qū)與部分該第一導(dǎo)電型深摻雜區(qū)。
8.如權(quán)利要求7所述的快閃存儲(chǔ)單元，其中該選擇柵極的材料包括摻雜多晶硅。
9.如權(quán)利要求7所述的快閃存儲(chǔ)單元，其中該浮置柵極的材料包括摻雜多晶硅。
10.如權(quán)利要求7所述的快閃存儲(chǔ)單元，其中該控制柵極的材料包括摻雜多晶硅。
11.如權(quán)利要求7所述的快閃存儲(chǔ)單元，其中該柵介電層的材料包括氧化硅。
12.如權(quán)利要求7所述的快閃存儲(chǔ)單元，其中該快閃存儲(chǔ)單元為或非門(NOR)陣列型存儲(chǔ)單元。
13.如權(quán)利要求7所述的快閃存儲(chǔ)單元，其中該第一導(dǎo)電型為p型，且該第二導(dǎo)電型為n型。
14.一種快閃存儲(chǔ)單元的操作方法，該操作方法適于權(quán)利要求7所述的快閃存儲(chǔ)單元，該操作方法包括當(dāng)對(duì)該快閃存儲(chǔ)單元進(jìn)行程序化時(shí)，對(duì)該源極區(qū)與該漏極區(qū)施加一第一正電壓，并對(duì)該控制柵極施加一第一負(fù)電壓，且該選擇柵極與該基底的電壓設(shè)定為0伏特；當(dāng)對(duì)該快閃存儲(chǔ)單元進(jìn)行抹除時(shí)，對(duì)該控制柵極施加一第二正電壓，并對(duì)該源極區(qū)與該基底施加一第二負(fù)電壓，且該漏極區(qū)設(shè)定為浮置(Float)狀態(tài)，而且該選擇柵極的電壓設(shè)定為0伏特；以及當(dāng)對(duì)該快閃存儲(chǔ)單元進(jìn)行讀取時(shí)，對(duì)該源極區(qū)施加一第三正電壓，并對(duì)該控制柵極與該選擇柵極施加一第四正電壓，且該基底的電壓設(shè)定為0伏特，其中該第三正電壓小于該第四正電壓。
15.如權(quán)利要求14所述的快閃存儲(chǔ)單元的操作方法，其中該第一正電壓介于1至20伏特，且該第一負(fù)電壓介于-1至-20伏特。
16.如權(quán)利要求14所述的快閃存儲(chǔ)單元的操作方法，其中該第二正電壓介于1至20伏特，且該第二負(fù)電壓為介于-1至-20伏特。
17.如權(quán)利要求14所述的快閃存儲(chǔ)單元的操作方法，其中該第三正電壓為介于1至10伏特，且該第四正電壓為介于1至15伏特。
全文摘要
一種快閃存儲(chǔ)單元，其由井區(qū)、深井區(qū)、柵極堆棧結(jié)構(gòu)、源極區(qū)、漏極區(qū)、選擇柵極、柵介電層、淺摻雜區(qū)、深摻雜區(qū)與導(dǎo)電插塞所構(gòu)成。其中，深井區(qū)配置在基底中，且井區(qū)配置在深井區(qū)中。柵極堆棧結(jié)構(gòu)配置在基底上。源極區(qū)與漏極區(qū)分別配置在柵極堆棧結(jié)構(gòu)兩側(cè)的基底中。選擇柵極配置在柵極堆棧結(jié)構(gòu)與源極區(qū)之間，且位于柵極堆棧結(jié)構(gòu)的側(cè)壁與部分的基底上。柵介電層配置在選擇柵極與柵極堆棧結(jié)構(gòu)及基底之間。淺摻雜區(qū)配置在柵極堆棧結(jié)構(gòu)與選擇柵極下方的基底中。深摻雜區(qū)配置在柵極堆棧結(jié)構(gòu)一側(cè)邊的基底中。導(dǎo)電插塞配置在基底上，且向下延伸穿過(guò)漏極區(qū)與部分的深摻雜區(qū)。深井區(qū)配置在基底中，且井區(qū)配置在深井區(qū)中。
文檔編號(hào)H01L27/105GK1770426SQ20041008972
公開(kāi)日2006年5月10日 申請(qǐng)日期2004年11月2日 優(yōu)先權(quán)日2004年11月2日
發(fā)明者楊青松, 翁偉哲 申請(qǐng)人:力晶半導(dǎo)體股份有限公司