專利名稱：非揮發(fā)性存儲器及其制造方法與操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體存儲器元件及其制造方法與操作方法，特別是涉及一種非揮發(fā)性存儲器及其制造方法與操作方法。
背景技術(shù)：
當半導體進入深次微米(Deep Sub-Micron)的制造工藝時，元件的尺寸逐漸縮小，對于存儲器元件而言，也就是代表存儲單元尺寸愈來愈小。另一方面，隨著信息電子產(chǎn)品(如計算機、移動電話、數(shù)碼相機或個人數(shù)字助理(Personal Digital Assistant，PDA))需要處理、儲存的數(shù)據(jù)日益增加，在這些信息電子產(chǎn)品中所需的存儲器容量也就愈來愈大。對于這種尺寸變小而存儲器容量卻需要增加的情形，如何制造尺寸縮小、高集成度，又能兼顧其品質(zhì)的存儲器元件是產(chǎn)業(yè)的一致目標。
依據(jù)讀/寫功能的差異，存儲器可以簡單的區(qū)分為兩類只讀存儲器(ReadOnly Memory；ROM)與隨機存取存儲器(Random Access Memory，RAM)。隨機存取存儲器(Random Access Memory，RAM)為一種揮發(fā)性的(volatile)存儲器，而廣泛的應(yīng)用于信息電子產(chǎn)品中。一般而言，隨機存取存儲器包括靜態(tài)隨機存取存儲器(Static Random Access Memory，SRAM)與動態(tài)隨機存取存儲器(Dynamic Random Access Memory，DRAM)。
依照設(shè)計的方式，DRAM存儲單元通常是一個晶體管與一個電容器所構(gòu)成，且DRAM是以存儲單元內(nèi)電容的帶電荷(Charging)狀態(tài)來儲存數(shù)碼信號，亦即DRAM利用在基底上的電容器的帶電荷及不帶電荷來表示成「0」或「1」的二進制數(shù)據(jù)。但是由于元件本身的漏電流，因此儲存在DRAM的存儲單元中的數(shù)據(jù)，則必須定期地重新更新(Refresh)，而造成功率消耗，而且當電源移除后，數(shù)據(jù)也會隨之消失。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種非揮發(fā)性存儲器及其制造方法與操作方法，藉由于DRAM的存儲單元中設(shè)置電荷陷入層，使其具有非揮發(fā)性，且其制造工藝簡單，而可以降低成本。
本發(fā)明的另一目的是提供一種非揮發(fā)性存儲器及其制造方法與操作方法，利用電容大小的改變作為判讀數(shù)碼信息的依據(jù)，且具有DRAM快速存取的功能。
本發(fā)明提出一種非揮發(fā)性存儲器，具有第一存儲單元，此第一存儲單元包括基底、第一晶體管及第二晶體管。第一晶體管設(shè)置于基底上，此第一晶體管包括設(shè)置于基底上的第一柵極及分別設(shè)置于第一柵極兩側(cè)的基底中的第一源極/漏極區(qū)及第二源極/漏極區(qū)。第二晶體管設(shè)置于基底上，此第二晶體管包括設(shè)置于基底上的第二柵極、設(shè)置于第二柵極與基底之間的電荷陷入層及分別設(shè)置于第二柵極兩側(cè)的基底中的第三源極/漏極區(qū)及第二源極/漏極區(qū)，其中第二晶體管與第一晶體管共享第二源極/漏極區(qū)。
在上述的非揮發(fā)性存儲器中，第一晶體管的第一柵極連接至字線。第一晶體管的第一源極/漏極區(qū)連接至位線。第二晶體管的第三源極/漏極區(qū)為浮置，且第二晶體管的第二柵極連接至程序線。在電荷陷入層與第二柵極之間及電荷陷入層與基底之間分別設(shè)置有阻擋介電層及穿隧介電層。
而且，在上述的非揮發(fā)性存儲器中，第二晶體管也可為一溝槽式晶體管，第二柵極設(shè)置于基底的一溝槽中，且電荷陷入層設(shè)置于第二柵極與溝槽之間。阻擋介電層設(shè)置于電荷陷入層與第二柵極之間，穿隧介電層設(shè)置于電荷陷入層與溝槽之間。
此外，在上述的非揮發(fā)性存儲器中，還包括第二存儲單元，此第二存儲單元具有與第一存儲單元相同的結(jié)構(gòu)，且第二存儲單元的選擇晶體管與第一存儲單元的選擇晶體管共享第一源極/漏極區(qū)。
本發(fā)明的非揮發(fā)性存儲器，選擇晶體管用來讀取寫入電荷所造成的儲存信息與傳送位線端的程序化或抹除信息。溝槽式晶體管用來儲存寫入或抹除信息具有非揮發(fā)性記憶的功能。本發(fā)明的非揮發(fā)性存儲器類似DRAM的存儲單元結(jié)構(gòu)，且藉由以SONOS(硅/氧化硅/氮化硅/氧化硅/硅)元件(溝槽式晶體管)取代現(xiàn)有DRAM的儲存節(jié)點，而使本發(fā)明的存儲單元具有非揮發(fā)特性。而且，此種非揮發(fā)性存儲器的制造工藝簡單，可以與現(xiàn)有的DRAM制造工藝兼容，而可以降低成本。
本發(fā)明提出一種非揮發(fā)性存儲器的操作方法，此非揮發(fā)性存儲器至少包括設(shè)置于基底上的選擇晶體管與溝槽式晶體管，此選擇晶體管的第一源極區(qū)與溝槽式晶體管第二漏極區(qū)連接，溝槽式晶體管的第二源極區(qū)浮置，溝槽式晶體管的第二柵極填滿基底中的溝槽，且在溝槽與第二柵極之間設(shè)置有一電荷陷入層，此方法包括在進行程序化操作，以于該存儲器寫入「1」時，先于選擇晶體管的第一漏極區(qū)施加第一正電壓，于溝槽式晶體管的第二柵極施加第二正電壓，使溝槽式晶體管的通道區(qū)反轉(zhuǎn)。接著，于選擇晶體管的第一柵極施加第三正電壓，使選擇晶體管的通道打開。然后，使施加于溝槽式晶體管的第二柵極的偏壓由第二正電壓提升至第四正電壓，使選擇晶體管的通道升壓，以避免F-N穿隧效應(yīng)產(chǎn)生，使電子不會進入電荷陷入層。在進行程序化操作，以于該存儲器寫入「0」時，先于選擇晶體管的第一漏極區(qū)施加0伏特的偏壓，于溝槽式晶體管的第二柵極施加第二正電壓，使溝槽式晶體管的通道區(qū)反轉(zhuǎn)。接著，于選擇晶體管的第一柵極施加第三正電壓，使選擇晶體管的通道打開。之后，使施加于溝槽式晶體管的第二柵極的偏壓由第二正電壓提升至第四正電壓，以使F-N穿隧效應(yīng)產(chǎn)生，使電子進入電荷陷入層。
在上述非揮發(fā)性存儲器的操作方法中，在進行讀取操作時，先于選擇晶體管的第一漏極區(qū)施加第五正電壓，于溝槽式晶體管的第二柵極施加第六正電壓。然后，于選擇晶體管的第一柵極施加第七正電壓，使選擇晶體管的通道打開。電荷陷入層存有電子，于溝槽式晶體管的第二柵極施加第六正電壓時，溝槽式晶體管的通道不會導通，所誘發(fā)的電容較小。電荷陷入層未存有電子，于溝槽式晶體管的第二柵極施加第六正電壓時，溝槽式電容器的通道會導通，所誘發(fā)的電容較大。
在上述非揮發(fā)性存儲器的操作方法中，在進行抹除操作時，于溝槽式晶體管的第二柵極施加第一負電壓，使電荷陷入層中的電子經(jīng)由F-N穿隧效應(yīng)排至基底中。
在本發(fā)明的非揮發(fā)性存儲器的操作模式中，其利用電荷陷入層中是否存有電子，所引發(fā)的電容大小，來判斷數(shù)碼信息。因此本發(fā)明的非揮發(fā)性存儲器的判讀機制與現(xiàn)有的DRAM或閃存并不相同。而且，存入電荷陷入層的電子并不容易遺漏，本發(fā)明的非揮發(fā)性存儲器與現(xiàn)有的DRAM相底并不需要進行重新更新(Refresh)的動作。因此，電流消耗小，可有效降低整個存儲器的功率損耗。
本發(fā)明又提供一種非揮發(fā)性存儲器的制造方法，首先提供基底，此基底上已形成柵極結(jié)構(gòu)，且柵極結(jié)構(gòu)包括第一柵極及設(shè)置于第一柵極與基底之間的柵介電層。接著，于柵極結(jié)構(gòu)兩側(cè)的基底中形成第一摻雜區(qū)及第二摻雜區(qū)后，于基底上形成第一層間絕緣層，并移除部分第一層間絕緣層、部分基底，以形成溝槽，此溝槽將第二摻雜區(qū)分隔成第三摻雜區(qū)及第四摻雜區(qū)。然后，于溝槽中形成穿隧介電層、電荷陷入層及阻擋介電層，并于基底上形成填滿溝槽的第二柵極。
在上述的非揮發(fā)性存儲器的制造方法中，還包括于基底上形成第二層間絕緣層及于第二層間絕緣層上形成與第一摻雜區(qū)電連接的位線。而且，于基底上形成填滿溝槽的第二柵極的步驟中，還包括形成電連接第二柵極的程序線。
本發(fā)明的非揮發(fā)性存儲器的制造方法，可以與現(xiàn)有的DRAM制造工藝兼容，且制造工藝簡單，而可以降低成本。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖作詳細說明。
圖1A及圖1B為分別繪示本發(fā)明的非揮發(fā)性存儲器的結(jié)構(gòu)剖面圖。
圖2A至圖2E所繪示為本發(fā)明的非揮發(fā)性存儲器的制造流程剖面圖。
圖3A至圖3C為繪示于本發(fā)明的非揮發(fā)性存儲器寫入「1」的程序化操作示意圖。
圖4A至圖4C為繪示于本發(fā)明的非揮發(fā)性存儲器寫入「0」的程序化操作示意圖。
圖5A至圖5C為繪示于本發(fā)明的非揮發(fā)性存儲器讀取操作示意圖。
圖6為繪示于本發(fā)明的非揮發(fā)性存儲器抹除操作示意圖。
簡單符號說明A、B存儲單元100、200基底102、202、PWP型井區(qū)104選擇晶體管106溝槽式晶體管
106a晶體管108、116、206a柵極110、204a柵介電層112、114、120源極/漏極區(qū)118、218復合介電層118a、218a穿隧介電層118b、218b電荷陷入層118c、218c阻擋介電層122、216溝槽124、224插塞126、BL位線128、PL程序線204介電層206、220導體層208、208a、208b、210摻雜區(qū)212、222層間絕緣層214掩模層226導線WL字線具體實施方式
圖1A所繪示為本發(fā)明的一優(yōu)選實施例的非揮發(fā)性存儲器的結(jié)構(gòu)剖面圖。
請參照圖1A，圖中顯示兩個共享一源極/漏極區(qū)112的存儲單元A、存儲單元B。本發(fā)明的非揮發(fā)性存儲器亦可由單一存儲單元使用一源極/漏極區(qū)112的方式構(gòu)成。在此，由于存儲單元A與存儲單元B的結(jié)構(gòu)相同，在下述說明中只針對存儲單元A作說明。
存儲單元A是由基底100、P型井區(qū)102、選擇晶體管104與溝槽式晶體管106所構(gòu)成。
基底100例如是硅基底。P型井區(qū)102設(shè)置于基底100中。
選擇晶體管104設(shè)置于基底100上。此選擇晶體管104例如是由柵極108、柵介電層110、源極/漏極區(qū)112、源極/漏極區(qū)114所構(gòu)成。
柵極108設(shè)置于基底100上，其材料例如是摻雜多晶硅，且柵極108作為存儲單元A的字線。柵介電層110設(shè)置于柵極108與基底100之間，其材料例如是氧化硅。源極/漏極區(qū)112及源極/漏極區(qū)114分別設(shè)置于柵極108兩側(cè)的基底100中，其摻雜型態(tài)例如是N型。選擇晶體管104的源極/漏極區(qū)112經(jīng)由插塞124連接至位線126。
溝槽式晶體管106設(shè)置于基底100中。此溝槽式晶體管例如是由柵極116、復合介電層118、源極/漏極區(qū)114、源極/漏極區(qū)120所構(gòu)成。
柵極116設(shè)置于基底100的溝槽122中，其材料例如是摻雜多晶硅。復合介電層118例如是由穿隧介電層118a、電荷陷入層118b及阻擋介電層118c所構(gòu)成。穿隧介電層118a的材料例如是氧化硅。電荷陷入層118b的材料例如是氮化硅，或者是其它具有可使電荷陷入于其中的材料，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。阻擋介電層118c的材料例如是氧化硅。源極/漏極區(qū)114、源極/漏極區(qū)120分別設(shè)置于柵極116兩側(cè)的基底100中，其摻雜型態(tài)例如是N型。其中溝槽式晶體管106與選擇晶體管104共享源極/漏極區(qū)114。亦即選擇晶體管104的源極區(qū)與溝槽式晶體管106的漏極區(qū)相連。溝槽式晶體管106的源極/漏極區(qū)120為浮置，且其柵極116連接程序線128。
本發(fā)明的非揮發(fā)性存儲器，選擇晶體管用來讀取寫入電荷所造成的儲存信息與傳送位線端的程序化或抹除信息。溝槽式晶體管用來儲存寫入或抹除信息，具有非揮發(fā)性記憶的功能。而且，本發(fā)明的非揮發(fā)性存儲器類似DRAM的存儲單元結(jié)構(gòu)，藉由以SONOS(硅/氧化硅/氮化硅/氧化硅/硅)元件(溝槽式晶體管)取代現(xiàn)有DRAM的儲存節(jié)點，而使本發(fā)明的存儲單元具有非揮發(fā)特性。
圖1B所繪示為本發(fā)明的另一優(yōu)選實施例的非揮發(fā)性存儲器的結(jié)構(gòu)剖面圖。本發(fā)明的非揮發(fā)性存儲器中，用于儲存寫入或抹除信息的晶體管，并不限定于溝槽式晶體管，也可以是設(shè)置于基底100上的晶體管。在圖1B中，構(gòu)件與圖1A相同者，給予相同的標號，并省略其詳細說明。
請參照圖1B，晶體管106a設(shè)置于基底上。此晶體管106a例如是由柵極116、復合介電層118、源極/漏極區(qū)114、源極/漏極區(qū)120所構(gòu)成。柵極116設(shè)置于基底100上。復合介電層118設(shè)置于柵極116與基底100之間。源極/漏極區(qū)114、源極/漏極區(qū)120分別設(shè)置于柵極116兩側(cè)的基底100中，其摻雜型態(tài)例如是N型。選擇晶體管104與晶體管106a共享源極/漏極區(qū)114。
本發(fā)明的非揮發(fā)性存儲器，選擇晶體管用來讀取寫入電荷所造成的儲存信息與傳送位線端的程序化或抹除信息。晶體管用來儲存寫入或抹除信息，具有非揮發(fā)性記憶的功能。而且，本發(fā)明的非揮發(fā)性存儲器類似DRAM的存儲單元結(jié)構(gòu)，藉由以SONOS(硅/氧化硅/氮化硅/氧化硅/硅)元件(溝槽式晶體管)取代現(xiàn)有DRAM的儲存節(jié)點，而使本發(fā)明的存儲單元具有非揮發(fā)特性。
圖2A～圖2E所繪示為本發(fā)明優(yōu)選實施例的非揮發(fā)性存儲器的制造流程剖面圖。
請參照圖2A，提供一基底200，基底200例如是硅基底，在此基底200中已形成有P型井區(qū)202。接著，在基底200上依序形成介電層204、導體層206。介電層204的材料例如是氧化硅，且介電層204的形成方法例如是熱氧化法。導體層206的材料例如是摻雜的多晶硅，此導體層206的形成方法例如是以臨場注入摻質(zhì)的方式形成之或者是利用化學氣相沉積法形成一層未摻雜多晶硅層后，進行離子注入步驟以形成之。
請參照圖2B，圖案化導體層206及介電層204，以形成柵極206a與門介電層204a。然后，進行摻質(zhì)注入步驟，以于柵極206a兩側(cè)的基底200形成摻雜區(qū)208及摻雜區(qū)210。其中，注入的摻質(zhì)例如是N型摻質(zhì)。
請參照圖2C，于基底200上形成層間絕緣層212后，于此層間絕緣層212上形成一層圖案化掩模層214。然后以圖案化掩模層214為掩模移除部分層間絕緣層212與部分基底200，以形成溝槽216。其中溝槽216的深度需較摻雜區(qū)208的深度深，而將摻雜區(qū)208分隔成摻雜區(qū)208a及摻雜區(qū)208b。層間絕緣層的材料例如是氧化硅，其形成方法例如是以四-乙基-鄰-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)為反應(yīng)氣體源，利用化學氣相沉積法而形成之。掩模層214的材料例如是光致抗蝕劑材料。
請參照圖2D，移除圖案化掩模層214后，于基底200上依序形成穿隧介電層218a、電荷陷入層218b及阻擋介電層218c(復合介電層218)。穿隧介電層218a的材料例如是氧化硅，且穿隧介電層218a的形成方法例如是熱氧化法。電荷陷入層218b的材料例如是氮化硅，電荷陷入層218b的形成方法例如是化學氣相沉積法。阻擋介電層218c的材料例如是氧化硅，阻擋介電層218c的形成方法例如是化學氣相沉積法。當然，穿隧介電層218a及阻擋介電層218c也可以是其它類似的材料。電荷陷入層218b的材料并不限于氮化硅，也可以是其它能夠使電荷陷入于其中的材料，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。接著于基底200上形成導體層220，此導體層220填滿溝槽216，且未填入溝槽216中的部分作為程序線之用。導體層220的材料例如是摻雜的多晶硅，此導體層220的形成方法例如是以臨場注入摻質(zhì)的方式形成之或者是利用化學氣相沉積法形成一層未摻雜多晶硅層后，進行離子注入步驟以形成之。
請參照圖2E，圖案化導體層220及復合介電層218之后，于基底200上形成另一層層間絕緣層222，層間絕緣層222的材料例如是氧化硅，其形成方法例如是以四-乙基-鄰-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)為反應(yīng)氣體源，利用化學氣相沉積法而形成之。之后于層間絕緣層222與層間絕緣層212之中形成電連接摻雜區(qū)210的插塞224，并于層間絕緣層222上形成與插塞224電連接的導線226(位線)。
本發(fā)明的非揮發(fā)性存儲器的制造方法，可以與現(xiàn)有的DRAM制造工藝兼容，且制造工藝簡單，而可以降低成本。
接著，說明本發(fā)明的操作方法。圖3A至圖3C為繪示于本發(fā)明的非揮發(fā)性存儲器寫入「1」的程序化操作流程示意圖。圖4A至圖4C為繪示于本發(fā)明的非揮發(fā)性存儲器寫入「0」的程序化操作流程示意圖。圖5A至圖5C為繪示于本發(fā)明的非揮發(fā)性存儲器讀取操作流程示意圖。圖6為繪示于本發(fā)明的非揮發(fā)性存儲器抹除操作流程示意圖。
首先，說明本發(fā)明的非揮發(fā)性存儲器寫入「1」的程序化操作。
請參照圖3A，于位線BL(選擇晶體管的漏極區(qū))施加例如是3.3伏特的電壓，于程序線PL(溝槽式晶體管的柵極)施加例如是5伏特的電壓，而使溝槽式晶體管的通道區(qū)反轉(zhuǎn)。
請參照圖3B，于字線WL(選擇晶體管的柵極)施加例如是3.3伏特電壓，使選擇晶體管的通道打開，于是選擇晶體管的漏極區(qū)的電子可經(jīng)由選擇晶體管的通道到達溝槽式晶體管，且電壓由3.3伏特降至2.7伏特左右。
請參照圖3C，程序線PL(溝槽式晶體管的柵極)的偏壓由5伏特提升至10伏特，使溝槽式晶體管通道的電壓由2.7伏特提升至7.7伏特左右，以避免F-N穿隧效應(yīng)產(chǎn)生，因此電子不會進入電荷陷入層。而使存儲單元程序化為「1」的狀態(tài)。
接著，說明本發(fā)明的非揮發(fā)性存儲器寫入「0」的程序化操作。
請參照圖4A，于位線BL(選擇晶體管的漏極區(qū))施加例如是0伏特的電壓，于程序線PL(溝槽式晶體管的柵極)施加例如是5伏特的電壓，而使溝槽式晶體管的通道區(qū)反轉(zhuǎn)。
請參照圖4B，于字線WL(選擇晶體管的柵極)施加例如是3.3伏特的電壓，使選擇晶體管的通道打開，于是選擇晶體管的漏極區(qū)的電子可經(jīng)由選擇晶體管的通道到達溝槽式晶體管，且電壓為0伏特。
請參照圖4C，程序線PL(溝槽式晶體管的柵極)的偏壓由5伏特提升至10伏特，而使溝槽式晶體管與基底之間產(chǎn)生大的壓差，而使F-N穿隧效應(yīng)產(chǎn)生。因此，電子會進入電荷陷入層，而使存儲單元程序化為「0」的狀態(tài)。
接著，說明本發(fā)明的非揮性存儲器的讀取操作。
請參照圖5A，于位線BL(選擇晶體管的漏極區(qū))施加例如是2.5伏特的電壓，于程序線PL(溝槽式晶體管的柵極)施加例如是1伏特的電壓。
接著，于字線WL(選擇晶體管的柵極)施加例如是3.3伏特的電壓，使選擇晶體管的通道打開。當電荷陷入層未存有電子時，由于會使電荷陷入層呈空的狀態(tài)或正電狀態(tài)，并使P井區(qū)產(chǎn)生表面反轉(zhuǎn)(surface inversion)，因此溝槽式電容器的通道會導通，所誘發(fā)的電容較大，如圖5B所示。當電荷陷入層存有電子時，由于儲存的電子會使電荷陷入層呈負電狀態(tài)，并使P井區(qū)產(chǎn)生表面缺乏(surface depletion)，因此溝槽式電容器的通道不會導通，所誘發(fā)的電容較小，如圖5C所示。由于電荷陷入層中總電荷量為負的溝槽式晶體管的通道關(guān)閉，所誘發(fā)的電容較小；而電荷陷入層中總電荷量略正的溝槽式晶體管的通道打開且所誘發(fā)的電容較大，故可藉由所誘發(fā)的電容大小來判斷儲存于此存儲單元中的數(shù)碼信息是「1」還是「0」。
接著，說明本發(fā)明的非揮性存儲器的抹除操作。
請參照圖6，于程序線PL(溝槽式晶體管的柵極)施加例如是-10伏特的電壓，而使電荷陷入層中的電子經(jīng)由F-N穿隧效應(yīng)排至基底中。而使存儲單元中的數(shù)據(jù)被抹除。
在本發(fā)明的非揮發(fā)性存儲器的操作模式中，其利用電荷陷入層中是否存有電子，所引發(fā)的電容大小，來判斷數(shù)碼信息。因此本發(fā)明的非揮發(fā)性存儲器的判讀機制與現(xiàn)有的DRAM或閃存并不相同。而且，存入電荷陷入層的電子并不容易遺漏，因此本發(fā)明的非揮發(fā)性存儲器與現(xiàn)有的DRAM相比并不需要進行重新更新(Refresh)的動作。因此，電流消耗小，可有效降低整個存儲器的功率損耗。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當以后附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種非揮發(fā)性存儲器，具有一第一存儲單元，該第一存儲單元包括一基底；一第一晶體管，該第一晶體管設(shè)置于該基底上，該第一晶體管包括一第一柵極，設(shè)置于該基底上；一第一源極/漏極區(qū)及一第二源極/漏極區(qū)，分別設(shè)置于該第一柵極兩側(cè)的該基底中；以及一第二晶體管，該第二晶體管設(shè)置于該第一晶體管旁，該第二晶體管包括一第二柵極，設(shè)置于該基底上；一電荷陷入層，設(shè)置于該第二柵極與該基底之間；以及一第三源極/漏極區(qū)及該第二源極/漏極區(qū)，分別設(shè)置于該第二柵極兩側(cè)的該基底中，其中該第二晶體管與該第一晶體管共享該第二源極/漏極區(qū)。
2.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中包括一字線，連接該第一晶體管的該第一柵極。
3.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中包括一位線，連接該第一晶體管的該第一源極/漏極區(qū)。
4.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中包括一程序線，連接該第二晶體管的該第二柵極。
5.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中包括一阻擋介電層，設(shè)置于該電荷陷入層與該第二柵極之間；以及一穿隧介電層，設(shè)置于該電荷陷入層與該基底之間。
6.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該電荷陷入層的材料包括氮化硅。
7.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該阻擋介電層與該穿隧介電層的材料包括氧化硅。
8.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該第一柵極與該第二柵極的材料包括摻雜多晶硅。
9.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該第二晶體管為一溝槽式晶體管，該第二柵極設(shè)置于該基底的一溝槽中，且該電荷陷入層設(shè)置于該第二柵極與該溝槽之間。
10.如權(quán)利要求9所述的非揮發(fā)性存儲器，其中包括一阻擋介電層，設(shè)置于該電荷陷入層與該第二柵極之間；以及一穿隧介電層，設(shè)置于該電荷陷入層與該溝槽之間。
11.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中還包括一第二存儲單元，該第二存儲單元具有與該第一存儲單元相同的結(jié)構(gòu)，該第二存儲單元的第一晶體管與該第一存儲單元的第一晶體管共享該第一源極/漏極區(qū)。
12.一種非揮發(fā)性存儲器的操作方法，該非揮發(fā)性存儲器至少包括設(shè)置于一基底上一選擇晶體管與一溝槽式晶體管，該選擇晶體管的一第一源極區(qū)與該溝槽式晶體管一第二漏極區(qū)連接，該溝槽式晶體管的一第二源極區(qū)浮置，該溝槽式晶體管的一第二柵極填滿該基底中的一溝槽，且在該溝槽與該第二柵極之間設(shè)置有一電荷陷入層，該方法包括在進行程序化操作，以于該存儲器寫入「1」時，包括于該選擇晶體管的該第一漏極區(qū)施加一第一正電壓，于該溝槽式晶體管的該第二柵極施加一第二正電壓，使該溝槽式晶體管的通道區(qū)反轉(zhuǎn)；于該選擇晶體管的該第一柵極施加一第三正電壓，使該選擇晶體管的通道打開；以及使該溝槽式晶體管施加于該第二柵極的偏壓由該第二正電壓提升至一第四正電壓，使該溝槽式晶體管的通道升壓，以避免F-N穿隧效應(yīng)產(chǎn)生，使電子不會進入該電荷陷入層；以及在進行程序化操作，以于該存儲器寫入「0」時，包括于該選擇晶體管的該第一漏極區(qū)施加0伏特的偏壓，于該溝槽式晶體管的該第二柵極施加該第二正電壓，使該溝槽式晶體管的通道區(qū)反轉(zhuǎn)；于該選擇晶體管的該第一柵極施加該第三正電壓，使該選擇晶體管的通道打開；以及使該溝槽式晶體管施加于該第二柵極的偏壓由該第二正電壓提升至該第四正電壓，以使F-N穿隧效應(yīng)產(chǎn)生，使電子進入該電荷陷入層。
13.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中在進行讀取操作時，包括于該選擇晶體管的該第一漏極區(qū)施加一第五正電壓，于該溝槽式晶體管的該第二柵極施加一第六正電壓；以及于該選擇晶體管的該第一柵極施加一第七正電壓，使該選擇晶體管的通道打開。
14.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中在進行抹除操作時，包括于該溝槽式晶體管的該第二柵極施加一第一負電壓，使該電荷陷入層中的電子經(jīng)由F-N穿隧效應(yīng)排至該基底中。
15.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中該第一正電壓、該第三正電壓及該第七正電壓為3.3伏特。
16.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中該第二正電壓為5伏特。
17.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中該第四正電壓為10伏特。
18.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中該第五正電壓為2.5伏特。
19.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中該第六正電壓為1伏特。
20.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其中該第一負電壓為-10伏特。
21.一種非揮發(fā)性存儲器的制造方法，該方法包括提供一基底，該基底上已形成一柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括一第一柵極及設(shè)置于該第一柵極與該基底之間的一柵介電層；于該柵極結(jié)構(gòu)兩側(cè)的該基底中形成一第一摻雜區(qū)及一第二摻雜區(qū)；于該基底上形成一第一層間絕緣層；移除部分該第一層間絕緣層、部分該基底，以形成一溝槽，該溝槽將該第二摻雜區(qū)分隔成一第三摻雜區(qū)及一第四摻雜區(qū)；于該溝槽中形成一穿隧介電層、一電荷陷入層及一阻擋介電層；以及于該基底上形成填滿該溝槽的一第二柵極。
22.如權(quán)利要求21所述的非揮發(fā)性存儲器的制造方法，還包括于該基底上形成一第二層間絕緣層；以及于該第二層間絕緣層上形成與該第一摻雜區(qū)電連接的一位線。
23.如權(quán)利要求21所述的非揮發(fā)性存儲器的制造方法，其中于該基底上形成填滿該溝槽的該第二柵極的步驟中，還包括形成電連接該第二柵極的一程序線。
24.如權(quán)利要求21所述的非揮發(fā)性存儲器的制造方法，其中該電荷陷入層的材料包括氮化硅。
25.如權(quán)利要求21所述的非揮發(fā)性存儲器的制造方法，其中該阻擋介電層與該穿隧介電層的材料包括氧化硅。
26.如權(quán)利要求21所述的非揮發(fā)性存儲器的制造方法，其中該第一柵極與該第二柵極的材料包括摻雜多晶硅。
全文摘要
一種非揮發(fā)性存儲器，具有基底、選擇晶體管及溝槽式晶體管。選擇晶體管設(shè)置于基底上，此選擇晶體管包括設(shè)置于基底上的第一柵極及分別設(shè)置于第一柵極兩側(cè)的基底中的第一源極/漏極區(qū)及第二源極/漏極區(qū)。溝槽式晶體管設(shè)置于該基底中，此溝槽式晶體管包括設(shè)置于基底的溝槽中的第二柵極、設(shè)置于第二柵極與溝槽之間的電荷陷入層及分別設(shè)置于第二柵極兩側(cè)的基底中的第三源極/漏極區(qū)及第二源極/漏極區(qū)，其中溝槽式晶體管與選擇晶體管共享第二源極/漏極區(qū)。
文檔編號H01L27/115GK1770457SQ20041008972
公開日2006年5月10日 申請日期2004年11月2日 優(yōu)先權(quán)日2004年11月2日
發(fā)明者楊青松, 翁偉哲, 卓志臣 申請人:力晶半導體股份有限公司