專利名稱：非易失性半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲裝置，特別是涉及一種可電氣寫入的ROM。
背景技術(shù)：
近年來，用于非接觸式的個(gè)體識別(例如由RF-ID終端控制的物流管理、庫存管理、精算管理等)的電子終端廣泛普及。電子終端是指分別裝附在多個(gè)識別對象上，將被裝附體的數(shù)字信息存入內(nèi)裝的存儲器的設(shè)備。上述數(shù)字信息一般由用戶方的閱讀·記錄器非接觸地讀寫。
存儲數(shù)字信息的存儲器例如掩膜型ROM。該掩膜型ROM的數(shù)字?jǐn)?shù)據(jù)在掩膜型ROM完成時(shí)固定而被存入。因此，內(nèi)裝其掩膜型ROM的電子終端作為產(chǎn)品出廠銷售后，電子終端的用戶不能任意向掩膜型ROM寫入數(shù)字?jǐn)?shù)據(jù)。
因此，內(nèi)裝于上述電子終端的存儲器中多使用可將用戶方所希望的數(shù)字?jǐn)?shù)據(jù)電氣寫入的EPROM或EEPROM。
相關(guān)技術(shù)文獻(xiàn)例如以下專利文獻(xiàn)。
專利文獻(xiàn)1特開2003-114247但是，將EPROM或EEPROM用于存儲器的現(xiàn)有例中的電子終端由于EPROM或EEPROM的結(jié)構(gòu)使制造工序變得復(fù)雜，制造成本增大。由此，存在存儲器以及搭載有存儲器的電子終端的單價(jià)上升的問題。
并且，上述電子終端因?yàn)橐话阍谌展庵兴淖贤饩€下、高溫下等環(huán)境下使用，為適應(yīng)上述環(huán)境必須進(jìn)行規(guī)定的加工。即，因?yàn)槔鏓PROM在紫外線照射下內(nèi)容消失，將EPROM用于存儲器的電子終端必須為遮蔽含有紫外線的日光而封裝。因此，電子終端的制造工序中必須新追加封裝工序。一般，封裝工序設(shè)計(jì)為半導(dǎo)體裝置自身的制造工序，增大制造成本，因而也增大電子終端的制造成本。
而現(xiàn)有例的掩膜型ROM不能由用戶方進(jìn)行數(shù)字?jǐn)?shù)據(jù)的寫入，而相比EPROM或EEPROM可廉價(jià)制造，并且對紫外線和高溫等的環(huán)境條件的耐性(以下簡稱“耐環(huán)境性”)高。
因此，本發(fā)明提供一種作為例如也可搭載在上述電子終端的存儲器的可由用戶寫入數(shù)字?jǐn)?shù)據(jù)的ROM。

發(fā)明內(nèi)容
本發(fā)明的ROM是鑒于上述問題而研發(fā)的，其特征在于，具有存儲晶體管；與其存儲晶體管的柵極連接的字線；在存儲晶體管上交替層積的多個(gè)層間絕緣層以及多個(gè)金屬層；由最上層的所述金屬層構(gòu)成的位線；在多個(gè)層間絕緣層上分別設(shè)置的多個(gè)接觸孔；在多個(gè)接觸孔內(nèi)分別埋入、并可與金屬層連接的金屬插塞；將金屬層和金屬插塞之間絕緣的絕緣層，其中，通過由從位線向所述絕緣層施加的規(guī)定的電壓使絕緣層絕緣破壞，從而將數(shù)據(jù)寫入存儲晶體管。
并且，本發(fā)明的ROM，其特征在于，具有存儲晶體管；與其存儲晶體管的柵極連接的字線；在與存儲晶體管鄰接的區(qū)域交替層積的多個(gè)層間絕緣層以及多個(gè)金屬層；由最上層的所述金屬層構(gòu)成的位線；在多個(gè)層間絕緣層上分別設(shè)置的多個(gè)接觸孔；在多個(gè)接觸孔內(nèi)分別埋入、并可與金屬層連接的金屬插塞；與存儲晶體管的漏極電連接的第一多晶硅層；覆蓋第一多晶硅層而形成的絕緣層；由絕緣層而與第一多晶硅層絕緣、并與埋入接觸孔的金屬插塞中最下層的金屬插塞電連接的第二多晶硅層；其中，通過由從位線向絕緣層施加的規(guī)定的電壓使絕緣層絕緣破壞，從而將數(shù)據(jù)寫入存儲晶體管。
并且，本發(fā)明的上述結(jié)構(gòu)中，當(dāng)數(shù)據(jù)寫入時(shí)，將字線設(shè)定為規(guī)定的電位，使存儲晶體管變?yōu)閷?dǎo)通狀態(tài)。并且，絕緣層是硅氧化膜或硅氮化膜，或者它們的層積結(jié)構(gòu)。
發(fā)明效果本發(fā)明在連接ROM的存儲晶體管和位線的接觸孔內(nèi)形成由從位線施加的規(guī)定的電壓而被絕緣破壞而得的絕緣層。由此，在ROM或使用ROM的產(chǎn)品出廠后，用戶方可利用其絕緣層的絕緣破壞將用戶所希望的數(shù)字?jǐn)?shù)據(jù)寫入。
并且，本發(fā)明的具有上述寫入功能的ROM與具有同樣功能的EPROM或EEPROM相比可通過簡單的制造工序?qū)崿F(xiàn)。并且，本發(fā)明的上述ROM與EPROM或EEPROM相比具有高耐環(huán)境性。
根據(jù)上述，若將本發(fā)明的具有上述寫入功能的ROM內(nèi)裝在例如電子終端等產(chǎn)品，上述產(chǎn)品與內(nèi)裝EPROM或EEPROM時(shí)比較，具有高耐環(huán)境性并且可廉價(jià)提供。


圖1是本發(fā)明的第一實(shí)施方式的ROM的電路圖；圖2是圖1所示ROM的存儲陣列的略圖；圖3是圖2所示ROM的X-X線的剖面圖；圖4是第二實(shí)施方式的ROM的剖面圖；圖5是第三實(shí)施方式的ROM的剖面圖。
具體實(shí)施例方式
下面參照

本發(fā)明的實(shí)施方式。本實(shí)施方式的ROM內(nèi)裝于例如非接觸式讀寫電子終端而使用，也可內(nèi)裝于其他器件或系統(tǒng)而使用，或單獨(dú)使用。
首先說明第一實(shí)施方式的ROM。圖1是第一實(shí)施方式的ROM的電路圖，圖2是圖1所示第一實(shí)施方式的ROM的存儲單元陣列MA的略圖。
如圖1所示，本實(shí)施方式的ROM包括多個(gè)存儲晶體管縱橫配置的存儲單元陣列MA。存儲單元陣列MA具有以下結(jié)構(gòu)。圖1及圖2僅表示配置于存儲單元陣列MA中的多個(gè)存儲晶體管中的四個(gè)存儲晶體管MT1、MT2、MT3、MT4。存儲晶體管MT1、MT2、MT3、MT4及未圖示的其他存儲晶體管都是N溝道型MOS晶體管，也可是P溝道型。
多根字線WL(例如由多晶硅層或在多晶硅層上層積鎢等高熔點(diǎn)金屬層的積層(ポリサイド 構(gòu)成)配置在存儲單元陣列MA的橫向。上述字線WL與字線選擇電路WS連接。該字線選擇電路WS根據(jù)字線選擇信號選擇多根字線WL中的一根字線WL。
另外，多根位線BL配置在存儲單元陣列MA的縱向。上述位線BL與位線選擇電路BS連接。該位線選擇電路BS根據(jù)位線選擇信號選擇多根位線BL中的一根位線BL。
并且，上述字線WL與位線BL相互交差，在其各交差點(diǎn)對應(yīng)的位置分別配置存儲晶體管MT1、MT2、MT3、MT4。各存儲晶體管MT1、MT2、MT3、MT4的柵極通過對應(yīng)的字線WL形成。另外，各存儲晶體管MT1、MT2、MT3、MT4的源極s分別介由第一接觸孔FC 1與接地線VL連接。
并且，存儲晶體管MT1、MT2、MT3、MT4的漏極d介由第一接觸孔第一接觸孔FC2(未圖示)、第二接觸孔SC(未圖示)以及第三接觸孔TC，與對應(yīng)的位線BL連接。
同樣，存儲晶體管MT1、MT2、MT3、MT4以及其他未圖示的存儲晶體管也對應(yīng)的位線BL連接。
在此，位線BL由后述最上層的金屬層、即第三層金屬層構(gòu)成，覆蓋存儲晶體管MT1、MT2、MT3、MT4而配置。
下面參照剖面圖詳細(xì)說明本實(shí)施方式的ROM。圖3是圖2所示本實(shí)施方式的ROM的X-X線剖面圖。即，圖3表示存儲晶體管MT1的剖面圖。存儲晶體管MT2、MT3、MT4及其他未圖示的存儲晶體管的結(jié)構(gòu)與圖3所示剖面圖結(jié)構(gòu)相同。
在例如由P型層構(gòu)成的硅襯底的半導(dǎo)體襯底10上形成晶體管分離用的場氧化膜11、12。并且，在場氧化膜11和場氧化膜12之間形成柵極絕緣膜13。在該柵極絕緣膜13上形成作為柵極的字線WL。并且，在與該字線WL的一側(cè)鄰接的半導(dǎo)體襯底10的表面上形成由N+型層14和N-型層15構(gòu)成的源極s。另外，在與字線WL的另一側(cè)鄰接的半導(dǎo)體襯底10的表面上形成由N+型層16和N-型層17構(gòu)成的漏極d。即，存儲晶體管MT1具有LDD結(jié)構(gòu)。其他存儲晶體管具有同樣的LDD結(jié)構(gòu)。
并且，在該存儲晶體管MT1上形成第一層間絕緣層18。在該第一層間絕緣層18上形成兩個(gè)第一接觸孔FC1、FC2。第一接觸孔FC1使存儲晶體管MT1的源極s露出地開孔而形成。在該第一接觸孔FC1內(nèi)埋入W插塞19。在此，所謂W插塞19是指埋入接觸孔的鎢(W)。并且，在W插塞19上形成接地線VL，該接地線VL經(jīng)由W插塞19與存儲晶體管MT1的源極s電連接。
另一側(cè)第一接觸孔FC2使存儲晶體管MT1的漏極d露出地開孔而形成。在該第一接觸孔FC2內(nèi)埋入W插塞20。另外，在第一接觸孔FC2內(nèi)的W插塞20的上層形成具有規(guī)定厚度的由例如硅氧化膜構(gòu)成的絕緣層INS(例如通過等離子CVD法)。該絕緣層INS通過施加規(guī)定的電壓而被絕緣破壞得到。
并且，在形成于W插塞20的上層的絕緣層INS上形成第一金屬層21。該第一金屬層21通過絕緣層INS被絕緣破壞而經(jīng)由W插塞29與存儲晶體管MT1的漏極d電連接。第一金屬層21在第一接觸孔FC2的周圍具有規(guī)定的外延。
并且，在接地線VL、第一金屬層21上形成第二層間絕緣層22。在第二層間絕緣層22上形成第二接觸孔SC。該第二接觸孔SC使第一金屬層21的表面露出地開孔，埋入W插塞23。
另外，在W插塞23上形成第二金屬層24，該第二金屬層24經(jīng)由W插塞23與下層第一金屬層21電連接。該第二金屬層24在第二接觸孔SC的周圍具有規(guī)定的外延。并且，在第二金屬層24上形成第三層間絕緣層25。
并且，在第三層間絕緣層25上，第三接觸孔TC使第二金屬層24的表面露出地開孔而形成。在第三接觸孔TC內(nèi)埋入W插塞26。并且，在W插塞26上形成由第三金屬層構(gòu)成的位線BL。因此，存儲晶體管MT1的漏極d通過絕緣層INS被絕緣破壞，而經(jīng)由W插塞20、W插塞23及W插塞26與位線BL連接。另外，存儲晶體管MT2、MT3、MT4和其他存儲晶體管其剖面圖未圖示，具有與存儲晶體管MT1相同的結(jié)構(gòu)。
下面說明向上述ROM存入“1”或“0”的數(shù)字?jǐn)?shù)據(jù)的寫入動作。首先，說明向存儲晶體管寫入數(shù)字?jǐn)?shù)據(jù)“1”的情況。在此，進(jìn)行向存儲晶體管MT1寫入數(shù)字?jǐn)?shù)據(jù)“1”的動作。這時(shí)，與存儲晶體管MT1連接的字線WL由字線選擇電路WS選擇，其電位形成為規(guī)定的高電位。并且，與存儲晶體管MT1連接的位線BL由位線選擇電路BS選擇。這樣，存儲晶體管MT1變?yōu)閷?dǎo)通狀態(tài)。并且，在與存儲晶體管MT1連接的位線BL上施加規(guī)定的寫入電壓。在此，規(guī)定的寫入電壓是指可將在位線BL連接的存儲晶體管MT1的第一接觸孔FC2內(nèi)形成的絕緣層INS絕緣破壞的高電壓。
這時(shí)，因?yàn)橥ㄟ^字線WL的高電位存儲晶體管MT1變?yōu)閷?dǎo)通狀態(tài)，所以存儲晶體管MT1的漏極d形成為接地電位。因此，在位線BL上施加的規(guī)定的寫入電壓集中施加在位線BL和漏極d之間存在的電容、即絕緣層INS上。由此，絕緣層INS被絕緣破壞，存儲晶體管MT1的漏極d和與其對應(yīng)的位線BL電連接。以下，將由上述絕緣破壞使位線BL和漏極d連接的存儲晶體管稱為存儲狀態(tài)“1”的存儲晶體管。
而在與存儲晶體管MT1連接的位線BL上連接有例如存儲晶體管MT3或其他未圖示的存儲晶體管。在向述存儲晶體管寫入數(shù)字?jǐn)?shù)據(jù)“1”。
即，在連接于與存儲晶體管MT1所連接的相同的位線BL上的存儲晶體管MT3、以及其他未圖示的存儲晶體管中，其字線WL的電位是高電位。因此，其存儲晶體管是截?cái)酄顟B(tài)。
在此，在上述截?cái)酄顟B(tài)的存儲晶體管中，在作為接地電位的襯底的P型層和有源層的N-型層15、17(或N+型層14、16)的邊界上存在結(jié)電容(pn結(jié)的耗盡層所產(chǎn)生的靜電容)。因此，施加在位線BL上的規(guī)定的寫入電壓根據(jù)絕緣層INS中存在的電容和上述結(jié)電容的兩者進(jìn)行二分開而施加。該二分割后的上述規(guī)定的寫入電壓不使絕緣層INS絕緣破壞。因此，即使在與上述截?cái)酄顟B(tài)的存儲晶體管連接的位線BL上施加可以使絕緣層INS破壞的規(guī)定的寫入電壓，絕緣層INS也不發(fā)生絕緣破壞。
下面說明向存儲晶體管寫入數(shù)字施加“0”的情況。根據(jù)本實(shí)施方式，寫入數(shù)字?jǐn)?shù)據(jù)“0”時(shí)，不必進(jìn)行特定的寫入動作。在此，若將存儲晶體管MT2的存儲狀態(tài)設(shè)為數(shù)字?jǐn)?shù)據(jù)“0”，則不必在對應(yīng)的位線BL上施加可使絕緣層INS絕緣破壞的規(guī)定的寫入電壓。
這時(shí)，在存儲晶體管MT2的第一接觸孔FC2內(nèi)形成的絕緣層INS不被絕緣破壞。即，存儲晶體管MT2的漏極d和與其對應(yīng)的位線BL仍然被在第一接觸孔FC2內(nèi)形成的絕緣層INS絕緣。以下，將上述絕緣層INS不被絕緣破壞而將位線BL和漏極d絕緣的存儲晶體管稱為存儲狀態(tài)“0”的存儲晶體管。
下面說明從上述ROM讀出“1”或“0”的數(shù)字?jǐn)?shù)據(jù)的讀出動作。在此，進(jìn)行從例如存儲狀態(tài)“1”的存儲晶體管MT1讀出數(shù)字?jǐn)?shù)據(jù)的動作。這時(shí)，與存儲晶體管MT1連接的字線WL通過字線選擇電路WS選擇，其電位形成為高電位。并且，與存儲晶體管MT1連接的位線BL通過位線選擇電路BS選擇。另外，位線BL初始設(shè)定為預(yù)先規(guī)定的預(yù)充電位(例如電源電位Vdd)。
這樣，存儲晶體管MT1變?yōu)閷?dǎo)通狀態(tài)。這時(shí)，由于在存儲晶體管MT1的第一接觸孔FC2上形成的絕緣層INS預(yù)先被絕緣破壞，，存儲晶體管MT1的漏極d和與此對應(yīng)的位線BL相互電連接。由此，接地線VL的接地電位經(jīng)由存儲晶體管MT1輸出至位線BL。因此，位線BL的電位從預(yù)充電位(例如電源電位Vdd)變?yōu)榻拥仉娢籚ss。這時(shí)，位線BL的接地電位作為數(shù)字?jǐn)?shù)據(jù)“1”從位線BL經(jīng)由輸出緩沖器BF輸出至ROM的外部。
而通過字線選擇電路WS及位線選擇電路BS選擇例如存儲狀態(tài)“0”的存儲晶體管MT2。這時(shí)，與存儲晶體管MT2連接的字線WL形成為高電位，同時(shí)，與存儲晶體管MT2連接的位線BL被選擇。
這樣，存儲晶體管MT2成為導(dǎo)通狀態(tài)。但是，因?yàn)樵诖鎯w管MT2的第一接觸孔FC2內(nèi)形成的絕緣層INS不被絕緣破壞，存儲晶體管MT2的漏極d和與其對應(yīng)的位線BL仍然絕緣，而未電連接。
因此，位線BL的電位仍然是預(yù)充電位。這時(shí)，位線BL的預(yù)充電位作為數(shù)字?jǐn)?shù)據(jù)“0”從位線BL經(jīng)由輸出緩沖器BF輸出至ROM的外部。
如上所述，可根據(jù)形成在各存儲晶體管的第一接觸孔FC2的絕緣層INS是否通過施加來自對應(yīng)的位線BL的規(guī)定的寫入電壓(高電壓)而被絕緣破壞來向ROM寫入“1”、“0”的任意一個(gè)數(shù)字?jǐn)?shù)據(jù)，同時(shí)讀出其數(shù)據(jù)。
并且，上述數(shù)字?jǐn)?shù)據(jù)可在ROM或搭載有ROM的產(chǎn)品完成出廠后由用戶方進(jìn)行寫入。即，可將因各用戶而不同的所希望的數(shù)字?jǐn)?shù)據(jù)任意寫入。
另外，在上述第一實(shí)施方式中，將絕緣層INS形成在第一接觸孔FC2內(nèi)的W插塞20和第一金屬層21之間，但本發(fā)明不限于此。即，絕緣層INS只要形成在各存儲晶體管和與其對應(yīng)的位線BL之間即可，也可形成在上述第一接觸孔FC2內(nèi)的W插塞20和第一金屬層21之間以外的位置。例如，本發(fā)明也可按以下第二或第三實(shí)施方式實(shí)施。
下面參照

第二實(shí)施方式。圖4是第二實(shí)施方式的ROM的剖面圖。并且，對與圖3所示第一實(shí)施方式相同的結(jié)構(gòu)要素付與相同附圖標(biāo)記，省略其說明。如圖4所示，絕緣層INS(例如由硅氧化膜構(gòu)成)可形成在第一金屬層21和第二接觸孔SC內(nèi)的W插塞23之間。或者，雖然圖未示，但是絕緣層INS可形成在N+型層16(即漏極d)和第一接觸孔FC2內(nèi)的W插塞20之間、第二接觸孔SC內(nèi)的W插塞23和第二金屬層24之間、第二金屬層24和第三接觸孔TC的W插塞26之間以及第三接觸孔TC內(nèi)的W插塞26和位線BL之間。另外，本實(shí)施方式的數(shù)字?jǐn)?shù)據(jù)寫入讀出動作都可與第一實(shí)施方式所示動作同樣地進(jìn)行。
下面參照

第三實(shí)施方式。對與圖3及圖4所示第一及第二實(shí)施方式相同的結(jié)構(gòu)要素付與相同附圖標(biāo)記，省略其說明。圖5是第三實(shí)施方式的ROM的剖面圖。如圖5所示，在使存儲晶體管的漏極d露出而開孔的第一接觸孔FC2內(nèi)與第一及第二實(shí)施方式相同埋入W插塞20。并且，W插塞20與在第一接觸孔FC2的周圍具有規(guī)定的外延的第一金屬層21a連接。在此，在第一金屬層21a上，與第一及第二實(shí)施方式不同，不形成第二及第三接觸孔SC、TC；W插塞23、26；第二金屬層24。
在本實(shí)施方式中，在與存儲晶體管的漏極d接近的場氧化膜11的一部分上形成第一多晶硅層PS1。并且，第一接觸孔FC3使第一多晶硅層PS1露出地開孔而形成。在該第一接觸孔FC3內(nèi)埋入W插塞27。W插塞27使第一多晶硅層PS1和第一金屬層21a電連接。
并且，在第一多晶硅層PS1上形成具有規(guī)定膜厚的例如由硅氧化膜構(gòu)成的絕緣層INSa，覆蓋第一多晶硅層PS1。該絕緣層INSa與第一及第二實(shí)施方式的絕緣層INS同樣，通過施加規(guī)定的寫入電壓被絕緣破壞而得。
并且，在場氧化膜11上，與第一多晶硅層PS1離開而形成第二多晶硅層PS2。在此，第二多晶硅層PS2的一部分介由絕緣層INSa覆蓋第一多晶硅層PS1的一部分上而形成。即，第一多晶硅層PS1和第二多晶硅層PS2通過絕緣層INSa相互絕緣。
并且，在第二多晶硅層PS2上形成第一層間絕緣層18及第二層間絕緣層22。在該第一層間絕緣層18上第一接觸孔FC4使第二多晶硅層PS2露出地開孔而形成。在該第一接觸孔FC4中埋入W插塞28。在該W插塞28上形成第一金屬層29。該第一金屬層29通過第二層間絕緣層22與同存儲晶體管的漏極d連接的第一金屬層21a相互絕緣。
該第一金屬層29的上層結(jié)構(gòu)是與第一實(shí)施方式同樣的結(jié)構(gòu)。即，在第一金屬層29上形成第二層間絕緣層22。在第二層間絕緣層22上形成使第一金屬層21露出而開孔的第二接觸孔SC。在第二接觸孔SC內(nèi)埋入W插塞23。在W插塞23上形成第二金屬層24。在第二金屬層24上形成第三層間絕緣層25。在第三層積絕緣層25上形成使第二金屬層24露出而開口的第三接觸孔TC。在第三接觸孔TC內(nèi)埋入W插塞26。并且，W插塞26與由最上層的金屬層構(gòu)成的位線BL電連接。
本實(shí)施方式的數(shù)字?jǐn)?shù)據(jù)的寫入動作通過從位線BL施加而得的規(guī)定的寫入電壓(參照第一及第二實(shí)施方式)，根據(jù)第二多晶硅層PS2和第一多晶硅層PS1之間形成的絕緣層INSa是否被絕緣破壞來進(jìn)行。即，絕緣層INSa被絕緣破壞時(shí)，設(shè)其存儲晶體管的存儲狀態(tài)為“1”。另一方面，設(shè)絕緣層INSa不被絕緣破壞的存儲晶體管的存儲狀態(tài)為“0”。并且，關(guān)于數(shù)字?jǐn)?shù)據(jù)的讀出動作與上述第一及第二實(shí)施方式相同。
在上述第三實(shí)施方式中，絕緣層INSa因?yàn)樾纬稍诘谝欢嗑Ч鑼覲S1上，與第一及第二實(shí)施方式中在接觸孔內(nèi)形成的絕緣層INS相比，可具有薄的膜厚而形成。例如，第一及第二實(shí)施方式中的絕緣層INS由于利用等離子CVD法形成變厚為20nm左右，但本實(shí)施方式的絕緣層INSa利用LPCVD法可薄至例如5nm左右而形成。即，本實(shí)施方式的ROM作為用于低功率供給可動非接觸式電子終端的存儲器很合適。
另外，在上述任意的實(shí)施方式中也說明了由三個(gè)金屬層(第一金屬層21、第二金屬層24以及位線BL)構(gòu)成的ROM，但本發(fā)明不限于此，也可適用于由兩層金屬層或四層以上金屬層構(gòu)成的ROM。
并且，在上述任意的實(shí)施方式中也說明了絕緣層INS、INSa由硅氧化膜構(gòu)成，但本發(fā)明不限于此，除此之外，也可是例如硅氮化膜、或硅氧化膜和硅氮化膜的層積結(jié)構(gòu)。即，只要通過施加上述規(guī)定的寫入電壓而被絕緣破壞而得并且在上述存儲晶體管內(nèi)可形成規(guī)定的膜厚即可，也可由硅氧化膜以外的薄膜構(gòu)成。
并且，在上述任意的實(shí)施方式中也說明了各存儲晶體管的源極s與作為接地電位Vss的接地線VL連接，但本發(fā)明不限于此。即，各存儲晶體管的源極s也可與供給電源電壓Vdd的電源線連接。這時(shí)，預(yù)充電位設(shè)定為例如接地電位Vss。并且所選存儲晶體管的存儲狀態(tài)為“0”時(shí)，從其漏極輸出作為預(yù)充電位的接地電位Vss。而所選存儲晶體管的存儲狀態(tài)為“1”時(shí)，從其漏極輸出電源電壓Vdd。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲裝置，其特征在于，具有存儲晶體管；與所述存儲晶體管的柵極連接的字線；在所述存儲晶體管上交替層積的多個(gè)層間絕緣層以及多個(gè)金屬層；由最上層的所述金屬層構(gòu)成的位線；在所述多個(gè)層間絕緣層上分別設(shè)置的多個(gè)接觸孔；在所述多個(gè)接觸孔內(nèi)分別埋入、并可與所述金屬層連接的金屬插塞；將所述金屬層和所述金屬插塞之間絕緣的絕緣層，其中，通過由從所述位線向所述絕緣層施加的規(guī)定的電壓使所述絕緣層絕緣破壞，從而將數(shù)據(jù)寫入所述存儲晶體管。
2.一種非易失性半導(dǎo)體存儲裝置，其特征在于，具有存儲晶體管；與所述存儲晶體管的柵極連接的字線；與所述存儲晶體管的漏極電連接的第一多晶硅層；覆蓋所述第一多晶硅層而形成的絕緣層；由所述絕緣層而與所述第一多晶硅層絕緣的第二多晶硅層；與所述第二多晶硅層電連接的位線，其中，通過由從所述位線向所述絕緣層施加的規(guī)定的電壓使所述絕緣層絕緣破壞，從而將數(shù)據(jù)寫入所述存儲晶體管。
3.一種非易失性半導(dǎo)體存儲裝置，其特征在于，具有存儲晶體管；與所述存儲晶體管的柵極連接的字線；在與所述存儲晶體管鄰接的區(qū)域交替層積的多個(gè)層間絕緣層以及多個(gè)金屬層；由最上層的所述金屬層構(gòu)成的位線；在所述多個(gè)層間絕緣層上分別設(shè)置的多個(gè)接觸孔；在所述多個(gè)接觸孔內(nèi)分別埋入、并可與所述金屬層連接的金屬插塞；與所述存儲晶體管的漏極電連接的第一多晶硅層；覆蓋所述第一多晶硅層而形成的絕緣層；由所述絕緣層而與所述第一多晶硅層絕緣、并與埋入所述接觸孔的金屬插塞中最下層的所述金屬插塞電連接的第二多晶硅層；其中，通過由從所述位線向所述絕緣層施加的規(guī)定的電壓使所述絕緣層絕緣破壞，從而將數(shù)據(jù)寫入所述存儲晶體管。
4.如權(quán)利要求1、2、3中任意一項(xiàng)所述非易失性半導(dǎo)體存儲裝置，其特征在于，當(dāng)所述數(shù)據(jù)寫入時(shí)，將所述字線設(shè)定為規(guī)定的電位，使所述存儲晶體管變?yōu)閷?dǎo)通狀態(tài)。
5.如權(quán)利要求1、2、3、4中任意一項(xiàng)所述非易失性半導(dǎo)體存儲裝置，其特征在于，所述絕緣層是硅氧化膜或硅氮化膜，或者它們的層積結(jié)構(gòu)。
全文摘要
一種可由用戶方寫入數(shù)字?jǐn)?shù)據(jù)的ROM。在各存儲晶體管上交替多個(gè)層積絕緣層、多個(gè)金屬層(包含作為最上層的金屬層的位線BL)的ROM的存儲單元陣列MA中，在設(shè)置于第一層間絕緣層18的第一接觸孔FC2內(nèi)的W(鎢)插塞上形成絕緣層INS。并且，本發(fā)明根據(jù)是否由從位線BL施加的規(guī)定的寫入電壓(高電壓)對絕緣層INS進(jìn)行絕緣破壞來向各存儲晶體管寫入數(shù)字?jǐn)?shù)據(jù)“1”或“0”。
文檔編號H01L21/8246GK1614783SQ20041008975
公開日2005年5月11日 申請日期2004年11月5日 優(yōu)先權(quán)日2003年11月5日
發(fā)明者谷口敏光, 大古田敏幸 申請人:三洋電機(jī)株式會社