專利名稱：多階分離柵極快閃存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器元件，特別是涉及一種多階分離柵極快閃存儲(chǔ)器。
背景技術(shù)：
在各種非揮發(fā)性存儲(chǔ)器產(chǎn)品中，具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、抹除等動(dòng)作，且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)的快閃存儲(chǔ)器，已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種存儲(chǔ)器元件。
典型的快閃存儲(chǔ)器以摻雜的多晶硅(Polysilicon)制作浮置柵極(FloatingGate)與控制柵極(Control Gate)。而且，為了避免快閃存儲(chǔ)器在抹除時(shí)，因過度抹除現(xiàn)象太過嚴(yán)重，而導(dǎo)致數(shù)據(jù)的誤判的問題。所以，會(huì)在控制柵極與浮置柵極側(cè)壁、基底上方另設(shè)一選擇柵極(Select Gate)，而形成分離柵極(SplitGate)結(jié)構(gòu)。
另一方面，目前業(yè)界較常使用的快閃存儲(chǔ)器陣列包括或非門(NOR)型陣列結(jié)構(gòu)與與非門(NAND)型陣列結(jié)構(gòu)。由于與非門(NAND)型陣列結(jié)構(gòu)使各存儲(chǔ)單元串接在一起，從而其集成度會(huì)較或非門(NOR)型陣列結(jié)構(gòu)高。不過，如此一來，也使與非門(NAND)型陣列結(jié)構(gòu)中的存儲(chǔ)單元程序化、讀取或抹除等操作較為復(fù)雜。在與非門型(NAND)陣列結(jié)構(gòu)中，存儲(chǔ)單元的程序化等操作都是采用通道F-N(Fowler-Nordheim)穿隧效應(yīng)，使電子穿過穿隧氧化層注入浮置柵極。不過，由于最靠近共享源極區(qū)(Common Source)的存儲(chǔ)單元其程序化速度，相較于同一存儲(chǔ)單元列的其它存儲(chǔ)單元快。因此，于操作時(shí)可能會(huì)造成該存儲(chǔ)單元失效等問題，從而使得整個(gè)存儲(chǔ)器不適合多階(Multi-Level)使用。舉例來說，在一具有15個(gè)存儲(chǔ)單元的存儲(chǔ)單元列中，最靠近共享源極區(qū)的存儲(chǔ)單元其程序化至5伏特僅需10微秒，而同一存儲(chǔ)單元列的其它14個(gè)存儲(chǔ)單元程序化至3伏特卻需要200微秒。
為了解決上述的問題，目前較常采用的方式是增加最靠近共享源極區(qū)的存儲(chǔ)單元的寬度，例如將最靠近共享源極區(qū)的堆棧柵極結(jié)構(gòu)的寬度由0.15微米增加至0.30微米。不過，如此會(huì)因最靠近共享源極區(qū)的存儲(chǔ)單元的寬度與同一存儲(chǔ)單元列的其它存儲(chǔ)單元的寬度不同，而于操作時(shí)產(chǎn)生一些問題。所以，同樣無法作為多階存儲(chǔ)器使用。因此，如何使上述的快閃存儲(chǔ)器作為多階存儲(chǔ)器使用成為各界亟待解決的課題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種多階分離柵極快閃存儲(chǔ)器，以解決現(xiàn)有的快閃存儲(chǔ)器無法作為多階存儲(chǔ)器使用的問題。
本發(fā)明的另一目的是提供一種多階分離柵極快閃存儲(chǔ)器，以解決現(xiàn)有的快閃存儲(chǔ)器無法作為多階存儲(chǔ)器使用的問題。
本發(fā)明提出一種多階分離柵極快閃存儲(chǔ)器，此快閃存儲(chǔ)器由基底、存儲(chǔ)單元列、擬(或稱虛設(shè))選擇柵極(Dummy Select Gate)、源極區(qū)與漏極區(qū)所構(gòu)成。而且，此存儲(chǔ)單元列由多個(gè)存儲(chǔ)單元串連而成，且各個(gè)存儲(chǔ)單元包括堆棧柵極結(jié)構(gòu)、選擇柵極、第二柵間介電層與選擇柵極介電層。其中，存儲(chǔ)單元列配置于基底上，而各個(gè)存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)配置于基底上，且堆棧柵極結(jié)構(gòu)從基底起依序?yàn)榇┧斫殡妼?、浮置柵極、第一柵間介電層與控制柵極。選擇柵極配置于堆棧柵極結(jié)構(gòu)的一側(cè)壁。第二柵間介電層配置于堆棧柵極結(jié)構(gòu)側(cè)壁與選擇柵極之間。選擇柵極介電層配置于選擇柵極與基底之間。擬選擇柵極配置于存儲(chǔ)單元列的一側(cè)，且與存儲(chǔ)單元列最末端的存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)側(cè)壁鄰接。源極區(qū)與漏極區(qū)分別配置于擬選擇柵極與存儲(chǔ)單元列側(cè)邊的基底中。
由于本發(fā)明的快閃存儲(chǔ)器配置有擬選擇柵極，因此在對(duì)此快閃存儲(chǔ)器進(jìn)行程序化操作時(shí)，可以增加最靠近此擬選擇柵極的存儲(chǔ)單元的程序化時(shí)間，而使存儲(chǔ)單元列上的各個(gè)存儲(chǔ)單元程序化具有一致性。所以，本發(fā)明的快閃存儲(chǔ)器可以作為多階存儲(chǔ)器使用。
本發(fā)明提出另一種多階分離柵極快閃存儲(chǔ)器，此快閃存儲(chǔ)器由基底、存儲(chǔ)單元列、擬存儲(chǔ)單元(Dummy Cell)、源極區(qū)與漏極區(qū)所構(gòu)成。而且，此存儲(chǔ)單元列由多個(gè)存儲(chǔ)單元串連而成，且各個(gè)存儲(chǔ)單元包括堆棧柵極結(jié)構(gòu)、選擇柵極、第二柵間介電層與選擇柵極介電層。此外，擬存儲(chǔ)單元由擬堆棧柵極結(jié)構(gòu)與擬選擇柵極所構(gòu)成。其中，存儲(chǔ)單元列配置于基底上，而各個(gè)存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)配置于基底上，且堆棧柵極結(jié)構(gòu)從基底起依序?yàn)榇┧斫殡妼?、浮置柵極、第一柵間介電層與控制柵極。選擇柵極配置于堆棧柵極結(jié)構(gòu)的一側(cè)壁。第二柵間介電層配置于堆棧柵極結(jié)構(gòu)側(cè)壁與選擇柵極之間。選擇柵極介電層配置于選擇柵極與基底之間。擬存儲(chǔ)單元配置于存儲(chǔ)單元列的一側(cè)，而此擬存儲(chǔ)單元的擬堆棧柵極結(jié)構(gòu)配置于基底上，且擬堆棧柵極結(jié)構(gòu)至少包括一擬控制柵極。擬選擇柵極配置于擬堆棧柵極結(jié)構(gòu)的一側(cè)壁，且與存儲(chǔ)單元列最末端的存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)側(cè)壁鄰接。源極區(qū)與漏極區(qū)分別配置于擬存儲(chǔ)單元與存儲(chǔ)單元列側(cè)邊的基底中。
由于本發(fā)明的快閃存儲(chǔ)器配置有擬存儲(chǔ)單元，因此在對(duì)此快閃存儲(chǔ)器進(jìn)行程序化操作時(shí)，可以增加最靠近此擬存儲(chǔ)單元的存儲(chǔ)單元的程序化時(shí)間，而使存儲(chǔ)單元列上的各個(gè)存儲(chǔ)單元程序化具有一致性。所以，本發(fā)明的快閃存儲(chǔ)器可以作為多階存儲(chǔ)器使用。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說明。


圖1是依照本發(fā)明一優(yōu)選實(shí)施例的一種多階分離柵極快閃存儲(chǔ)器的剖面示意圖。
圖2是依照本發(fā)明另一優(yōu)選實(shí)施例的一種多階分離柵極快閃存儲(chǔ)器的剖面示意圖。
圖3A至圖3D是依照本發(fā)明一優(yōu)選實(shí)施例的一種多階分離柵極快閃存儲(chǔ)器的制造流程剖面示意圖。
簡單符號(hào)說明100、300基底102、302井區(qū)104存儲(chǔ)單元列106擬選擇柵極108a、324a源極區(qū)108b、324b漏極區(qū)110、326層間介電層112、328插塞114、330導(dǎo)體層
116a～116o、314堆棧柵極結(jié)構(gòu)118、204、304、304a穿隧介電層120、206、306、306a浮置柵極(導(dǎo)體層)122、126a、126b、208、308、308a、312、318柵間介電層(絕緣層)124、210、310控制柵極(導(dǎo)體層)128選擇柵極介電層130a～130o、320選擇柵極(導(dǎo)體層)200擬存儲(chǔ)單元202擬堆棧柵極結(jié)構(gòu)212a、212b擬柵間介電層214擬選擇柵極介電層216、322擬選擇柵極316介電層W寬度具體實(shí)施方式
圖1是繪示依照本發(fā)明一優(yōu)選實(shí)施例的一種多階分離柵極快閃存儲(chǔ)器的剖面示意圖。在本實(shí)施例中，以一具有15個(gè)存儲(chǔ)單元的與非門(NAND)型陣列結(jié)構(gòu)存儲(chǔ)單元列加以說明，然非用以限定本發(fā)明。
請(qǐng)參照?qǐng)D1，本發(fā)明的多階分離柵極快閃存儲(chǔ)器至少由基底100、P型井區(qū)102、存儲(chǔ)單元列104、擬選擇柵極106、源極區(qū)108a、漏極區(qū)108b、層間介電層110、插塞112與導(dǎo)體層114所構(gòu)成。而且，此存儲(chǔ)單元列104由多個(gè)存儲(chǔ)單元串連而成，且各個(gè)存儲(chǔ)單元包括堆棧柵極結(jié)構(gòu)116a～116o(各個(gè)堆棧柵極結(jié)構(gòu)116a～116o包括穿隧介電層118、浮置柵極120、柵間介電層122與控制柵極124)、柵間介電層126a、126b、選擇柵極介電層128與選擇柵極130a～130o所構(gòu)成。
其中，基底100例如是P型硅基底，且在此基底100中例如是配置有P型井區(qū)102。
存儲(chǔ)單元列104的堆棧柵極結(jié)構(gòu)116a～116o配置于基底100上，且各個(gè)存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)116a～116o從基底100起依序?yàn)榇┧斫殡妼?18、浮置柵極120、柵間介電層122與控制柵極124。此外，各個(gè)堆棧柵極結(jié)構(gòu)116a～116o的控制柵極120的寬度W例如是相同的。在一優(yōu)選實(shí)施例中，其寬度W例如是0.15微米。
選擇柵極130a～130o配置于各個(gè)堆棧柵極結(jié)構(gòu)116a～116o的一側(cè)壁，且選擇柵極130b～130o與相鄰的另一堆棧柵極結(jié)構(gòu)116a～116n鄰接。換言之，位于每兩個(gè)堆棧柵極結(jié)構(gòu)(例如堆棧柵極結(jié)構(gòu)116a與116b)之間的選擇柵極(例如選擇柵極130b)填滿該二堆棧柵極結(jié)構(gòu)(例如堆棧柵極結(jié)構(gòu)116a與116b)之間的間隙。
柵間介電層126a例如是配置于浮置柵極120的側(cè)壁與各個(gè)選擇柵極130a～130o之間，而柵間介電層126b例如是配置于控制柵極124的頂部以及其側(cè)壁與各個(gè)選擇柵極130a～130o之間。
選擇柵極介電層128配置于各個(gè)選擇柵極130a～130o與基底100之間。
擬選擇柵極(Dummy Select Gate)106配置于存儲(chǔ)單元列104的一側(cè)，且與存儲(chǔ)單元列104最末端的存儲(chǔ)器的堆棧柵極結(jié)構(gòu)(例如堆棧柵極結(jié)構(gòu)116o)側(cè)壁鄰接。其中，此擬選擇柵極106的材料例如是與選擇柵極130a～130o相同，但于存儲(chǔ)器的操作時(shí)，只用于打開源極區(qū)108a與堆棧柵極結(jié)構(gòu)116o之間的通道，而非用于選擇指定的存儲(chǔ)單元。
源極區(qū)108a與漏極區(qū)108b分別配置于擬選擇柵極106與存儲(chǔ)單元列104側(cè)邊的基底100中。其中，此源極區(qū)108a例如是作為共享源極區(qū)，而漏極區(qū)108b例如是作為位線。
層間介電層110覆蓋堆棧柵極結(jié)構(gòu)116a～116o、選擇柵極130b～130o、擬選擇柵極106與基底100表面。
插塞112配置于層間介電層110中，且與漏極區(qū)108b電連接。
導(dǎo)體層114配置于層間介電層110上，且與插塞112電連接。
由于上述的多階分離柵極快閃存儲(chǔ)器配置有擬選擇柵極，因此在對(duì)此快閃存儲(chǔ)器進(jìn)行程序化操作時(shí)，可以增加最靠近此擬選擇柵極的存儲(chǔ)單元(例如堆棧柵極結(jié)構(gòu)116o)的程序化時(shí)間，而使存儲(chǔ)單元列上的各個(gè)存儲(chǔ)單元(例如堆棧柵極結(jié)構(gòu)116a～116o)程序化具有一致性，于是就可以對(duì)存儲(chǔ)單元進(jìn)行多階程序化操作。
而且，由于同一存儲(chǔ)單元列上的各個(gè)堆棧柵極結(jié)構(gòu)其控制柵極的尺寸皆相同，因此本發(fā)明亦可以解決現(xiàn)有因存儲(chǔ)單元尺寸不一致而衍生的問題。所以，本發(fā)明的快閃存儲(chǔ)器可以作為多階存儲(chǔ)器使用，如此將可以降低成本。
此外，在另一優(yōu)選實(shí)施例中，上述的擬選擇柵極106亦可由一擬存儲(chǔ)單元(Dummy Cell)200取代，且此其擬存儲(chǔ)單元200例如與同一存儲(chǔ)單元列的其它存儲(chǔ)單元相同，但于存儲(chǔ)器的操作時(shí)，不會(huì)產(chǎn)生實(shí)質(zhì)的功效，只用于打開源極區(qū)108a與堆棧柵極結(jié)構(gòu)116o之間的通道。詳細(xì)說明如下。
圖2是繪示依照本發(fā)明一優(yōu)選實(shí)施例的另一種多階分離柵極快閃存儲(chǔ)器的剖面示意圖。此存儲(chǔ)器除了圖1的擬選擇柵極106被擬存儲(chǔ)單元200取代之外，其余構(gòu)件及相關(guān)的配置與圖1相同。因此，與圖1相同標(biāo)號(hào)的構(gòu)件不再贅述。
請(qǐng)參照?qǐng)D2，在本實(shí)施例中，擬存儲(chǔ)單元200由擬堆棧柵極結(jié)構(gòu)202(此擬堆棧柵極結(jié)構(gòu)202包括穿隧介電層204、浮置柵極206、柵間介電層208與控制柵極210)、擬柵間介電層212a、212b、擬選擇柵極介電層214與擬選擇柵極216所構(gòu)成。
擬存儲(chǔ)單元200的擬堆棧柵極結(jié)構(gòu)202配置于基底100上，且此擬堆棧柵極結(jié)構(gòu)202從基底100起依序?yàn)榇┧斫殡妼?04、浮置柵極206、柵間介電層208與控制柵極210。
擬柵間介電層212a例如是配置于浮置柵極206的側(cè)壁，而擬柵間介電層212b例如是配置于控制柵極210的頂部與側(cè)壁。
擬選擇柵極介電層214配置于存儲(chǔ)單元列104與擬堆棧柵極結(jié)構(gòu)202之間所裸露的基底100上。
擬選擇柵極216配置于擬堆棧柵極結(jié)構(gòu)202的一側(cè)壁，且與存儲(chǔ)單元列104最末端的存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)116o鄰接，并且覆蓋擬柵間介電層212a、擬柵間介電層212b與擬選擇柵極介電層214。亦即，擬選擇柵極216位于堆棧柵極結(jié)構(gòu)116o與擬堆棧柵極結(jié)構(gòu)202之間，且填滿堆棧柵極結(jié)構(gòu)116o與擬堆棧柵極結(jié)構(gòu)202之間的間隙。
源極區(qū)108a與漏極區(qū)108b分別配置于擬存儲(chǔ)單元202與存儲(chǔ)單元列104側(cè)邊的基底100中。
由于上述的多階分離柵極快閃存儲(chǔ)器配置有擬存儲(chǔ)單元，因此在對(duì)此快閃存儲(chǔ)器進(jìn)行程序化操作時(shí)，會(huì)增加最末端的存儲(chǔ)單元(例如堆棧柵極結(jié)構(gòu)116o)的程序化時(shí)間，而使存儲(chǔ)單元列上的各個(gè)存儲(chǔ)單元(例如堆棧柵極結(jié)構(gòu)116a～116o)程序化具有一致性，于是就可以對(duì)存儲(chǔ)單元進(jìn)行多階程序化操作。
而且，由于同一存儲(chǔ)單元列上的各個(gè)堆棧柵極結(jié)構(gòu)的尺寸皆相同，因此本發(fā)明亦可以解決現(xiàn)有因存儲(chǔ)單元尺寸不一致而衍生的問題。所以，本發(fā)明的快閃存儲(chǔ)器可以作為多階存儲(chǔ)器使用，如此將可以降低成本。
接著，說明圖1的多階分離柵極快閃存儲(chǔ)器的制造方法。圖3A至圖3D是繪示依照本發(fā)明一優(yōu)選實(shí)施例的一種多階分離柵極快閃存儲(chǔ)器的制造流程剖面示意圖。
首先，請(qǐng)參照?qǐng)D3A，提供基底300，在此基底300中已形成元件隔離結(jié)構(gòu)(未繪示)以定義出有源區(qū)。接著，于基底300中形成P型井區(qū)302。然后，于此基底300表面形成一層穿隧介電層304，此穿隧介電層304的材料例如是氧化硅，穿隧介電層304的形成方法例如是熱氧化法。
接著，于穿隧介電層304上形成一層條狀的導(dǎo)體層306，其材料例如是摻雜的多晶硅，此導(dǎo)體層306的形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后，進(jìn)行離子注入步驟以形成之。
接著，請(qǐng)參照?qǐng)D3B，于基底300上形成一層?xùn)砰g介電層308。柵間介電層308的材料例如是氧化硅/氮化硅/氧化硅復(fù)合層等。柵間介電層308的形成步驟例如是先以熱氧化法形成一層氧化硅層后，利用化學(xué)氣相沉積法形成氮化硅層，接著再用濕氫/氧氣(H2/O2gas)去氧化部分氮化硅層而形成另一層氧化硅層。當(dāng)然，柵間介電層308的材料也可以是氧化硅層、氧化硅/氮化硅等。
接著，于基底300上形成一層導(dǎo)體層(未繪示)后，利用掩模(未繪示)將導(dǎo)體層圖案化，用以定義出作為控制柵極之用的導(dǎo)體層310。導(dǎo)體層310的材料例如是摻雜的多晶硅，導(dǎo)體層310的形成方法例如是以臨場(In-Situ)摻雜離子的方式，利用化學(xué)氣相沉積法以形成之。
移除掩模之后，于導(dǎo)體層310的側(cè)壁與頂部形成絕緣層312(柵間介電層)。絕緣層312的材料例如是氧化硅，形成絕緣層312的方法例如是熱氧化法。而且，絕緣層312的形成方法也可以先沉積一層絕緣材料層后，進(jìn)行一蝕刻步驟，而只留下位于導(dǎo)體層310頂部與側(cè)壁的絕緣材料層。當(dāng)然，在導(dǎo)體層310上也可以形成有一層頂蓋層(未繪示)，然后直接在導(dǎo)體層310側(cè)壁形成絕緣層312。
接著請(qǐng)參照?qǐng)D3C，以導(dǎo)體層310與絕緣層312為掩模定義柵間介電層308、導(dǎo)體層306與穿隧介電層304，使其分別形成柵間介電層308a、導(dǎo)體層306a與穿隧介電層304a。其中，導(dǎo)體層306a做為浮置柵極之用。亦即，圖3C中的導(dǎo)體層(控制柵極)310、柵間介電層308a、導(dǎo)體層(浮置柵極)306a與氧化層304a(穿隧氧化層)構(gòu)成堆棧柵極結(jié)構(gòu)314。然后，于堆棧柵極結(jié)構(gòu)314之間所裸露的基底300上形成介電層316，并于導(dǎo)體層306a(浮置柵極)的側(cè)壁形成絕緣層(柵間介電層)318。其中，介電層316與絕緣層318的材料例如是氧化硅，介電層316與絕緣層318的形成方法例如是熱氧化法。
接著請(qǐng)參照?qǐng)D3D，于堆棧柵極結(jié)構(gòu)314的側(cè)壁上形成導(dǎo)體層320，此導(dǎo)體層320作為選擇柵極之用，而位于兩末端的其中一導(dǎo)體層320作為一擬選擇柵極322之用。導(dǎo)體層320的材料例如是摻雜的多晶硅，導(dǎo)體層320的形成方法例如是先以臨場摻雜離子的方式，利用化學(xué)氣相沉積法于基底300上形成一層導(dǎo)體層(未圖示)，且此導(dǎo)體層會(huì)填滿堆棧柵極結(jié)構(gòu)314之間的間隙。然后，移除部分的導(dǎo)體層，保留下位于多個(gè)堆棧柵極結(jié)構(gòu)314間隙及側(cè)壁上的導(dǎo)體層。而且，由于相鄰二堆棧柵極結(jié)構(gòu)314彼此距離較近，因此位于相鄰二堆棧柵極結(jié)構(gòu)314的相對(duì)側(cè)壁上的導(dǎo)體層320會(huì)彼此相連，即會(huì)填滿堆棧柵極結(jié)構(gòu)314之間的間隙。
之后，以堆棧柵極結(jié)構(gòu)314與導(dǎo)體層320為掩模，于位于兩末端的該二導(dǎo)體層320(其中之一為擬選擇柵極322)側(cè)邊的基底300中分別形成源極區(qū)324a與漏極區(qū)324b。其中，此源極區(qū)324a例如是作為共享源極區(qū)，而漏極區(qū)324b例如是作為位線。
繼之，于基底300上形成層間介電層326，于層間介電層326中形成與漏極區(qū)324b電連接的插塞328，并于層間介電層326上形成與插塞328電連接的導(dǎo)體層330。后續(xù)完成存儲(chǔ)器的工藝為本領(lǐng)域技術(shù)人員所周知，在此不再贅述。
由于本發(fā)明的快閃存儲(chǔ)器在存儲(chǔ)單元列的兩末端的其中一形成擬選擇柵極，因此在對(duì)此快閃存儲(chǔ)器進(jìn)行程序化操作時(shí)，可以增加最靠近此擬選擇柵極的存儲(chǔ)單元的程序化時(shí)間，而使存儲(chǔ)單元列上的各個(gè)存儲(chǔ)單元程序化具有一致性。
而且，由于同一存儲(chǔ)單元列上的各個(gè)堆棧柵極結(jié)構(gòu)的尺寸皆相同，因此本發(fā)明亦可以解決現(xiàn)有因存儲(chǔ)單元尺寸不一致而衍生的問題。所以，利用本發(fā)明的方法所形成的快閃存儲(chǔ)器可以作為多階存儲(chǔ)器使用，如此將可以降低成本。
另外，如圖2所示的快閃存儲(chǔ)器其制造方法與現(xiàn)有兼容，其僅需于工藝中預(yù)留一個(gè)擬存儲(chǔ)單元的空間即可。換言之，擬存儲(chǔ)單元的工藝可與存儲(chǔ)單元列的工藝可一同進(jìn)行。因此，不會(huì)增加其它的設(shè)備成本，且制作出來的快閃存儲(chǔ)器可于多階操作下使用。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種多階分離柵極快閃存儲(chǔ)器，包括一基底；一存儲(chǔ)單元列，配置于該基底上，該存儲(chǔ)單元列由多個(gè)存儲(chǔ)單元串連而成，且各該存儲(chǔ)單元包括一堆棧柵極結(jié)構(gòu)，配置于該基底上，且該堆棧柵極結(jié)構(gòu)從該基底起依序?yàn)橐淮┧斫殡妼?、一浮置柵極、一第一柵間介電層與一控制柵極；一選擇柵極，配置于該堆棧柵極結(jié)構(gòu)的一側(cè)壁；一第二柵間介電層，配置于該堆棧柵極結(jié)構(gòu)側(cè)壁與該選擇柵極之間；以及一選擇柵極介電層，配置于該選擇柵極與該基底之間；一擬選擇柵極，配置于該存儲(chǔ)單元列的一側(cè)，且與該存儲(chǔ)單元列最末端的存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)側(cè)壁鄰接；以及一源極區(qū)與一漏極區(qū)，分別配置于該擬選擇柵極與該存儲(chǔ)單元列側(cè)邊的該基底中。
2.如權(quán)利要求1所述的多階分離柵極快閃存儲(chǔ)器，其中各該存儲(chǔ)單元的該控制柵極的寬度相同。
3.如權(quán)利要求1所述的多階分離柵極快閃存儲(chǔ)器，其中該擬選擇柵極與該選擇柵極的材料相同。
4.如權(quán)利要求1所述的多階分離柵極快閃存儲(chǔ)器，其中該源極區(qū)作為共享源極區(qū)，而該漏極區(qū)作為位線。
5.如權(quán)利要求1所述的多階分離柵極快閃存儲(chǔ)器，其中該第一柵間介電層的材料包括氧化硅/氮化硅/氧化硅復(fù)合層。
6.如權(quán)利要求1所述的多階分離柵極快閃存儲(chǔ)器，其中該選擇柵極、該浮置柵極、該控制柵極的材料包括摻雜多晶硅。
7.一種多階分離柵極快閃存儲(chǔ)器，包括一基底；一存儲(chǔ)單元列，配置于該基底上，該存儲(chǔ)單元列由多個(gè)存儲(chǔ)單元串連而成，且各該存儲(chǔ)單元包括一堆棧柵極結(jié)構(gòu)，配置于該基底上，且該堆棧柵極結(jié)構(gòu)從該基底起依序?yàn)橐淮┧斫殡妼?、一浮置柵極、一第一柵間介電層與一控制柵極；一選擇柵極，配置于該堆棧柵極結(jié)構(gòu)的一側(cè)壁；一第二柵間介電層，配置于各該堆棧柵極結(jié)構(gòu)側(cè)壁與該選擇柵極之間；以及一選擇柵極介電層，配置于該選擇柵極與該基底上；一擬存儲(chǔ)單元，配置于該存儲(chǔ)單元列的一側(cè)，該擬存儲(chǔ)單元包括一擬堆棧柵極結(jié)構(gòu)，配置于該基底上，且該擬堆棧柵極結(jié)構(gòu)至少包括一擬控制柵極；以及一擬選擇柵極，配置于該擬堆棧柵極結(jié)構(gòu)的一側(cè)壁，且與該存儲(chǔ)單元列最末端的該存儲(chǔ)單元的該堆棧柵極結(jié)構(gòu)側(cè)壁鄰接；以及一源極區(qū)與一漏極區(qū)，分別配置于該擬存儲(chǔ)單元與該存儲(chǔ)單元列側(cè)邊的該基底中。
8.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，其中各該存儲(chǔ)單元的該控制柵極與該擬控制柵極的寬度相同。
9.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，還包括一擬柵間介電層，配置于該擬選擇柵極與該擬堆棧柵極結(jié)構(gòu)之間。
10.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，還包括一擬選擇柵極介電層，配置于該擬選擇柵極與該基底之間。
11.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，其中該擬選擇柵極與該選擇柵極的材料相同。
12.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，其中該擬堆棧柵極結(jié)構(gòu)與該堆棧柵極結(jié)構(gòu)相同。
13.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，其中該源極區(qū)作為共享源極區(qū)，而該漏極區(qū)作為位線。
14.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，其中該第一柵間介電層的材料包括氧化硅/氮化硅/氧化硅復(fù)合層。
15.如權(quán)利要求7所述的多階分離柵極快閃存儲(chǔ)器，其中該選擇柵極、該浮置柵極、該控制柵極的材料包括摻雜多晶硅。
全文摘要
一種多階分離柵極快閃存儲(chǔ)器，此快閃存儲(chǔ)器由基底、存儲(chǔ)單元列、擬選擇柵極、源極區(qū)與漏極區(qū)所構(gòu)成。而且，此存儲(chǔ)單元列由多個(gè)存儲(chǔ)單元串連而成，且各個(gè)存儲(chǔ)單元至少包括堆棧柵極結(jié)構(gòu)與選擇柵極。各個(gè)存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)配置于基底上。選擇柵極配置于堆棧柵極結(jié)構(gòu)的一側(cè)壁。擬選擇柵極配置于存儲(chǔ)單元列的一側(cè)，且與存儲(chǔ)單元列最末端的存儲(chǔ)單元的堆棧柵極結(jié)構(gòu)側(cè)壁鄰接。源極區(qū)與漏極區(qū)分別配置于擬選擇柵極與存儲(chǔ)單元列側(cè)邊的基底中。
文檔編號(hào)H01L21/8247GK1770459SQ20041009221
公開日2006年5月10日 申請(qǐng)日期2004年11月3日 優(yōu)先權(quán)日2004年11月3日
發(fā)明者洪至偉, 郭輝宏 申請(qǐng)人:力晶半導(dǎo)體股份有限公司