專利名稱：一種新的超薄含氮柵介質(zhì)制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路制造工藝技術(shù)領(lǐng)域，具體涉及一種新的超薄含氮柵介質(zhì)制備方法。
背景技術(shù)：
隨著集成電路制造技術(shù)的不斷發(fā)展，晶體管的最小線寬不斷縮小，目前主流工藝已經(jīng)深入到90納米尺度。90納米技術(shù)就是指柵電極的長度為90納米，按照等比例縮小原則常規(guī)柵氧化層(SiO2)的厚度將必須縮小到10～20埃，此時(shí)穿過柵介質(zhì)層的隧穿電流將會急劇增加。高的柵漏電流將會使電路的靜態(tài)功耗大為增加，同時(shí)溝道反型層電荷流失又會導(dǎo)致器件功能退化，這將是高頻無線通訊器件面臨的一大難題。此外，PMOSFET柵電極材料采用的是硼元素?fù)诫s，這種質(zhì)量很輕的硼原子在日益減薄的二氧化硅介質(zhì)中的穿透變得越來越容易，這種穿透的后果只會使器件功能退化，降低其可靠性并縮短其運(yùn)行壽命。
綜合以上出現(xiàn)的問題，一種最為有效的辦法是采用某種新的高介電常數(shù)材料代替?zhèn)鹘y(tǒng)的二氧化硅以克服大的漏電流問題。高介電常數(shù)材料在等效二氧化硅厚度下具有較大的物理厚度，電子直接隧穿和硼穿透的行為將同時(shí)得到有效抑制。一些金屬氧化物薄膜被人們嘗試用以柵介質(zhì)層，諸如氧化鈦(TiO2)、氧化鉿(HfO2)等，獲得了一些成果，但由于溝道遷移率和可靠性等一系列問題而遲遲難以用于實(shí)際生產(chǎn)線中。目前頗具吸引力的是一種摻入氮原子的氧化硅薄膜，它具有相對較高的介電常數(shù)、有效的硼擴(kuò)散阻擋功能及與常規(guī)CMOS工藝流程的兼容性。人們嘗試了很多種含氮氧化硅薄膜的制備方法，包括物理生長方法(O2生長一層SiO2再進(jìn)行NO/N2O后退火)、化學(xué)氣相沉積法(CVD)、遠(yuǎn)程等離子體氮化(RPN)和脫耦等離子體氮化(DPN)等。大量研究表明，氮原子在氧化硅薄膜中的分布對器件性能有至關(guān)重要的影響，目前物理生長法和CVD法得到的含氮氧化硅其中氮原子會在氧化硅與硅襯底界面層處聚集。這種結(jié)構(gòu)對器件性能并沒有顯著改善，相反它降低了溝道載流子遷移率，同時(shí)對硼原子穿透阻擋能力也很弱。RPN和DPN方法都是采用等離子體氮化的方法，將氮原子引入到氧化硅的表層，即氧化硅與多晶硅電極之間的界面層，這樣就對硼穿透起到有效阻擋作用，同時(shí)不影響溝道載流子遷移率，柵極漏電流也顯著降低。
同RPN相比，DPN具有更優(yōu)越的硅片面內(nèi)均勻性和氮濃度與分布易于控制性。然而由于DPN可以調(diào)控的參數(shù)較多，如果工藝失當(dāng)仍然達(dá)不到預(yù)期的目的。另外如果盲目采用實(shí)驗(yàn)設(shè)計(jì)法(DOE)搜索工藝窗口(Process window)，則將耗費(fèi)大量時(shí)間與成本，并且容易迷失方向。因此，在深入了解等離子體工藝特征，充分發(fā)揮設(shè)備功能，篩選出最有效的方案后，才導(dǎo)致本發(fā)明的誕生。

發(fā)明內(nèi)容
本發(fā)明提出了一種新的含氮柵介質(zhì)制備方法，目的在于降低柵極漏電流，改善溝道載流子遷移率，抑制柵極硼原子向介質(zhì)層穿透并提高器件可靠性。
本發(fā)明提出的含氮柵介質(zhì)制備方法，是在底部采用原位蒸汽產(chǎn)生法(即ISSG)，生長一層氧化硅，其厚度為10～18，然后將其移入高壓脈沖氮等離子體腔進(jìn)行氮化，完畢后進(jìn)行氮?dú)夥胀嘶稹?br> 高壓脈沖氮等離子體腔氮化，等離子體腔的氮?dú)鈮簽?0～100mTorr；所施加的高壓脈沖的脈沖占空比為20～35％；所施加的高壓脈沖的功率為300～500W；高壓脈沖氮等離子體腔氮化，氮化時(shí)間為30～60秒；氮?dú)夥胀嘶鸬耐嘶饻囟葹?000℃～1100℃，退火時(shí)間為60～100秒。
本發(fā)明是在原位蒸汽產(chǎn)生法(即ISSG)生長的10～18A左右的氧化硅上，采用脈沖高壓脫耦等離子體氮化法(Pulsed High Pressure Decoupled Plasma Nitridation)獲得含氮可控的氧化硅介質(zhì)層，后續(xù)退火也做了改進(jìn)。DPN工藝常見的方案是在硅片表面預(yù)先熱生長一層15～20A左右的氧化硅，通常是在石英爐管中或是在單片式快速熱處理爐(RTP)中進(jìn)行；然后將硅片置于10～20mTorr的低氣壓100％氮?dú)夥展β屎愣ǖ牡入x子體中處理；最后在1000～1050C的NO或N2+O2中退火15秒。
本發(fā)明采用ISSG方法預(yù)先生長一層10～18A左右的氧化硅(見圖1)，原因是ISSG是氫分子與氧分子在熱的硅表面原位化合成水蒸汽，再與硅化合形成二氧化硅的一種過程。這種方法制備的氧化硅質(zhì)地致密，體內(nèi)與界面缺陷較少，對提高器件溝道載流子遷移率有益；然后在DPN腔體中接受較高氣壓60～100mTorr、脈沖等離子體占空比為20～35％、氮化時(shí)間為30～60秒(見圖2)、脈沖功率為300～500W的氮化處理。在相同功率條件下，加大氮?dú)鈮?，等離子體密度會降低，而脈沖則使得氮等離子體呈間歇式產(chǎn)生。這樣氮離子到達(dá)硅片表面的動能也會降低，因此進(jìn)入氧化硅的氮離子子會停留在表層，濃度也更容易控制。氮化完畢后立即進(jìn)行后退火處理以修補(bǔ)等離子體造成的介質(zhì)損傷。
本發(fā)明采用一種特色后退火方法，在溫度為1000℃～1100℃，100％氮?dú)夥罩型嘶?0～100秒。常規(guī)退火方法是在1000～1050C的N2+O2或NO中退火10～15秒，這種方法的缺點(diǎn)在于會增加等效氧化層厚度，很難滿足介質(zhì)厚度按比例縮小的要求，并且活性氧原子會造成氮在氧化硅中重新分布，偏離的預(yù)期目標(biāo)。本發(fā)明的退火方案簡單易行，可以充分彌合等離子體氮化造成的損傷，同時(shí)又不增加等效氧化層厚度。
由本發(fā)明制備的柵介質(zhì)層，溝道遷移率良好，柵極漏電流得到較大幅度的控制，硼穿透現(xiàn)象被有效阻止。本發(fā)明方法可靠性好，操作性強(qiáng)。


圖1是使用ISSG方法生長薄氧化層的圖示；圖2是使用DPN方法對薄氧化層進(jìn)行等離子體氮化的圖示；圖中標(biāo)號1為硅片，2為氫氣分子，3為氧氣分子，4為反應(yīng)腔體，5為氮等離子體，6為脈沖控制電路。
具體實(shí)施例方式
本發(fā)明的實(shí)施工藝主要過程為1.在隔離以及阱注入完成后，去除犧牲氧化層，清洗；2.使用ISSG的方法在硅片表面生長一層薄的氧化硅，厚度為10或15或18A左右；3.使用DPN的方法對薄氧化層進(jìn)行氮化在DPN腔體中接受氣壓60或80或100mTorr、占空比30％的脈沖等離子體氮化，功率400W，氮化時(shí)間30或45或60秒。
4.使用快速熱處理的方法，在為1000或1100C的溫度中用100％氮?dú)夥罩型嘶?0或80或100秒。
上述工藝中，所舉的不同參數(shù)條件下均可獲得比較理想的結(jié)果。
權(quán)利要求
1.一種含氮柵介質(zhì)制備方法，其特征在于底部采用原位蒸汽產(chǎn)生法生長一層氧化硅，然后移入高壓脈沖氮等離子體腔進(jìn)行氮化，完畢后進(jìn)行氮?dú)夥胀嘶稹?br> 2.根據(jù)權(quán)利要求1所述的含氮柵介質(zhì)制備方法，其特征在于所述氧化硅層厚度為10～18A。
3.根據(jù)權(quán)利要求1所述的含氮柵介質(zhì)制備方法，其特征在于所述的高壓脈沖氮等離子體腔氮化時(shí)，等離子體腔的氮?dú)鈮簽?0～100mTorr。
4.根據(jù)權(quán)利要求1所述的含氮柵介質(zhì)制備方法，其特征在于所述的高壓脈沖氮等離子體腔氮化時(shí)，所施加的高壓脈沖的脈沖占空比為20～35％。
5.根據(jù)權(quán)利要求1所述的含氮柵介質(zhì)制備方法，其特征在于所述的高壓脈沖氮等離子體腔氮化時(shí)，所施加的高壓脈沖的功率為300～500W。
6.根據(jù)權(quán)利要求1所述的含氮柵介質(zhì)制備方法，其特征在于所述的高壓脈沖氮等離子體腔氮化時(shí)間為30～60秒。
7.根據(jù)權(quán)利要求1所述的含氮柵介質(zhì)制備方法，其特征在于所述的氮?dú)夥胀嘶?，退火溫度?000℃～1100℃。
8.根據(jù)權(quán)利要求1所述的含氮柵介質(zhì)制備方法，其特征在于所述的氮?dú)夥胀嘶?，退火時(shí)間為60～100秒。
全文摘要
本發(fā)明屬集成電路制造工藝技術(shù)領(lǐng)域。具體為一種新的柵介質(zhì)層制備方法。采用ISSG方法先制備一層薄氧化硅，再移入氮等離子體腔進(jìn)行氮化，完畢后立即進(jìn)行氮?dú)夥胀嘶稹１景l(fā)明提出一種高壓脈沖等離子體氮化技術(shù)，得到了濃度與分布可控的含氮氧化硅介質(zhì)層。實(shí)驗(yàn)證明，柵介質(zhì)層溝道遷移率良好，柵極漏電流得到較大幅度抑制，同時(shí)硼穿透現(xiàn)象也被有效阻止。本發(fā)明方法可靠性好，操作性強(qiáng)。
文檔編號H01L21/316GK1632922SQ20041009346
公開日2005年6月29日 申請日期2004年12月23日 優(yōu)先權(quán)日2004年12月23日
發(fā)明者萬星拱 申請人:上海華虹(集團(tuán))有限公司, 上海集成電路研發(fā)中心有限公司