專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體器件及其制造方法，更具體的，涉及具有在隔離層的凹陷部分形成的源極/漏極的半導體器件及其制造方法。
背景技術：
集成電路半導體器件包括具有不同特性的晶體管的組合，以滿足用戶的特定應用。晶體管通常根據(jù)其功能而具有不同的特性，并且可以在幾個結構中形成，以提供所需的特性。
作為特殊的例子，為了提供高集成度的存儲單元陣列，已經(jīng)縮小了晶體管的尺寸。隨著晶體管變得越來越小，短溝道效應(例如，亞閾值擺動或穿通(punch-through))變得越來越頻繁或成為問題。為了減少或防止耗盡區(qū)的擴大和/或通過晶體管的源極/漏極結的漏電流引起的穿通，已經(jīng)提出了在SOI(絕緣體上硅)的晶體管。
圖1示出了在SOI(絕緣體上硅)襯底上形成的常規(guī)晶體管的結構剖面圖。參考圖1，SOI襯底包括硅襯底10、在硅襯底10上埋置的氧化物14和在埋置的氧化物14上形成的SOI層16。在SOI層16上形成柵極圖形18，在柵極圖形18兩側的SOI層16中形成源極/漏極區(qū)20。如果充分控制源極/漏極區(qū)20的結深度和SOI層16的厚度，則源極/漏極區(qū)20被隔離在SOI層16中。如圖1所示，由于源極/漏極20的結與埋置的氧化物14接觸，所以能夠隔離泄漏電流路徑，并且減少或防止耗盡區(qū)擴大。另外，晶體管可以完全被埋置的氧化物14和器件隔離層隔離，可以減少甚至防止CMOS結構中閉鎖(latch-up)的出現(xiàn)。
但是，如圖1所示，在SOI襯底上形成的常規(guī)晶體管結構中，難以散發(fā)漏極電壓和電流產生的焦耳熱。此外，也難以減小在隔離的SOI層中存儲的電荷導致晶體管的閾值電壓變化的浮體效應。這些問題可以導致晶體管不能如希望的那樣工作或遭受物理損壞。
發(fā)明內容
本發(fā)明的一部分實施例提供半導體器件和制造包括襯底和在襯底中限定襯底的有源區(qū)的器件隔離層的半導體器件的方法。器件隔離層具有垂直延伸超過襯底表面的側壁的垂直突出部分。在有源區(qū)中的襯底表面上提供外延層，并延伸到器件隔離層上。外延層與器件隔離層的垂直突出部分的側壁隔開。在外延層上提供柵極圖形，在與柵極圖形相對側的外延層中提供源極/漏極區(qū)。
在本發(fā)明的另一個實施例中，襯底的有源區(qū)具有突出超過與有源區(qū)相鄰的器件隔離層的部分的上表面的側壁。
在本發(fā)明的一部分實施例中，在有源區(qū)和器件隔離層上提供源極/漏極區(qū)，從而在器件隔離層上的源極/漏極區(qū)部分的面積大于在有源區(qū)上的源極/漏極區(qū)部分的面積。在本發(fā)明的另一個實施例中，只在器件隔離層上提供源極/漏極區(qū)。也可以在有源區(qū)和器件隔離層上提供源極/漏極區(qū)，從而在器件隔離層上的源極/漏極區(qū)部分的面積小于在有源區(qū)上的源極/漏極區(qū)部分的面積。
在本發(fā)明另外的實施例中，有源區(qū)包括上部和下部。上部的寬度小于下部的寬度，從而有源區(qū)具有階梯形側壁。有源區(qū)還包括在之間提供異質結的上部和下部。器件隔離層可以延伸到有源區(qū)的下部上，到達有源區(qū)的上部的側壁。有源區(qū)上部的側壁可以突出超過靠近有源區(qū)的上部的器件隔離層的上表面。
在本發(fā)明另外的實施例中，半導體器件和半導體器件的制造方法包括具有第一和第二區(qū)的襯底，在襯底上的在第一區(qū)中定義第一有源區(qū)并具有垂直突出部分的第一器件隔離層、在襯底上的在第二區(qū)中定義第二有源區(qū)并具有垂直突出部分的第二器件隔離層、在第一有源區(qū)和第一器件隔離層上并且與第一器件隔離層的垂直突出部分的側壁分開的第一外延層、在第二有源區(qū)和第二器件隔離層上并且與第二器件隔離層的垂直突出部分的側壁分開的第二外延層、與第一區(qū)的第一外延層交叉放置的第一柵極圖形、與第二區(qū)的第二外延層交叉放置的第二柵極圖形、在與第一有源區(qū)相鄰的第一器件隔離層上與第一柵極圖形相對側的第一外延層中的第一源極和漏極區(qū)以及在與第二柵極圖形相對側的第二外延層中的第二源極和漏極區(qū)，并且延伸到第二有源區(qū)和第二器件隔離層上，與第二有源區(qū)相鄰提供。在第二有源區(qū)上的第二源極和漏極區(qū)部分的面積大于在第二器件隔離層上第二源極和漏極區(qū)部分的面積。在本發(fā)明的某些實施例中，只在第一器件隔離層上提供第一源極和漏極區(qū)。
在本發(fā)明另外的實施例中，襯底的第一和第二有源區(qū)分別具有突出超過與第一和第二有源區(qū)相鄰的第一和第二器件隔離層部分的上表面的側壁。在第一有源區(qū)和第一器件隔離層上提供第一源極和第一漏極區(qū)，從而在第一器件隔離層上的第一源極和漏極區(qū)部分的面積大于在在第一有源區(qū)上的第一源極和漏極區(qū)部分的面積。
在本發(fā)明其它的實施例中，第一和第二有源區(qū)分別包括上部和下部。上部的寬度小于下部的寬度，從而第一和第二有源區(qū)具有階梯形側壁。在上部和下部之間提供異質結。第一和第二器件隔離層可以分別延伸到第一和第二有源區(qū)的下部上，到達第一和第二有源區(qū)的上部的側壁。第一和第二有源區(qū)上部的側壁可以分別突出超過靠近第一和第二有源區(qū)的上部的第一和第二器件隔離層的上表面。
在本發(fā)明的其它實施例中，提供半導體器件和制造包括襯底和在襯底中限定襯底的有源區(qū)的器件隔離層的半導體器件的方法。器件隔離層延伸超過襯底的表面，并具有與有源區(qū)相鄰的凹陷，延伸到大于器件隔離層延伸超過襯底表面的距離的深度。在有源區(qū)中的襯底表面上提供外延層，并延伸到器件隔離層中的凹陷上，外延層與凹陷的側壁的至少一部分隔開。在外延層上提供柵極圖形。在與柵極圖形相對側的外延層中提供源極區(qū)和漏極區(qū)。
在本發(fā)明的一部分實施例中，柵極圖形與有源區(qū)具有基本相同的寬度。在本發(fā)明的另一個實施例中，在器件隔離層上的外延層的一部分中提供源極區(qū)和漏極區(qū)。在襯底的有源區(qū)上的外延層的一部分中提供源極區(qū)和漏極區(qū)部分。在有源區(qū)上的外延層的一部分中提供的源極區(qū)和漏極區(qū)部分的面積小于在器件隔離層上的外延層的一部分中提供的源極區(qū)和漏極區(qū)部分的面積。在有源區(qū)上的外延層的一部分中提供的源極區(qū)和漏極區(qū)部分的面積大于在器件隔離層上的外延層的一部分中提供的源極區(qū)和漏極區(qū)部分的面積。
在本發(fā)明的其它實施例中，有源區(qū)包括上部和下部。上部和下部可以是不同的半導體材料，并提供異質結。上部的尺寸小于下部，從而在下部的側壁與上部的側壁之間提供臺階。器件隔離層可以延伸到下部的臺階上，到達上部的側壁。源極和漏極區(qū)可以延伸到有源區(qū)的上部中。
本發(fā)明的另一個實施例中，外延層具有厚度，并且其中外延層橫向延伸到凹陷上的距離對應于外延層的厚度。
附圖簡要介紹圖1示出了常規(guī)絕緣體上硅半導體器件的剖面圖。
圖2示出了根據(jù)本發(fā)明的一部分實施例的半導體器件的剖面圖。
圖3到8示出了根據(jù)本發(fā)明的一部分實施例的半導體器件的制造方法的剖面圖。
圖9示出了根據(jù)本發(fā)明的另一些實施例的半導體器件的剖面圖。
圖10到15示出了根據(jù)本發(fā)明的另一些實施例的半導體器件的制造方法的剖面圖。
具體實施例方式
下文中參考附圖更全面地介紹本發(fā)明，其中顯示出本發(fā)明的實施例。但是，本發(fā)明不應理解為限定于這里所介紹的實施例。相反，提供這些實施例從而本公開將是徹底和完全的，并且向本領域的技術人員充分地傳達本發(fā)明的范圍。在附圖中，為了清楚起見夸大了層和區(qū)的厚度。相同的數(shù)字表示相同的元件。如在這里所用的術語“和/或”包括所列出的項目中的一個或多個中的任一個及全部組合。
這里所用的術語只是為了介紹特定的實施例，而不是要限定本發(fā)明。如在這里所用的，單數(shù)形式(“a”、“an”和“the”)也包括復數(shù)形式，除非在上下文中有其它明確的說明。還應當理解，當在本說明書中使用“包括”和/或“包含”時，是表示存在所述特征、整數(shù)、步驟、操作、元件和/或部件，但不排除存在或增加一個或多個其它特征、整數(shù)、步驟、操作、元件、部件和/或組。
應當理解，當提到例如層、區(qū)或襯底等元件在或延伸到另一個元件上時，可以直接在或延伸到另一個元件上，或者還存在插入元件。相反，當提到元件直接在或直接延伸到另一個元件上時，則不存在插入元件。還應當理解，當提到一個元件連接到另一個元件上時，可以直接連接到另一個元件上，或者存在插入元件。相反，當提到一個元件直接連接到另一個元件上時，則不存在插入元件。在本說明書中，相同的數(shù)字表示相同的元件。
應當理解，雖然在這里使用術語第一、第二等描述各種元件、部件、區(qū)、層和/或部分，但是這些元件、部件、區(qū)、層和/或部分不應當被這些術語限定。這些術語僅用來將一個元件、部件、區(qū)、層或部分與另一個區(qū)、層或部分區(qū)分開。因此，下面討論的第一元件、部件、區(qū)、層或部分可以稱為第二元件、部件、區(qū)、層或部分而不脫離本發(fā)明的宗旨。
此外，這里可以使用例如“下面”或“底部”和“上面”或“頂部”等關系術語描述一個元件與另一個元件的關系，如在圖中所示。應當理解，關系術語是要包含除圖中所示方向之外的器件的不同方向。例如，如果將圖中的器件倒轉，則原來說明在另一個器件下面的器件將會在另一個器件的上面。因此，示范性的術語“下面”根據(jù)圖的特定方向可以包括“下面”和“上面”兩種方向。同樣，如果在一個圖中的器件倒轉，則原來說明在另一個器件之下的器件將會在另一個器件之上。因此，示范性的術語“之下”包括之下和之上兩個方向。
這里，參考示意性示出本發(fā)明的理想化實施例的剖面圖介紹本發(fā)明的實施例。因此，例如，制造技術和/或公差可以導致圖示形狀的變化。因此，本發(fā)明的實施例不應當理解為限定這里所示的區(qū)域的特定形狀，而應當包括例如由于制造引起的形狀的偏離。例如顯示為矩形的蝕刻區(qū)一般具有倒角或曲線特征。因此，在圖中所示的區(qū)域實際上是示意性的，并且它們的形狀不是要顯示出器件區(qū)域的實際形狀，而且不是要限定本發(fā)明的范圍。
除非有其它定義，否則這里所用的所有術語(包括技術和科學術語)與本發(fā)明所屬領域中的技術人員通常所理解的意思相同。還應當理解，例如在通常使用的字典中定義的那些術語應當解釋為與相關領域的上下文中的意思相一致的意思，而不應當解釋為理想化或過分正式的意義，除非這里明確地這樣定義。
圖2是根據(jù)本發(fā)明的一些實施例的半導體器件的剖面圖。參考圖2，半導體器件包括第一和第二區(qū)A和B，分別提供具有不同驅動特性的晶體管。在第一區(qū)A中形成短溝道效應受到關注的晶體管。例如，區(qū)A對應于存儲器件的單元陣列區(qū)。在第二區(qū)B中，可以提供具有較大尺寸和較高驅動能力的晶體管。在第二區(qū)B中，提供焦耳熱散發(fā)和浮體效應而不是短溝道效應受到關注的晶體管。例如，可以在第二區(qū)B中形成存儲器件的高電壓或大電流驅動晶體管和/或邏輯電路的高頻和/或功率晶體管。
在半導體襯底50上形成器件隔離層54，在第一區(qū)A中限定第一有源區(qū)53a。器件隔離層54具有帶側壁54s的突出部分，并垂直延伸超過第一有源區(qū)53a的第一表面53s，還提供與第一有源區(qū)53a相鄰的凹陷。在第一有源區(qū)53a的第一表面53s上形成外延層56。外延層56具有從第一有源區(qū)53a延伸到器件隔離層54上的部分。外延層56的側壁與器件隔離層54的突出部分的側壁54s隔開距離D。在本發(fā)明的特定實施例中，距離D足夠大，從而減小和/或最小化在器件隔離層54上形成外延層56引起的應力。距離D應當足夠大，例如，考慮制造公差，以提供外延層與器件隔離層54的側壁54s之間的隔離。但是，在本發(fā)明的一些實施例中，距離D不是很大，從而顯著增加器件的總尺寸。
與外延層56交叉放置第一柵極圖形58a。在第一柵極圖形58a的兩側的外延層56中形成第一源極/漏極區(qū)60a。為了減小或者最小化由于第一源極/漏極區(qū)60a的耗盡區(qū)的擴大和結漏電流引起的穿通，在本發(fā)明的一些實施例中，第一源極/漏極區(qū)60a的下部結僅接觸器件隔離層54。因此，在本發(fā)明的一些實施例中，第一柵極圖形58a的寬度與第一有源區(qū)53a的寬度相同。
在第一源極/漏極區(qū)60a的下部結接觸有源區(qū)53a和器件隔離層54的本發(fā)明的實施例中，第一源極/漏極區(qū)60a仍然抑制由于耗盡區(qū)擴大引起的穿通。例如，如果在器件隔離層54上的第一源極/漏極區(qū)60a的部分的尺寸大于在第一有源區(qū)53a上的第一源極/漏極區(qū)60a的部分的尺寸，則仍然能夠抑制穿通。在這種情況下，可以在第一有源區(qū)53a上形成第一源極/漏極區(qū)60a的一部分，并且第一有源區(qū)53a具有延伸超過與第一有源區(qū)53a相鄰的器件隔離層54的上表面的側壁。由于在第一有源區(qū)53a的側壁上生長外延層56，所以外延層56的厚度在垂直和橫向是相同的。如果外延層56與器件隔離層54的突出部分的側壁54s接觸，則在接觸部分附近由于應力可能產生缺陷。結果，這可能在晶體管中引起泄漏電流。因此，在本發(fā)明的一些實施例中，外延層56的側壁與隔離層54的突出側壁54s間隔距離D。
仍如圖2所示，也可以在第二區(qū)B的寬有源區(qū)中形成晶體管。因此，可以在第二區(qū)B上形成具有較大電流驅動能力的晶體管。在第二區(qū)B上形成器件隔離層54，定義第二有源區(qū)53b。器件隔離層54具有垂直延伸超過第二有源區(qū)53b的第一表面53t的突出部分，還提供與第一有源區(qū)53b相鄰的凹陷。在第二有源區(qū)53b的第一表面53t上形成外延層56。外延層56具有延伸到定義第二有源區(qū)53b的器件隔離層54上的部分。外延層56的側壁與器件隔離層54的垂直突出部分的垂直側壁54s隔開距離D。在本發(fā)明的特定實施例中，距離D足夠大，從而減小和/或最小化在器件隔離層54上形成外延層56引起的應力。在外延層56上形成第二柵極圖形58b，并且在第二柵極圖形58b的兩側的外延層56中形成第二源極/漏極區(qū)60b。
為了有效散發(fā)在工作的晶體管中產生的焦耳熱，在本發(fā)明的一些實施例中，第二有源區(qū)53b比晶體管的溝道寬。因此，在本發(fā)明的一些實施例中，第二有源區(qū)53b的尺寸大于第二柵極圖形58b的尺寸。此外，可以在第二有源區(qū)53b中形成第二源極/漏極區(qū)60b。
圖3到8示出了根據(jù)本發(fā)明的一些實施例制造半導體器件的剖面圖。參考圖3，分別在襯底50的第一和第二區(qū)A和B上形成第一和第二掩模圖形52a和52b。第一和第二掩模圖形52a和52b可以包括氮化硅。
參考圖4，用第一和第二掩模圖形52a和52b作為蝕刻掩模，形成在第一和第二區(qū)A和B上分別定義第一和第二有源區(qū)53a和53b的溝槽。在溝槽中形成絕緣層，從而在第一和第二區(qū)A和B中形成器件隔離層54。并且在一些實施例中，可以形成器件隔離層54，填充溝槽。在一些實施例中，在溝槽的內壁上形成熱氧化物和氮化硅襯里之后形成器件隔離層54。器件隔離層54具有與第一和第二掩模圖形52a和52b接觸的上部側壁。
參考圖5，去掉第一和第二掩模圖形52a和52b。器件隔離層54可以具有從襯底50的上表面突出的上部側壁54s。在犧牲氧化工藝或清潔工藝期間器件隔離層54的上部側壁54s可能橫向凹陷。
參考圖6，器件隔離層54s凹陷，從而局部暴露出第一和第二有源區(qū)53a和53b的側壁的一部分?？梢允褂酶飨蛲晕g刻工藝使器件隔離層54凹陷。突出的側壁54s橫向凹陷，以提供有源區(qū)的邊界與器件隔離層的突出側壁54之間的間隔。
參考圖7，使用選擇性外延生長方法在第一和第二有源區(qū)53a和53b上形成外延層56。外延層56在第一和第二有源區(qū)53a和53b上向上和橫向生長。外延層56橫向延伸到與有源區(qū)53a和53b相鄰的隔離層54的上部。由此，外延層56沿器件隔離層54的突出側壁54s的方向生長。如果外延層56的生長界面與器件隔離層54的突出側壁54s接觸，則由于壓縮應力會引起缺陷。因此，在本發(fā)明的一些實施例中，例如，外延層與突出側壁54s隔開，例如，在器件隔離層54的突出側壁54s與外延層56之間提供距離D。
在一些實施例中，外延層延伸到隔離層上的部分的尺寸與外延層總尺寸的比是有源區(qū)尺寸的倒數(shù)。因此，在定義第一和第二有源區(qū)53a和53b的位置時應到考慮所需的晶體管的特性以及由此所需的尺寸。換句話說，在形成要求抑制短溝道效應的晶體管的區(qū)域中定義小尺寸的有源區(qū)。在形成要求焦耳熱散發(fā)和抑制浮體效應的晶體管的區(qū)域中定義大尺寸的有源區(qū)。
參考圖8，形成與第一區(qū)A的外延層56交叉的第一柵極圖形58a，形成與第二區(qū)B的外延層56交叉的第二柵極圖形58b。在一些實施例中，第一柵極圖形58a的寬度大于等于第一有源區(qū)53a的寬度。第二柵極圖形58b的寬度小于第二有源區(qū)53b的寬度。柵極圖形的寬度與晶體管的特性密切相關。因此，第一有源區(qū)53a可以定義得比第一柵極圖形58a窄，第二有源區(qū)53b可以定義得比第二柵極圖形58b寬。
雜質注入在第一和第二柵極圖形58a和58b兩側的外延層56中，形成第一和第二源極/漏極區(qū)(參看圖2中的60a和60b)。在本發(fā)明的一些實施例中，為了抑制短溝道效應，第一源極/漏極(參看圖2中的60a)的下部結只接觸器件隔離層54，和/或在器件隔離層54上的第一源極/漏極的區(qū)域比第一有源區(qū)53a上的第一源極/漏極的區(qū)域寬。另外，在一些實施例中，為了改善焦耳熱發(fā)散和抑制浮體效應，在第二有源區(qū)53b上的第二源極/漏極的上部區(qū)域比在器件隔離層54上的第二源極/漏極的區(qū)域寬(參看圖2中的60b)。
晶體管的工作特性一般依賴于源極/漏極區(qū)的尺寸以及柵極圖形的寬度和長度。因此，從源極/漏極區(qū)的尺寸以及柵極圖形的寬度和長度來看，可以定義第一和第二有源區(qū)53a和53b的尺寸以及延伸到器件隔離層54上的外延層56的尺寸。結果，能夠分別控制在器件隔離層54上的第一和第二源極/漏極區(qū)的比(參看圖2中的60a和60b)。
圖9是根據(jù)本發(fā)明其它實施例的半導體器件的剖面圖。參考圖9，根據(jù)本發(fā)明其它實施例的半導體器件可以包括第一和第二區(qū)A和B，分別形成具有不同驅動特性的晶體管。在第一區(qū)A中，形成可能受到短溝道效應影響的晶體管。例如，存儲器件的單元陣列區(qū)可以對應于第一區(qū)A。在第二區(qū)B中，可以形成具有較高驅動能力的晶體管。在這種情況下，晶體管可能受到焦耳熱散發(fā)和浮體效應而不是短溝道效應的影響。例如，可以在第二區(qū)B中形成存儲器件的高電壓或大電流驅動晶體管或邏輯電路的高頻或功率晶體管。
在半導體襯底70上形成器件隔離層74，分別在第一區(qū)和第二區(qū)A和B中限定第一有源區(qū)73a和第二有源區(qū)73b。第一和第二有源區(qū)73a和73b具有階梯形側壁，上部的寬度比下部的寬度窄。如果第一和第二有源區(qū)73a和73b的上部和下部用不同的半導體形成，則可以在不同半導體制造工藝中形成階梯形側壁。例如，第一和第二有源區(qū)73a和73b的下部可以是硅襯底70，而第一和第二有源區(qū)73a和73b的上部可以是硅-鍺71。因此，第一和第二有源區(qū)73a和73b分為具有異質結的上部和下部。
器件隔離層74具有垂直延伸超過第一和第二有源區(qū)73a和73b的上表面的突出部分，還提供與第一和第二有源區(qū)73a和73b相鄰的凹陷。器件隔離層74的側壁沿有源區(qū)的側壁延伸，并且與各個有源區(qū)73a和73b的上部側壁71s接觸。在第一和第二有源區(qū)73a和73b上形成外延層76。外延層76具有延伸到相鄰的器件隔離層74的上部上的部分。在第一和第二區(qū)A和B上與各個外延層76交叉放置第一和第二柵極圖形78a和78b。在第一柵極圖形78a的兩側的外延層76中形成第一源極/漏極區(qū)80a，并且在第二柵極圖形78b的兩側的外延層76中形成第二源極/漏極區(qū)80b。
為了減小或者最小化第一源極/漏極區(qū)80a的結漏電流和耗盡區(qū)的擴大引起的穿通，在本發(fā)明的一些實施例中，第一源極/漏極區(qū)80a的下部結僅接觸器件隔離層74。因此，第一柵極圖形78a的寬度大于等于第一有源區(qū)73a的寬度。但是，在第一源極/漏極區(qū)80a的下部結不僅接觸器件隔離層74的本發(fā)明的一些實施例中，通過使第一源極/漏極區(qū)80a在器件隔離層74上的部分的尺寸大于第一源極/漏極區(qū)80a在第一有源區(qū)73a上的部分的尺寸，第一源極/漏極區(qū)80a可以完全抑制由于耗盡區(qū)的擴大和漏電流引起的穿通。在這種情況下，可以在第一有源區(qū)73a的半導體層71中形成第一源極/漏極區(qū)80a的一部分。
為了有效地發(fā)散在工作中的晶體管中產生的焦耳熱，在本發(fā)明的一些實施例中，第二有源區(qū)73b比晶體管的溝道寬。因此，第二有源區(qū)73b的尺寸大于第二源極/漏極區(qū)80b的尺寸。可以在第二有源區(qū)73b的半導體層71中形成第二源極/漏極區(qū)80b的一部分。
第一和第二有源區(qū)73a和73b具有從相鄰的器件隔離層74中突出的的上部側壁。由于在突出側壁上生長外延層76，所以在垂直和橫向具有相同的厚度。如果外延層76與器件隔離層的垂直突出側壁接觸，則在接觸部分附近由于應力可能產生缺陷。結果，這可能在晶體管中引起泄漏電流。因此，在本發(fā)明的一些實施例中，外延層76的側壁與相鄰的隔離層74的垂直突出側壁間隔距離D’。
圖10到15示出了根據(jù)本發(fā)明的其它實施例的半導體器件的制造方法的剖面圖。參考圖10，形成相對于襯底70具有蝕刻選擇性的半導體層71。在襯底70上限定第一和第二區(qū)A和B。在半導體層71上形成第一和第二掩模圖形72a和72b。第一和第二掩模圖形72a和72b可以包括氮化硅。半導體襯底70可以是硅襯底。半導體層71相對于硅具有蝕刻選擇性，并且可以由例如硅-鍺形成。在各向同性或各向異性蝕刻工藝中，硅-鍺與硅相比具有更高的蝕刻速度。
參考圖11，用第一和第二掩模圖形72a和72b作為蝕刻掩模，形成在第一和第二區(qū)A和B上分別定義第一和第二有源區(qū)73a和73b的溝槽。當形成溝槽時，側壁71s凹陷。結果，在第一和第二掩模圖形72a和72b的下面具有下切(under-cut)區(qū)。因此，第一和第二有源區(qū)73a和73b分為上部和下部，并在襯底70與半導體層71之間的異質結處具有階梯形側壁。在一些實施例中，在溝槽中提供絕緣層，并填充溝槽，在第一和第二區(qū)A和B上形成器件隔離層74。在溝槽中形成熱氧化物層和氮化硅襯里之后，通過用絕緣層填充溝槽形成器件隔離層74。在一些實施例中，器件隔離層74延伸進入并填充位于第一和第二掩模圖形72a和72b下面的下切區(qū)。結果，器件隔離層74具有形狀沿掩模圖形72a和72b和有源區(qū)73a和73b的上部側壁的上部側壁。
參考圖12，去掉第一和第二掩模圖形72a和72b。器件隔離層74的上部側壁74s可以從半導體層71中突出。通過犧牲氧化工藝和/或清潔工藝，器件隔離層74的上部側壁74s可以橫向凹陷。由于在第一和第二掩模圖形72a和72b下面形成下切區(qū)，所以器件隔離層74的上部可以分為對應于延伸到下切中的部分的水平部分和對應于垂直突出部分的垂直部分。
參考圖13，通過凹陷器件隔離層74，進一步暴露出第一和第二有源區(qū)73a和73b的側壁的一部分?？梢允褂酶飨蛲晕g刻工藝使器件隔離層74凹陷。突出的側壁74s橫向凹陷，從而提供有源區(qū)73a和73b的邊界與器件隔離層74的突出側壁74s之間提供預定的距離。
參考圖14，使用選擇性外延生長方法在第一和第二有源區(qū)73a和73b上生長外延層76。外延層76可以在第一和第二有源區(qū)73a和73b上向上和橫向生長。外延層76橫向延伸到相鄰的器件隔離層74的上部。如果外延層的生長部分與器件隔離層的垂直突出側壁74s接觸，則由于壓縮應力會產生缺陷。因此，在本發(fā)明的一些實施例中，器件隔離層74的垂直突出部分的側壁74s與外延層76之間間隔距離D’。
在本發(fā)明的特定實施例中，距離D’足夠大，從而減小和/或最小化在器件隔離層74上形成外延層76引起的應力。距離D’應當足夠大，例如，考慮制造公差，以提供外延層與器件隔離層74的側壁74s之間的隔離。但是，在本發(fā)明的一些實施例中，距離D’不是很大，從而顯著增加器件的總尺寸。
在一些實施例中，外延層延伸到隔離層上的部分的尺寸與外延層總尺寸之比是有源區(qū)尺寸的倒數(shù)。因此，在定義第一和第二有源區(qū)73a和73b的位置時應到考慮所需的晶體管的特性以及由此所需的尺寸。換句話說，在形成要求抑制短溝道效應的晶體管的區(qū)域中定義小尺寸的有源區(qū)。在形成要求焦耳熱散發(fā)和抑制浮體效應的晶體管的區(qū)域中定義大尺寸的有源區(qū)。
參考圖15，形成與第一區(qū)A的外延層76交叉的第一柵極圖形78a，形成與第二區(qū)B的外延層76交叉的第二柵極圖形78b。在本發(fā)明一些實施例中，第一柵極圖形78a的寬度大于等于第一有源區(qū)73a的寬度。第二柵極圖形78b的寬度小于第二有源區(qū)73b的寬度。柵極圖形78a和78b的寬度與晶體管的特性密切相關。因此，為了提供所需的晶體管特性，可以制定柵極圖形78a和78b的寬度，并且第一有源區(qū)73a可以定義得比第一柵極圖形78a窄，第二有源區(qū)73b可以定義得比第二柵極圖形78b寬。
雜質注入到與第一和第二柵極圖形78a和78b相鄰的外延層76中，形成第一和第二源極/漏極(參看圖9中的80a和80b)。在本發(fā)明的一些實施例中，為了抑制短溝道效應，第一源極/漏極(參看圖9中的80a)的下部結只接觸器件隔離層74，或接觸比與第一有源區(qū)73a上部區(qū)域接觸的第一源極/漏極的部分寬的器件隔離層74上的區(qū)域的第一源極/漏極的部分。另外，在本發(fā)明的一些實施例中，為了改善焦耳熱發(fā)散和/或抑制浮體效應，接觸第二有源區(qū)73b的上部區(qū)域的第二源極/漏極的部分比與器件隔離層74接觸的第二源極/漏極的部分寬(參看圖9中的80b)。
晶體管的工作特性依賴于源極/漏極的尺寸以及柵極圖形的寬度和長度。因此，為了提供具有所需特性的晶體管，可以確定源極/漏極的尺寸以及柵極圖形的寬度和長度，定義第一和第二有源區(qū)73a和73b的尺寸以及到器件隔離層74上的外延層76的范圍，以提供這種尺寸。結果，能夠分別控制在器件隔離層74上的第一和第二源極/漏極部分(參看圖9中的80a和80b)與第一和第二源極/漏極的總尺寸之比，從而提供具有所需特性的晶體管。
如上所述，在本發(fā)明的一些實施例中，外延層延伸到有源區(qū)上的器件隔離層的上部。在器件隔離層上的外延層上形成源極/漏極區(qū)。結果，在本發(fā)明的一些實施例中，能夠減小或抑制短溝道效應。此外，根據(jù)本發(fā)明的一些實施例，在具有大電流驅動能力的晶體管中，可以改善焦耳熱發(fā)散，并且減小或抑制浮體效應。在需要抑制短溝道效應的晶體管中，能夠同時抑制短溝道效應以及焦耳熱發(fā)散和/或浮體效應。
此外，根據(jù)晶體管的尺寸，可以完全控制抑制短溝道效應、改善焦耳熱發(fā)散和浮體效應。外延層的尺寸與在器件隔離層上的外延層部分的比可以與有源區(qū)的寬度成反比。因此，能夠在具有大電流驅動能力的晶體管中抑制短溝道效應、改善焦耳熱發(fā)散和/或抑制浮體效應。
雖然參考兩個不同尺寸的有源區(qū)介紹了本發(fā)明的實施例，但是正如本領域的普通技術人員所理解的，可以單獨提供不同尺寸的有源區(qū)的每一個或者具有其它尺寸的有源區(qū)。因此，本發(fā)明的實施例可以提供如圖1到15所示器件的組合和/或子組合。
在附圖和說明書中，公開了本發(fā)明的實施例，雖然采用了特殊術語，但是僅用他們的普通和描述性的意思，而不用作限定的目的，本發(fā)明的范圍由下面的權利要求書闡述。
權利要求
1.一種半導體器件包括襯底；在襯底中限定襯底的有源區(qū)的器件隔離層，器件隔離層具有垂直延伸超過襯底表面的側壁的垂直突出部分；在有源區(qū)中的襯底表面上的外延層，并延伸到器件隔離層上，外延層與垂直突出部分的側壁隔開；在外延層上的柵極圖形；以及在與柵極圖形相對側的外延層中的源極/漏極區(qū)。
2.根據(jù)權利要求1的半導體器件，其中襯底的有源區(qū)具有突出超過與有源區(qū)相鄰的器件隔離層的側壁。
3.根據(jù)權利要求1的半導體器件，其中在有源區(qū)和器件隔離層上的外延層中提供源極/漏極區(qū)，并且其中在器件隔離層上的源極/漏極區(qū)部分的面積大于在有源區(qū)上的源極/漏極區(qū)部分的面積。
4.根據(jù)權利要求1的半導體器件，其中有源區(qū)包括上部和下部，上部的寬度小于下部的寬度，從而有源區(qū)具有階梯形側壁。
5.根據(jù)權利要求1的半導體器件，其中有源區(qū)包括在之間提供異質結的上部和下部。
6.根據(jù)權利要求5的半導體器件，其中上部的寬度小于下部的寬度。
7.根據(jù)權利要求5的半導體器件，其中器件隔離層延伸到有源區(qū)的下部上，到達有源區(qū)的上部的側壁。
8.根據(jù)權利要求7的半導體器件，其中有源區(qū)上部的側壁突出超過靠近有源區(qū)的上部的器件隔離層的上表面。
9.根據(jù)權利要求1的半導體器件，其中只在器件隔離層上的外延層中提供源極/漏極區(qū)。
10.根據(jù)權利要求1的半導體器件，其中在有源區(qū)和器件隔離層上提供源極/漏極區(qū)，并且其中在器件隔離層上的源極/漏極區(qū)部分的面積小于在有源區(qū)上的源極/漏極區(qū)部分的面積。
11.一種半導體器件，包括具有第一和第二區(qū)的襯底；在襯底上的第一區(qū)中定義第一有源區(qū)并具有垂直突出部分的第一器件隔離層；在襯底上的第二區(qū)中定義第二有源區(qū)并具有垂直突出部分的第二器件隔離層；在第一有源區(qū)和第一器件隔離層上并且與第一器件隔離層的垂直突出部分的側壁分開的第一外延層；在第二有源區(qū)和第二器件隔離層上并且與第一器件隔離層的垂直突出部分的側壁分開的第二外延層；與第一區(qū)的第一外延層交叉放置的第一柵極圖形；與第二區(qū)的第二外延層交叉放置的第二柵極圖形；在與第一有源區(qū)相鄰的第一器件隔離層上與第一柵極圖形相對側的第一外延層中的第一源極和漏極區(qū)；以及在與第二柵極圖形相對側的第二外延層中的第二源極和漏極區(qū)，并且延伸到與第二有源區(qū)相鄰的第二有源區(qū)和第二器件隔離層上，其中在第二有源區(qū)上的第二源極和漏極區(qū)部分的面積大于在第二器件隔離層上的第二源極和漏極區(qū)部分的面積。
12.根據(jù)權利要求11的半導體器件，其中襯底的第一和第二有源區(qū)分別具有突出超過與第一和第二有源區(qū)相鄰的第一和第二器件隔離層的側壁。
13.根據(jù)權利要求11的半導體器件，其中在第一有源區(qū)和第一器件隔離層上提供第一源極和第一漏極區(qū)，并且其中在第一器件隔離層上的第一源極和漏極區(qū)部分的面積大于在在第一有源區(qū)上的第一源極和漏極區(qū)部分的面積。
14.根據(jù)權利要求11的半導體器件，其中第一和第二有源區(qū)分別包括上部和下部，其中上部的寬度小于下部的寬度，從而第一和第二有源區(qū)具有階梯形的側壁。
15.根據(jù)權利要求11的半導體器件，其中第一和第二有源區(qū)分別包括在之間提供異質結的上部和下部。
16.根據(jù)權利要求15的半導體器件，其中上部的寬度小于下部的寬度。
17.根據(jù)權利要求15的半導體器件，其中第一和第二器件隔離層分別延伸到第一和第二有源區(qū)的下部上，到達第一和第二有源區(qū)的上部的側壁。
18.根據(jù)權利要求17的半導體器件，其中第一和第二有源區(qū)上部的側壁分別突出超過靠近第一和第二有源區(qū)的上部的第一和第二器件隔離層的上表面。
19.根據(jù)權利要求11的半導體器件，其中只在第一器件隔離層上的第一外延層中提供第一源極和漏極區(qū)。
20.一種半導體器件，包括襯底；在襯底中限定襯底的有源區(qū)的器件隔離層，器件隔離層延伸超過襯底的表面，并具有與有源區(qū)相鄰的凹陷，延伸到大于器件隔離層延伸超過襯底表面的距離的深度；在有源區(qū)中的襯底表面上的外延層，并延伸到器件隔離層中的凹陷上，外延層與凹陷的側壁的至少一部分隔開；在外延層上的柵極圖形；以及在與柵極圖形相對側的外延層中的源極區(qū)和漏極區(qū)。
21.根據(jù)權利要求20的半導體器件，其中柵極圖形與有源區(qū)具有基本相同的寬度。
22.根據(jù)權利要求20的半導體器件，其中在器件隔離層上的外延層部分中提供源極區(qū)和漏極區(qū)。
23.根據(jù)權利要求22的半導體器件，其中在器件隔離層上的外延層部分中僅提供源極和漏極區(qū)。
24.根據(jù)權利要求22的半導體器件，其中在襯底的有源區(qū)上的外延層部分中也提供源極區(qū)和漏極區(qū)部分。
25.根據(jù)權利要求24的半導體器件，其中在有源區(qū)上的外延層部分中提供的源極區(qū)和漏極區(qū)部分的面積小于在器件隔離層上的外延層部分中提供的源極區(qū)和漏極區(qū)部分的面積。
26.根據(jù)權利要求24的半導體器件，其中在有源區(qū)上的外延層部分中提供的源極區(qū)和漏極區(qū)部分的面積大于在器件隔離層上的外延層部分中提供的源極區(qū)和漏極區(qū)部分的面積。
27.根據(jù)權利要求20的半導體器件，其中有源區(qū)包括上部和下部。
28.根據(jù)權利要求27的半導體器件，其中上部和下部為不同的半導體材料，并提供異質結。
29.根據(jù)權利要求27的半導體器件，其中上部的尺寸小于下部，從而在下部的側壁與上部的側壁之間提供臺階，并且其中器件隔離層延伸到下部的臺階上，到達上部的側壁。
30.根據(jù)權利要求27的半導體器件，其中源極和漏極區(qū)延伸到有源區(qū)的上部中。
31.根據(jù)權利要求20的半導體器件，其中外延層具有厚度，并且其中外延層橫向延伸到凹陷上的距離對應于外延層的厚度。
32.一種制造半導體器件的方法，包括在襯底上形成掩模圖形；用掩模圖形作為蝕刻掩模構圖襯底，形成定義有源區(qū)的溝槽；在溝槽中形成絕緣層，以提供器件隔離層，其中器件隔離層具有與掩模圖形接觸的上部側壁；去掉掩模圖形，暴露出器件隔離層的上部側壁；橫向凹陷器件隔離層的上部側壁；在有源區(qū)上形成外延層，其中所形成的外延層延伸到器件隔離層上，并且與器件隔離層凹陷的上部側壁間隔開；在外延層上形成柵極圖形；以及在柵極圖形兩側的外延層中注入雜質離子，形成源極和漏極區(qū)。
33.根據(jù)權利要求32的方法，還包括垂直凹陷器件隔離層的一部分，以暴露出有源區(qū)的上部側壁的一部分；并且其中在有源區(qū)的上表面和上部側壁的暴露部分上形成外延層。
34.根據(jù)權利要求32的方法，其中形成外延層以為器件隔離層上的源極和漏極區(qū)部分提供比在有源區(qū)上的源極和漏極區(qū)部分更大的面積。
35.根據(jù)權利要求32的方法，其中形成溝槽，從而在掩模圖形下的有源區(qū)的上部側壁橫向凹陷，形成下切區(qū)，并且其中所形成的絕緣層延伸到下切區(qū)中。
36.根據(jù)權利要求32的方法，其中形成外延層以為器件隔離層上的源極和漏極區(qū)部分提供比在有源區(qū)上的源極和漏極區(qū)部分更小的面積。
37.一種制造半導體器件的方法，包括在硅襯底上形成硅-鍺層；在硅-鍺層上形成掩模圖形；隨后用掩模圖形作為蝕刻掩模，構圖硅-鍺層和硅襯底的一部分，形成定義有源區(qū)的溝槽，其中硅-鍺層橫向凹陷，在掩模圖形下面形成下切區(qū)；在溝槽中形成絕緣層，以形成具有與掩模圖形接觸的上部側壁的器件隔離層；去掉掩模圖形，暴露出器件隔離層的上部側壁；橫向凹陷器件隔離層的上部側壁；在有源區(qū)上形成外延層，并延伸到器件隔離層上，外延層與器件隔離層凹陷的上部側壁間隔開；與外延層交叉形成柵極圖形；以及在柵極圖形兩側的外延層中注入雜質離子，形成源極和漏極區(qū)。
38.根據(jù)權利要求37的方法，還包括垂直凹陷器件隔離層的一部分，以暴露出有源區(qū)的上部側壁的一部分；并且其中在有源區(qū)的上表面和暴露的上部側壁上形成外延層。
39.根據(jù)權利要求37的方法，其中形成外延層以為器件隔離層上的源極和漏極區(qū)部分提供比在有源區(qū)上的源極和漏極區(qū)部分更大的面積。
40.根據(jù)權利要求37的方法，其中形成外延層以為器件隔離層上的源極和漏極區(qū)部分提供比在有源區(qū)上的源極和漏極區(qū)部分更小的面積。
41.一種制造半導體器件的方法，包括分別在襯底的第一和第二區(qū)上形成第一和第二掩模圖形；用第一和第二掩模圖形作為蝕刻掩模構圖襯底，在第一和第二區(qū)上分別形成定義第一和第二有源區(qū)的溝槽；在溝槽中形成絕緣層，以提供第一和第二器件隔離層，其中每個器件隔離層分別具有與第一和第二掩模圖形接觸的上部側壁；去掉第一和第二掩模圖形，暴露出第一和第二器件隔離層的上部側壁；橫向凹陷第一和第二器件隔離層的上部側壁；在第一有源區(qū)和第一器件隔離層上形成第一外延層，并且與第一器件隔離層凹陷的上部側壁間隔開；在第二有源區(qū)和第二器件隔離層上形成第二外延層，并且與第二器件隔離層凹陷的上部側壁間隔開；形成與第一外延層交叉的第一柵極圖形；形成與第二外延層交叉的第二柵極圖形；以及在第一外延層中注入雜質離子，在與第一有源區(qū)相鄰的第一器件隔離層上的第一柵極圖形的相對側的第一外延層中提供第一源極和漏極區(qū)；以及在第二外延層中注入雜質離子，在第二柵極圖形相對側的第二外延層中提供第二源極和漏極區(qū)，并且延伸到與第二有源區(qū)相鄰的第二有源區(qū)和第二器件隔離層上，其中在第二有源區(qū)上的第二源極和漏極區(qū)部分的面積大于在第二器件隔離層上的第二源極和漏極區(qū)部分的面積。
42.根據(jù)權利要求41的方法，其中在第一有源區(qū)和第一器件隔離區(qū)上提供第一源極和第一漏極區(qū)，并且其中在第一器件隔離層上的第一源極和漏極區(qū)部分的面積大于在第一有源區(qū)上的第一源極和漏極區(qū)部分的面積。
43.根據(jù)權利要求41的方法，其中在第一器件隔離層上的第一外延層部分中僅提供第一源極和第一漏極區(qū)。
44.根據(jù)權利要求41的方法，還包括垂直凹陷第一和第二器件隔離層的一部分，以暴露出第一和第二有源區(qū)的上部側壁的一部分；并且其中在有源區(qū)的上表面和上部側壁的暴露部分上形成第一和第二外延層。
45.根據(jù)權利要求41的方法，其中形成溝槽，從而在第一和第二有源區(qū)的上部側壁形成下切區(qū)，在第一和第二掩模圖形下提供橫向凹陷，并且其中所形成的第一和第二器件隔離層延伸到下切區(qū)中。
46.一種制造半導體器件的方法，包括以下步驟在硅襯底上形成硅-鍺層；在形成硅-鍺層的襯底的第一和第二區(qū)上分別形成第一和第二掩模圖形；用第一和第二掩模圖形作為蝕刻掩模，構圖硅-鍺層和硅襯底，形成定義第一和第二有源區(qū)的溝槽，其中硅-鍺層橫向凹陷，在第一和第二掩模圖形下面形成下切區(qū)；在溝槽中形成絕緣層，以形成具有分別與第一和第二掩模圖形接觸的上部側壁的第一和第二器件隔離層；去掉第一和第二掩模圖形，暴露出第一和第二器件隔離層的上部側壁；橫向凹陷第一和第二器件隔離層的上部側壁；在第一有源區(qū)和第一器件隔離層上形成第一外延層，并與第一器件隔離層凹陷的上部側壁間隔開；在第二有源區(qū)和第二器件隔離層上形成第二外延層，并與第二器件隔離層凹陷的上部側壁間隔開；與第一外延層交叉形成第一柵極圖形；與第二外延層交叉形成第二柵極圖形；以及在第一外延層中注入雜質離子，在與第一有源區(qū)相鄰的第一器件隔離層上的第一柵極圖形的相對側的第一外延層中提供第一源極和漏極區(qū)；以及在第二外延層中注入雜質離子，在第二柵極圖形相對側的第二外延層中提供第二源極和漏極區(qū)，并且延伸到與第二有源區(qū)相鄰的第二有源區(qū)和第二器件隔離層上，其中在第二有源區(qū)上的第二源極和漏極區(qū)部分的面積大于在第二器件隔離層上的第二源極和漏極區(qū)部分的面積。
47.根據(jù)權利要求46的方法，其中在第一有源區(qū)和第一器件隔離區(qū)上提供第一源極和第一漏極區(qū)，并且其中在第一器件隔離層上的第一源極和漏極區(qū)部分的面積大于在第一有源區(qū)上的第一源極和漏極區(qū)部分的面積。
48.根據(jù)權利要求46的方法，其中在第一器件隔離層上的第一外延層部分中僅提供第一源極和第一漏極區(qū)。
49.根據(jù)權利要求46的方法，還包括垂直凹陷第一和第二器件隔離層的一部分，以暴露出第一和第二有源區(qū)的上部側壁的一部分；并且其中在第一和第二有源區(qū)的上表面和上部側壁的暴露部分上形成第一和第二外延層。
50.一種半導體器件的制造方法，包括在限定襯底的有源區(qū)的襯底中形成器件隔離層，器件隔離層延伸超過襯底的表面，并具有與有源區(qū)相鄰的凹陷，延伸到大于器件隔離層延伸超過襯底表面的距離的深度；在有源區(qū)中的襯底表面上形成外延層，并延伸到器件隔離層中的凹陷上，外延層與凹陷的側壁的至少一部分隔開；在外延層上形成柵極圖形；以及在與柵極圖形相對側的外延層中形成源極區(qū)和漏極區(qū)。
51.根據(jù)權利要求50的方法，其中柵極圖形與有源區(qū)具有基本相同的寬度。
52.根據(jù)權利要求50的方法，其中在器件隔離層上的外延層部分中形成源極區(qū)和漏極區(qū)。
53.根據(jù)權利要求52的方法，其中在器件隔離層上的外延層部分中僅形成源極和漏極區(qū)。
54.根據(jù)權利要求52的方法，其中在襯底的有源區(qū)上的外延層部分中也形成源極區(qū)和漏極區(qū)部分。
55.根據(jù)權利要求54的方法，其中在有源區(qū)上的外延層部分中形成的源極區(qū)和漏極區(qū)部分的面積小于在器件隔離層上的外延層部分中形成的源極區(qū)和漏極區(qū)部分的面積。
56.根據(jù)權利要求54的方法，其中在有源區(qū)上的外延層部分中形成的源極區(qū)和漏極區(qū)部分的面積大于在器件隔離層上的外延層部分中形成的源極區(qū)和漏極區(qū)部分的面積。
57.根據(jù)權利要求50的方法，其中有源區(qū)包括上部和下部。
58.根據(jù)權利要求57的方法，其中上部和下部為不同的半導體材料，并提供異質結。
59.根據(jù)權利要求57的方法，其中上部的尺寸小于下部，從而在下部的側壁與上部的側壁之間提供臺階，并且其中器件隔離層延伸到下部的臺階上，到達上部的側壁。
60.根據(jù)權利要求57的方法，其中所形成的源極和漏極區(qū)延伸到有源區(qū)的上部中。
61.根據(jù)權利要求50的方法，其中外延層具有厚度，并且其中外延層橫向延伸到凹陷上的距離對應于外延層的厚度。
全文摘要
提供半導體器件和制造包括襯底和在襯底中限定襯底的有源區(qū)的器件隔離層的半導體器件的方法。器件隔離層具有垂直延伸超過襯底表面的側壁的垂直突出部分。在有源區(qū)中的襯底表面上提供外延層，并延伸到器件隔離層上。外延層與器件隔離層的垂直突出部分的側壁隔開。在外延層上提供柵極圖形，在與柵極圖形相對側的外延層中提供源極/漏極區(qū)。
文檔編號H01L21/70GK1630095SQ20041009460
公開日2005年6月22日 申請日期2004年11月16日 優(yōu)先權日2003年11月17日
發(fā)明者林勛, 鄭舜文, 趙源錫 申請人:三星電子株式會社