專利名稱：電氣硅熔絲組件的使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電氣硅熔絲(e-fuse)的使用方法，特別涉及一種以多階脈沖電壓(multi-level pulse voltage)燒斷電氣硅熔絲的方法。
背景技術(shù)：
隨著半導(dǎo)體內(nèi)存組件集成度的增加，相對(duì)地，產(chǎn)品的良率即可能下降。這是由于半導(dǎo)體制造步驟的復(fù)雜化以及困難度提高，在工藝步驟或者后段封裝過程中難免由于微粒等污染因素的導(dǎo)入使組件產(chǎn)生缺陷。而為了提升良率，現(xiàn)有技藝是以一種稱為冗余電路(redundancy circuit)的方法來取得想要的半導(dǎo)體內(nèi)存組件的良率。
前述的冗余電路中包括有多個(gè)多晶硅熔絲(poly-fuse)，假如經(jīng)測(cè)試主要存儲(chǔ)器陣列后發(fā)現(xiàn)有缺陷存儲(chǔ)器，即可藉由燒斷冗余電路中相對(duì)應(yīng)的多晶硅熔絲，并以多余的存儲(chǔ)器來取代有缺陷存儲(chǔ)器，藉此修補(bǔ)該半導(dǎo)體內(nèi)存組件。現(xiàn)有技藝燒斷硅熔絲的方法可以用激光進(jìn)行，而利用電氣方式燒斷多晶硅熔絲者又被稱為電氣硅熔絲(e-fuse)。
現(xiàn)有電氣硅熔絲包括有一多晶硅熔絲以及一晶體管串接該多晶硅熔絲。該晶體管包括一柵極，其設(shè)于一通道區(qū)上，以及設(shè)置于柵極兩側(cè)的漏極/源極區(qū)。一般，柵極包含有多晶硅層、硅化金屬(silicide)層以及氮化硅蓋層。多晶硅熔絲與晶體管的柵極結(jié)構(gòu)相同，亦即由多晶硅層、硅化金屬層以及氮化硅蓋層堆棧而成。多晶硅熔絲一般呈細(xì)長條狀圖案，其一端外接一源極電壓，其另一端則電連接于晶體管的漏極/源極區(qū)，而晶體管的另一漏極/源極區(qū)則通常為接地(GND)。晶體管的柵極是接至柵極電壓(Vg)，并藉由控制柵極電壓，可使一高電流在短時(shí)間內(nèi)通過多晶硅熔絲，藉此燒斷多晶硅熔絲。
然而，現(xiàn)有技藝以電氣燒斷多晶硅熔絲的方法十分難以控制，因此造成修補(bǔ)良率(repair yield)的下降。請(qǐng)參照?qǐng)D1，其繪示的是現(xiàn)有用以燒斷電氣硅熔絲的脈沖電壓示意圖?，F(xiàn)有用以燒斷電氣硅熔絲的脈沖電壓為單一方形波，是由脈沖電壓產(chǎn)生器產(chǎn)生。該單一方形波的最高電壓值為VIH，而最低K電壓值為VIL，通常最低電壓值VIL為0V，而最高電壓值VIH為晶體管的啟始電壓(threshold voltage，VTH)。藉由控制總脈沖時(shí)間(T2-T1)可使多晶硅熔絲由最初的低電阻值(約100歐姆)提高至數(shù)千、數(shù)萬倍的高電阻值(百萬歐姆)。
由于現(xiàn)有用以燒斷電氣硅熔絲的脈沖電壓，其最高電壓值為VIH的工藝容許誤差范圍很小，通常需控制在5％范圍以下，而超過此范圍即會(huì)造成多晶硅熔絲的爆裂。此外，即使將最高電壓值為VIH控制在前述的工藝容許誤差范圍內(nèi)，仍然會(huì)有多晶硅熔絲被燒至爆裂的現(xiàn)象發(fā)生。由此可知，現(xiàn)有技藝的電氣硅熔絲的燒斷方法仍有缺陷以及進(jìn)一步改進(jìn)的空間。而在該技術(shù)領(lǐng)域中，十分需要有一種改良的電氣硅熔絲的燒斷方法，可以克服前述問題，使其可靠度增加，并增加工藝容許誤差范圍，同時(shí)提升內(nèi)存組件的修補(bǔ)良率。

發(fā)明內(nèi)容
因此，本發(fā)明的目的即在提供一種燒斷電氣硅熔絲的方法，具有較寬裕的工藝容許誤差范圍，并具有較高的可靠度以及修補(bǔ)良率。
根據(jù)本發(fā)明的較佳實(shí)施例，本發(fā)明是提供一種電氣硅熔絲組件的使用方法，該電氣硅熔絲組件包含有一多晶硅熔絲，使其一端串接一MOS晶體管的漏極/源極，使其另一端則接一熔絲源極電壓(VFS)；該MOS晶體管具有一柵極，使其承受一柵極脈沖電壓(Vg)，其中該柵極脈沖電壓是為兩階脈沖電壓，包含有一在脈沖時(shí)間T1至Tp之間的預(yù)熱脈沖電壓Vp，以及在脈沖時(shí)間Tp至T2之間的最高脈沖電壓VIH，其中該預(yù)熱脈沖電壓Vp小于該最高脈沖電壓VIH的子閾值電壓(sub-threshold voltage)，且該兩階脈沖電壓在脈沖時(shí)間T1至T2之外的時(shí)間，為最小脈沖電壓VIL。脈沖時(shí)間T1至Tp至少大于5微秒。
該多晶硅熔絲的阻值經(jīng)過該脈沖時(shí)間T1至T2之后提高到至少百萬歐姆，而不產(chǎn)生爆裂現(xiàn)象。該多晶硅熔絲至少包含有一多晶硅層以及一硅化金屬層迭設(shè)于該多晶硅層上，且該預(yù)熱脈沖電壓Vp是可用以預(yù)熱該多晶硅層，使其電阻值降低。
根據(jù)本發(fā)明的另一較佳實(shí)施例，本發(fā)明提供一種電氣硅熔絲組件的使用方法，該電氣硅熔絲組件包含有一多晶硅熔絲，該使用方法是采用一多階電流通過該多晶硅熔絲，包含有至少一在時(shí)間T1至Tp之間的第一預(yù)熱電流Ip以及在脈沖時(shí)間Tp至T2之間大于該第一預(yù)熱電流Ip的第二電流IIH，使該多晶硅熔絲的電阻產(chǎn)生變化。
為了能更近一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖。然而所附圖式僅供參考與輔助說明用，并非用來對(duì)本發(fā)明加以限制者。


圖1是現(xiàn)有用以燒斷電氣硅熔絲的脈沖電壓示意圖。
圖2是根據(jù)本發(fā)明的電氣硅熔絲等效電路示意圖。
圖3是多晶硅熔絲的平面示意圖。
圖4是圖3中的多晶硅熔絲沿著切線I-I的剖面示意圖。
圖5是根據(jù)本發(fā)明較佳實(shí)施例用以燒斷電氣硅熔絲的兩階脈沖電壓示意圖。
圖6是根據(jù)本發(fā)明第二較佳實(shí)施例用以燒斷電氣硅熔絲的三階脈沖電壓示意圖。
圖7是根據(jù)本發(fā)明第三較佳實(shí)施例用通過電氣硅熔絲的二階電流示意圖。
附圖符號(hào)說明10電氣硅熔絲組件 12多晶硅熔絲14MOS晶體管40基底41氧化層 42多晶硅層44硅化金屬層 46氮化硅層48側(cè)壁子 141 柵極142漏極/源極具體實(shí)施方式
請(qǐng)參照?qǐng)D2至圖4，其中圖2繪示的是根據(jù)本發(fā)明的電氣硅熔絲組件10等效電路示意圖；圖3繪示的是多晶硅熔絲的平面示意圖；圖4繪示的是圖3中的多晶硅熔絲沿著切線I-I的剖面示意圖。如圖2所示，電氣硅熔絲組件10包括有一多晶硅熔絲12以及一晶體管14串接多晶硅熔絲12，其中MOS晶體管14，例如NMOS晶體管，包括一柵極141，其設(shè)于一通道區(qū)上，以及兩分開設(shè)置于柵極結(jié)構(gòu)141兩邊的漏極/源極(S/D)區(qū)142。MOS晶體管14的柵極141是接至柵極脈沖電壓(Vg)，并藉由控制柵極電壓，可使一高電流Ids在短時(shí)間(小于1秒)內(nèi)通過多晶硅熔絲12，藉此燒斷多晶硅熔絲12。
如圖3所示，多晶硅熔絲12一般呈細(xì)長條狀圖案，其一端為FS端點(diǎn)，外接一源極電壓VFS，其另一端則電連接MOS晶體管14的漏極/源極區(qū)142。如圖2所示，MOS晶體管14的另一漏極/源極區(qū)142則通常為接地(GND)。柵極141包含有多晶硅層、硅化金屬(silicide)層以及氮化硅蓋層。多晶硅熔絲12與MOS晶體管14的柵極141結(jié)構(gòu)相同，如圖4所示，亦即由多晶硅層42、硅化金屬層44以及氮化硅蓋層46堆棧而成，多晶硅層42可形成在一氧化層41上，氧化層41則形成在基底40表面上。在多晶硅熔絲12的堆棧結(jié)構(gòu)的側(cè)壁上，形成有側(cè)壁子48，如氮化硅側(cè)壁子。根據(jù)本發(fā)明的較佳實(shí)施例，硅化金屬層44為鈷硅化金屬(cobalt silicide)所構(gòu)成，多晶硅層42可為P型摻雜多晶硅，但不限于此。在其它實(shí)施例中，多晶硅層42亦可為N型摻雜多晶硅所構(gòu)成，而硅化金屬層44可能為鎳金屬硅化物。
請(qǐng)參照?qǐng)D5，其繪示的是根據(jù)本發(fā)明較佳實(shí)施例用以燒斷電氣硅熔絲的兩階脈沖電壓示意圖。根據(jù)本發(fā)明較佳實(shí)施例，用以燒斷電氣硅熔絲的脈沖電壓為兩階方形波，其由脈沖電壓產(chǎn)生器產(chǎn)生。該兩階方形波的最高脈沖電壓值為VIH，而最低脈沖電壓值為VIL，通常最低電壓值VIL為0V，而最高脈沖電壓值VIH為MOS晶體管14的啟始電壓(threshold voltage，VTH)，在最高脈沖電壓值為VIH與最低脈沖電壓值為VIL之間還有一預(yù)熱脈沖電壓Vp。藉由控制總脈沖時(shí)間(T2-T1)可使多晶硅熔絲12由最初的低電阻值(約100歐姆)提高至數(shù)百萬(mega)歐姆的高電阻值，而不致于產(chǎn)生爆裂現(xiàn)象。該預(yù)熱脈沖電壓Vp介于70％VIH至90％VIH之間。
根據(jù)本發(fā)明的較佳實(shí)施例，最高脈沖電壓值VIH約為2.0V，總脈沖時(shí)間(T2-T1)約為200微秒(μs)左右。在脈沖時(shí)間T1至Tp之間，預(yù)熱脈沖電壓Vp須為小于最高電壓值VIH的子閾值電壓(sub-threshold voltage)，例如Vp介于70％VIH至90％VIH之間。根據(jù)本發(fā)明的較佳實(shí)施例，脈沖時(shí)間T1至Tp需至少大于5微秒(μs)，例如在5-10微秒(μs)之間，脈沖電壓Vp約為1.7V。藉由將原本單一方形波，改由本發(fā)明的兩階方形波，結(jié)果顯示最高脈沖電壓值VIH的容許誤差范圍增加至±15％。
此外，由于本發(fā)明在脈沖時(shí)間T1至Tp(至少大于5微秒)先以小于最高電壓值VIH的脈沖電壓為Vp施加于晶體管14的柵極141，使相對(duì)較少量的電流預(yù)先通過多晶硅熔絲12的硅化金屬層44，該通過的電流同時(shí)會(huì)使硅化金屬層44下方的多晶硅層42預(yù)熱。溫度升高的結(jié)果使得多晶硅層42的電阻值下降。如此的好處是，當(dāng)接著脈沖電壓提升至最高電壓值VIH時(shí)多晶硅層42可以分擔(dān)多一點(diǎn)通過電流，避免硅化金屬層44直接汽化，并產(chǎn)生爆裂現(xiàn)象。
請(qǐng)參照?qǐng)D6，其繪示的是根據(jù)本發(fā)明第二較佳實(shí)施例用以燒斷電氣硅熔絲的脈沖電壓示意圖。根據(jù)本發(fā)明第二較佳實(shí)施例，用以燒斷電氣硅熔絲的脈沖電壓為三階方形波，該三階方形波的最高脈沖電壓值為VIH，而最低脈沖電壓值為VIL，通常最低電壓值VIL為0V，而最高脈沖電壓值VIH為晶體管14的啟始電壓。在最高脈沖電壓值為VIH與最低脈沖電壓值為VIL之間還有預(yù)熱脈沖電壓Vp1及Vp2。藉由控制總脈沖時(shí)間(T2-T1)可使多晶硅熔絲12由最初的低電阻值(約100歐姆)提高至數(shù)百萬歐姆的高電阻值，而不致于產(chǎn)生爆裂現(xiàn)象。預(yù)熱脈沖電壓Vp1是在脈沖時(shí)間T1至Tp1(至少大于5微秒)，而預(yù)熱脈沖電壓Vp2是在脈沖時(shí)間Tp1至Tp2，最高脈沖電壓值VIH是在脈沖時(shí)間Tp2至T2之間。其中預(yù)熱脈沖電壓Vp1須為小于最高脈沖電壓值VIH的子閾值電壓，例如Vp1介于70％VIH至90％VIH之間。預(yù)熱脈沖電壓Vp2可以在子閾值電壓之下或之上，但仍須小于最高脈沖電壓值VIH。
請(qǐng)參閱圖7，其繪示的是根據(jù)本發(fā)明第三較佳實(shí)施例用以燒斷電氣硅熔絲的電流對(duì)時(shí)間的示意圖。根據(jù)本發(fā)明第三較佳實(shí)施例，用以燒斷電氣硅熔絲的電流為二階電流，在時(shí)間T1以前，通過圖2中多晶硅熔絲12的電流值為IIL，在時(shí)間T1至Tp之間通過圖2中多晶硅熔絲12的電流值為Ip。在時(shí)間Tp與T2之間，通過圖2中多晶硅熔絲12的電流值則提高至IIH。藉由控制總脈沖時(shí)間(T2-T1)可使多晶硅熔絲12由最初的低電阻值(約100歐姆)提高至數(shù)百萬歐姆的高電阻值，而不致于產(chǎn)生爆裂現(xiàn)象。在時(shí)間T1至Tp之間通過圖2中多晶硅熔絲12的電流值為Ip，其電流值大小建議不要超過24毫安陪(mA)，可約為20mA或更小的電流值。這樣做的好處是可以讓圖2中硅化金屬層44的金屬原子能在極短時(shí)間內(nèi)(小于1000微秒，更可以小于400毫微妙)順利地遷移到多晶硅層42中，而產(chǎn)生高阻抗，但是卻不會(huì)因?yàn)樗查g承受過高的電流或電壓而發(fā)生電氣硅熔絲爆裂的現(xiàn)象。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種電氣硅熔絲組件的使用方法，該電氣硅熔絲組件包含有一多晶硅熔絲，使其一端串接一MOS晶體管的漏極/源極，使其另一端則接一熔絲源極電壓VFS；該MOS晶體管具有一柵極，使其承受一柵極脈沖電壓Vg，其中該柵極脈沖電壓是為兩階脈沖電壓，包含有一在脈沖時(shí)間T1至Tp之間的預(yù)熱脈沖電壓Vp，以及在脈沖時(shí)間Tp至T2之間的最高脈沖電壓VIH，其中，該預(yù)熱脈沖電壓Vp小于該最高脈沖電壓VIH的子閾值電壓，且該兩階脈沖電壓在脈沖時(shí)間T1至T2之外的時(shí)間，為最小脈沖電壓VIL。
2.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，該兩階脈沖電壓是兩階方形脈沖波。
3.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，該多晶硅熔絲的阻值經(jīng)過該脈沖時(shí)間T1至T2之后提高至至少百萬歐姆，而不產(chǎn)生爆裂現(xiàn)象。
4.如權(quán)利要求3所述的電氣硅熔絲組件的使用方法，其中，該脈沖時(shí)間T1至T2約為200微秒左右。
5.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，脈沖時(shí)間T1至Tp至少大于5微秒。
6.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，該最小脈沖電壓VIL為0伏特。
7.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，該MOS晶體管的另一漏極/源極為接地。
8.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，該預(yù)熱脈沖電壓Vp介于70％VIH至90％VIH之間。
9.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，該多晶硅熔絲至少包含有一多晶硅層以及一硅化金屬層迭設(shè)于該多晶硅層上，且該預(yù)熱脈沖電壓Vp是可用以預(yù)熱該多晶硅層，使其電阻值降低。
10.如權(quán)利要求9所述的電氣硅熔絲組件的使用方法，其中，該多晶硅層為P型摻雜多晶硅層。
11.如權(quán)利要求9所述的電氣硅熔絲組件的使用方法，其中，該硅化金屬層為鈷硅化金屬層。
12.如權(quán)利要求1所述的電氣硅熔絲組件的使用方法，其中，該熔絲源極電壓VFS為一正電壓。
13.一種電氣硅熔絲組件的使用方法，該電氣硅熔絲組件包含有一多晶硅熔絲，使其一端串接一MOS晶體管的漏極/源極，使其另一端則接一熔絲源極電VFS；該MOS晶體管具有一柵極，使其承受一柵極脈沖電壓，其中，該柵極脈沖電壓是多階脈沖電壓，包含有至少一在脈沖時(shí)間T1至Tp1之間的第一預(yù)熱脈沖電壓Vp1，在脈沖時(shí)間Tp1至Tp2之間的第二預(yù)熱脈沖電壓Vp2，以及在脈沖時(shí)間Tp2至T2之間的最高脈沖電壓VIH，其中，該預(yù)熱脈沖電壓Vp1須為小于該最高脈沖電壓VIH的子閾值電壓，且該多階脈沖電壓在脈沖時(shí)間T1至T2之外的時(shí)間，為最小脈沖電壓VIL。
14.如權(quán)利要求13所述的電氣硅熔絲組件的使用方法，其中，脈沖時(shí)間T1至Tp1至少大于5微秒。
15.如權(quán)利要求13所述的電氣硅熔絲組件的使用方法，其中，該MOS晶體管的另一漏極/源極為接地。
16.如權(quán)利要求13所述的電氣硅熔絲組件的使用方法，其中，該最小脈沖電壓VIL為0伏特。
17.如權(quán)利要求13所述的電氣硅熔絲組件的使用方法，其中，該第一預(yù)熱脈沖電壓Vp1介于70％VIH至90％VIH之間。
18.如權(quán)利要求13所述的電氣硅熔絲組件的使用方法，其中，該第二預(yù)熱脈沖電壓Vp2小于該最高脈沖電壓VIH，大于該第一預(yù)熱脈沖電壓Vp1。
19.如權(quán)利要求13所述的電氣硅熔絲組件的使用方法，其中，該脈沖時(shí)間T1至T2約為200微秒左右。
20.如權(quán)利要求13所述的電氣硅熔絲組件的使用方法，其中，該多晶硅熔絲至少包含有一多晶硅層以及一硅化金屬層迭設(shè)于該多晶硅層上，且該第一預(yù)熱脈沖電壓Vp1是可用以預(yù)熱該多晶硅層，使其電阻值降低。
21.一種電氣硅熔絲組件的使用方法，該電氣硅熔絲組件包含有一多晶硅熔絲，該使用方法是采用一多階電流通過該多晶硅熔絲，包含有至少一在時(shí)間T1至Tp之間的第一預(yù)熱電流Ip以及在脈沖時(shí)間Tp至T2之間大于該第一預(yù)熱電流Ip的第二電流IIH，使該多晶硅熔絲的電阻產(chǎn)生變化。
22.如權(quán)利要求21所述的電氣硅熔絲組件的使用方法，其中，T1至Tp約小于1000微秒。
23.如權(quán)利要求21所述的電氣硅熔絲組件的使用方法，其中T1至Tp約為200毫微妙至400毫微妙之間。
24.如權(quán)利要求21所述的電氣硅熔絲組件的使用方法，其中，該第一預(yù)熱電流Ip小于24毫安陪。
全文摘要
一種電氣硅熔絲組件的使用方法，該電氣硅熔絲組件包含有一多晶硅熔絲，使其一端串接一MOS晶體管的漏極/源極，使其另一端則接一熔絲源極電壓(V
文檔編號(hào)H01L23/52GK1779945SQ200410095348
公開日2006年5月31日 申請(qǐng)日期2004年11月24日 優(yōu)先權(quán)日2004年11月24日
發(fā)明者陳貝翔 申請(qǐng)人:聯(lián)華電子股份有限公司