專利名稱：非揮發(fā)性存儲(chǔ)單元及其操作方法與非揮發(fā)性內(nèi)存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性存儲(chǔ)元件，且特別是有關(guān)于一種于非揮發(fā)性存儲(chǔ)單元中形成不對(duì)稱的摻雜結(jié)構(gòu)的非揮發(fā)性存儲(chǔ)單元及其操作方法與非揮發(fā)性內(nèi)存。
背景技術(shù)：
在各種非揮發(fā)性內(nèi)存產(chǎn)品中，具有可進(jìn)行多次資料的存入、讀取、刪除等操作，且存入的資料在斷電后也不會(huì)消失的優(yōu)點(diǎn)的可電刪除且可編程只讀存儲(chǔ)器(EEPROM)，已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種內(nèi)存組件典型的可電刪除且可編程只讀存儲(chǔ)器是以摻雜的多晶硅制作浮置柵極(floating gate)與控制柵極(control gate)。當(dāng)內(nèi)存進(jìn)行編程(program)時(shí)，注入浮置柵極的電子會(huì)均勻分布于整個(gè)多晶硅浮置柵極層之中。然而，當(dāng)多晶硅浮置柵極層下方的穿隧氧化層(tunneling oxide)有缺陷存在時(shí)，就容易造成組件的漏電流，影響組件的可靠度。
因此，目前發(fā)展了一種借熱電穴注入氮化電子儲(chǔ)存器中以便進(jìn)行編程(programming by hot hole injection nitride electron storage，縮寫為PHINES)的閃存存儲(chǔ)單元，如圖1。
圖1是繪示公知一種PHINES型閃存存儲(chǔ)單元的剖面圖，請(qǐng)參照?qǐng)D1，這種閃存存儲(chǔ)單元10通常是由位于基底100上的一控制柵極120、基底100內(nèi)的源極130a和漏極130b以及控制柵極120與基底100間的一氧化硅-氮化硅-氧化硅層(ONO layer)110所組成，其中氧化硅-氮化硅-氧化硅層(ONOlayer)110是由兩層氧化硅層112與116夾一氮化硅層114所組成，且氮化硅層114于此作為電荷陷入層使用。
而圖1的PHINES型閃存存儲(chǔ)單元的操作方法主要是利用局部能帶間穿隧熱電穴(band to band tunneling hot hole，BTBT HH)進(jìn)行編程以及利用均勻的信道F-N(channel Fowler-Nordheim)進(jìn)行刪除。
雖然這種PHINES型閃存存儲(chǔ)單元具有低耗電、低漏電問題與簡(jiǎn)化制程等優(yōu)點(diǎn)，但是這種存儲(chǔ)單元仍具有某些不可避免的缺點(diǎn)。舉例來說，一個(gè)PHINES型閃存存儲(chǔ)單元基本上可以在漏極與源極側(cè)各儲(chǔ)存一個(gè)位。然而，若是漏極側(cè)已儲(chǔ)存一位，則會(huì)在進(jìn)行逆向讀取(reverse read)時(shí)產(chǎn)生第二位效應(yīng)(2ndbit effect)，而導(dǎo)致逆向讀取的起始電壓(threshold voltage，Vt)降低，所以需要高的讀取偏壓，但又因此而導(dǎo)致嚴(yán)重的讀取干擾問題。再者，PHINES型閃存存儲(chǔ)單元還有編程速度慢的問題需解決。此外，一般PHINES型閃存存儲(chǔ)單元尚須三組用于編程的位線選擇晶體管(bit lineselection transistor，BLT)，所以具有額外面積(overhead effect)大的缺點(diǎn)，而使存儲(chǔ)數(shù)組的密度變小。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種非揮發(fā)性存儲(chǔ)單元，以增加存儲(chǔ)單元的編程速度，并防止鄰近存儲(chǔ)單元間的干擾。
本發(fā)明的再一目的是提供一種非揮發(fā)性內(nèi)存，不但可增加存儲(chǔ)單元的編程速度，還可減少位線選擇晶體管所占用的額外面積。
本發(fā)明的另一目的是提供一種非揮發(fā)性內(nèi)存的操作方法，可避免復(fù)雜的操作，進(jìn)而減少位線選擇晶體管的數(shù)目。
本發(fā)明提出一種非揮發(fā)性存儲(chǔ)單元，包括一基底、位于基底上的一電荷陷入層、位于電荷陷入層上的一控制柵極、在基底與電荷陷入層之間的第一介電層、在控制柵極與電荷陷入層之間的第二介電層、第一導(dǎo)電態(tài)的源極與漏極、具第一導(dǎo)電態(tài)的淺摻雜區(qū)以及具第二導(dǎo)電態(tài)的口袋摻雜區(qū)。其中，源極與漏極是分別位于電荷陷入層兩側(cè)的基底中。而且，第一導(dǎo)電態(tài)的淺摻雜區(qū)是位于源極與電荷陷入層之間的基底內(nèi)，第二導(dǎo)電態(tài)的口袋摻雜區(qū)則是位于漏極與電荷陷入層之間的基底中。
依照本發(fā)明的第一實(shí)施例所述的非揮發(fā)性存儲(chǔ)單元，上述電荷陷入層可以是氮化硅層或者其它適合的材質(zhì)層。
依照本發(fā)明的第一實(shí)施例所述的非揮發(fā)性存儲(chǔ)單元，上述第一導(dǎo)電態(tài)為N型以及第二導(dǎo)電態(tài)為P型。
本發(fā)明再提出一種非揮發(fā)性內(nèi)存，包括一基底、位于基底內(nèi)的第一導(dǎo)電態(tài)的數(shù)條埋入式位線、在基底上并橫跨埋入式位線的字符線、位于埋入式位線間的基底與字符線之間的電荷陷入層、位于電荷陷入層與基底之間的第一介電層、位于字符線與電荷陷入層之間的第二介電層、具第一導(dǎo)電態(tài)的淺摻雜區(qū)以及具第二導(dǎo)電態(tài)的口袋摻雜區(qū)。其中，淺摻雜區(qū)是位于各埋入式位線的一側(cè)的基底內(nèi)，口袋摻雜區(qū)則位于各埋入式位線的另一側(cè)的基底中。
依照本發(fā)明的第二實(shí)施例所述的非揮發(fā)性內(nèi)存，上述電荷陷入層可以是氮化硅層或者其它適合的材質(zhì)層。
依照本發(fā)明的第二實(shí)施例所述的非揮發(fā)性內(nèi)存，上述第一導(dǎo)電態(tài)為N型以及第二導(dǎo)電態(tài)為P型。
依照本發(fā)明的第二實(shí)施例所述的非揮發(fā)性內(nèi)存，還包括兩個(gè)位線選擇晶體管，與埋入式位線電性相連。
本發(fā)明再提出一種非揮發(fā)性存儲(chǔ)單元的操作方法，其中非揮發(fā)性存儲(chǔ)單元包括位于一基底內(nèi)的一第一導(dǎo)電態(tài)的一第一漏極、一第二漏極與一源極、于基底上并橫跨第一、第二漏極與源極的一字符線、位于第一、第二漏極與源極間的基底以及字符線之間的數(shù)個(gè)電荷陷入層、位于各電荷陷入層與基底之間的一第一介電層、位于字符線與各電荷陷入層之間的一第二介電層、位于每一漏極與源極的一側(cè)的基底內(nèi)的第一導(dǎo)電態(tài)的一淺摻雜區(qū)以及位于每一漏極與源極的另一側(cè)的一第二導(dǎo)電態(tài)的一口袋摻雜區(qū)。這種操作方法包括當(dāng)執(zhí)行一編程操作時(shí)，于字符線施加一第一偏壓，于源極施加一第二偏壓，而第一漏極為接地狀態(tài)以及第二漏極為浮置狀態(tài)，其中第一偏壓的電壓值低于第二偏壓的電壓值。
依照本發(fā)明的第二實(shí)施例所述的非揮發(fā)性存儲(chǔ)單元的操作方法，還包括當(dāng)執(zhí)行一刪除操作時(shí)，在字符線施加用來執(zhí)行信道F-N刪除的偏壓，第一漏極與源極為接地狀態(tài)，而第二漏極為浮置狀態(tài)。
依照本發(fā)明的第二實(shí)施例所述的非揮發(fā)性存儲(chǔ)單元的操作方法，還包括當(dāng)執(zhí)行一讀取操作時(shí)，在字符線施加一第三偏壓，在第一漏極施加相對(duì)低于第三偏壓的電壓，源極為接地狀態(tài)，而第二漏極為浮置狀態(tài)。
本發(fā)明因?yàn)閷⒉粚?duì)稱且不同導(dǎo)電態(tài)的植入結(jié)構(gòu)應(yīng)用于借熱電穴注入氮化電子儲(chǔ)存器中以便進(jìn)行編程的非揮發(fā)性存儲(chǔ)單元，因此可通過增加口袋摻雜區(qū)的植入劑量來增加編程速度，且不會(huì)損失讀取能力。而且，通過本發(fā)明中的淺摻雜區(qū)域采用較低的讀取偏壓來經(jīng)由較高的啟始電壓(Vt)信道進(jìn)行讀取，更可防止鄰近存儲(chǔ)單元因編程所造成的干擾。此外，淺摻雜區(qū)域還可降低信道熱電子(channel hot electron，CHE)的產(chǎn)生，進(jìn)而降低逆向讀取期間的讀取分布問題。再者，本發(fā)明的結(jié)構(gòu)不需要在存儲(chǔ)單元之間設(shè)置隔絕線(isolationline)，因而可簡(jiǎn)化編程系統(tǒng)并使電路簡(jiǎn)單化。此外，由于本發(fā)明的非揮發(fā)性存儲(chǔ)單元在編程時(shí)僅需控制一組位線，因此還可減少位線選擇晶體管(BLT)所占用的額外面積。為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1是公知的一種PHINES型閃存存儲(chǔ)單元的剖面圖。
圖2是依照本發(fā)明的第一實(shí)施例的一種非揮發(fā)性存儲(chǔ)單元的剖面示意圖。
圖3A是依照本發(fā)明的第二實(shí)施例的一種非揮發(fā)性內(nèi)存的電路圖。
圖3B是圖3A所示的B部分的非揮發(fā)性內(nèi)存的剖面示意圖。
圖3C是圖3A所示的B部分的另一非揮發(fā)性內(nèi)存的剖面示意圖。
符號(hào)說明10閃存存儲(chǔ)單元 20非揮發(fā)性存儲(chǔ)單元100、200、300基底 110氧化硅-氮化硅-氧化硅層112、116氧化硅層114氮化硅層120、220控制柵極130a、230a源極130b、230b漏極 202、302淺摻雜區(qū)
204、304口袋摻雜區(qū)212、216、306、312、316介電層214、314電荷陷入層320字符線330埋入式位線 350位線選擇晶體管具體實(shí)施方式
根據(jù)本發(fā)明，提供一種「借熱電穴注入氮化電子儲(chǔ)存器中以編程(programming by hot hole injection nitride electron storage，縮寫為PHINES)」的非揮發(fā)性存儲(chǔ)單元及其操作方法與非揮發(fā)性內(nèi)存。
第一實(shí)施例圖2是依照本發(fā)明的第一實(shí)施例的非揮發(fā)性存儲(chǔ)單元的剖面示意圖。請(qǐng)參照?qǐng)D2，本實(shí)施例的非揮發(fā)性存儲(chǔ)單元20包括一基底200、位于基底200上的一電荷陷入層214、位于電荷陷入層214上的一控制柵極220、在基底200與電荷陷入層214之間的第一介電層212、在控制柵極220與電荷陷入層214之間的第二介電層216、第一導(dǎo)電態(tài)的源極230a與漏極230b、具第一導(dǎo)電態(tài)的淺摻雜區(qū)202以及具第二導(dǎo)電態(tài)的口袋摻雜區(qū)204，其中第一導(dǎo)電態(tài)例如是N型以及第二導(dǎo)電態(tài)例如是P型。而源極230a與漏極230b是分別位于電荷陷入層214兩側(cè)的基底200中，且于源極230a與漏極230b間的基底200內(nèi)會(huì)形成一信道區(qū)(未繪示)。而且，第一導(dǎo)電態(tài)的淺摻雜區(qū)202是位于源極230a與電荷陷入層214之間的基底200內(nèi)，第二導(dǎo)電態(tài)的口袋摻雜區(qū)204則是位于漏極230b與電荷陷入層214之間的基底中。而所述基底202可包括傳統(tǒng)的半導(dǎo)體材料如硅，電荷陷入層214可以是氮化硅層或者其它適合的材質(zhì)層。而第一介電層212與第二介電層216例如包括氧化硅層或者其它適合的材質(zhì)層，也可以是不同的材質(zhì)層。
請(qǐng)繼續(xù)參照?qǐng)D2，圖中顯示在存儲(chǔ)單元20被編程時(shí)在電荷陷入層214中電子與電穴的分布輪廓(distribution profile)。圖2的非揮發(fā)性存儲(chǔ)單元20的操作方法主要是利用局部能帶間穿隧熱電穴(BTBT HH)進(jìn)行編程以及利用均勻的信道F-N進(jìn)行刪除。此外，本實(shí)施例的存儲(chǔ)單元20也可應(yīng)用于(multi-bit-per-cell)系統(tǒng)；也就是說，可通過能帶間穿隧熱電穴在非揮發(fā)性存儲(chǔ)單元20的右側(cè)用多種等級(jí)的啟始電壓，以得到更多存儲(chǔ)狀態(tài)。舉例來說，一種4種等級(jí)啟始電壓(4-level Vt)的設(shè)計(jì)可制作出每一單元具有2位的存儲(chǔ)狀態(tài)。然而，可知所述的「左側(cè)」與「右側(cè)」只是根據(jù)存儲(chǔ)單元的配置而定的一種相對(duì)的用語，且此用語可隨淺摻雜區(qū)202以及口袋摻雜區(qū)204的相對(duì)位置而被替換，且不影響存儲(chǔ)單元的功能。
當(dāng)本實(shí)施例的存儲(chǔ)單元20以所述PHINES方式進(jìn)行操作時(shí)，具有口袋摻雜區(qū)204的漏極230b可于適當(dāng)偏壓下顯著地增進(jìn)能帶間穿隧熱電穴編程效率并有較快的編程速度，而具有淺摻雜區(qū)202的源極230a則可抑制能帶間穿隧熱電穴的產(chǎn)生。因此，本發(fā)明的非揮發(fā)性存儲(chǔ)單元將不需要公知用來抑制位的方法。
此外，本實(shí)施例具有不對(duì)稱摻雜結(jié)構(gòu)的非揮發(fā)性存儲(chǔ)單元20可通過增加口袋摻雜區(qū)204的植入劑量而達(dá)到防止淺摻雜區(qū)202發(fā)生擊穿(punchthrough)的問題，同時(shí)也可一并提升存儲(chǔ)單元的編程速度。
第二實(shí)施例圖3A是依照本發(fā)明的第二實(shí)施例的一種非揮發(fā)性內(nèi)存的電路圖；圖3B則是圖3A所示的B部分的非揮發(fā)性內(nèi)存的剖面示意圖、圖3C則是圖3A所示的B部分的另一種非揮發(fā)性內(nèi)存的剖面示意圖。
請(qǐng)先參照?qǐng)D3A與圖3B，本實(shí)施例的非揮發(fā)性內(nèi)存主要是由一基底300、位于基底300內(nèi)的第一導(dǎo)電態(tài)的數(shù)條埋入式位線330、在基底300上并橫跨埋入式位線330的字符線320、位于埋入式位線330間的基底300與字符線320之間的電荷陷入層314、位于電荷陷入層314與基底300之間的第一介電層312、位于字符線320與電荷陷入層314之間的第二介電層316、具第一導(dǎo)電態(tài)的淺摻雜區(qū)302以及具第二導(dǎo)電態(tài)的口袋摻雜區(qū)304，其中第一導(dǎo)電態(tài)例如是N型以及第二導(dǎo)電態(tài)例如是P型。而淺摻雜區(qū)304是位于各埋入式位線330的一側(cè)的基底300內(nèi)，口袋摻雜區(qū)304則位于各埋入式位線330的另一側(cè)的基底300中。
另外，請(qǐng)參照?qǐng)D3B與圖3C，可在電荷陷入層314與字符線320之間填滿介電層306，如圖3B所示，以隔絕兩者；抑或是如圖3C所示，將電荷陷入層314、第一介電層312與第二介電層316延伸于整面基底300上。
此外，為了操作內(nèi)存，在圖3A中還顯示兩個(gè)位線選擇晶體管(BLT)350，與埋入式位線330及字符線320電性相連。
請(qǐng)繼續(xù)參照?qǐng)D3A與圖3B，當(dāng)想對(duì)圖中的BS(即作為埋入式位線330的源極)左側(cè)執(zhí)行一編程操作時(shí)，在WL(即字符線320)施加一第一偏壓，并于BS施加一第二偏壓，而BDL(即作為埋入式位線330的第一漏極)為接地(ground)狀態(tài)、BDR(即作為埋入式位線330的第二漏極)則為浮置(floating)狀態(tài)，其中第一偏壓的電壓值低于第二偏壓的電壓值。在此同時(shí)，BS右側(cè)的位將因?yàn)锽DR為浮置狀態(tài)以及有n型淺摻雜區(qū)304而被抑制住。然而，可知前述的「左側(cè)」與「右側(cè)」只是根據(jù)存儲(chǔ)單元的配置而定的一種相對(duì)的用語，且此用語可隨淺摻雜區(qū)302以及口袋摻雜區(qū)304的相對(duì)位置而被替換，且不影響存儲(chǔ)單元的功能。
當(dāng)想對(duì)存儲(chǔ)單元執(zhí)行刪除操作時(shí)，只要在WL施加用以執(zhí)行信道F-N刪除的偏壓，并使BDL與BS為接地狀態(tài)，而BDR為浮置狀態(tài)。結(jié)果，電荷陷入層314將充滿電子。
當(dāng)執(zhí)行一讀取操作時(shí)，可通過逆向讀取方法于WL施加一第三偏壓，并于BDL施加相對(duì)低于第三偏壓的電壓，同時(shí)可使BS為接地狀態(tài)，而BDR仍為浮置狀態(tài)。
下表一是應(yīng)用本實(shí)施例的非揮發(fā)性內(nèi)存進(jìn)行操作的偏壓的電壓值。由表一可知，本實(shí)施例的內(nèi)存在進(jìn)行編程操作時(shí)僅需兩個(gè)位線選擇晶體管350操縱一組字符線WL及一組位線BS，而對(duì)BDL的偏壓僅需比1.6V小即可進(jìn)行讀取。
表一 (單位V)

綜上所述，在本發(fā)明的特點(diǎn)在于1.本發(fā)明因?yàn)閷⒉粚?duì)稱且不同導(dǎo)電態(tài)的植入結(jié)構(gòu)應(yīng)用于借熱電穴注入氮化電子儲(chǔ)存器中以便進(jìn)行編程的非揮發(fā)性存儲(chǔ)單元，因此可通過增加口袋摻雜區(qū)的植入劑量來增加編程速度，且不會(huì)損失讀取能力，并且由于淺摻雜區(qū)域的引入更可防止鄰近存儲(chǔ)單元因編程所造成的干擾。
2.本發(fā)明通過其結(jié)構(gòu)中的淺摻雜區(qū)域采用較低的讀取偏壓，而可經(jīng)由較高的啟始電壓(Vt)信道進(jìn)行讀取。此外，淺摻雜區(qū)域還可降低信道熱電子(channel hot electron，CHE)的產(chǎn)生，進(jìn)而降低逆向讀取期間的讀取分布問題。
3.本發(fā)明的結(jié)構(gòu)不需要在存儲(chǔ)單元之間設(shè)置隔絕線(isolation line)，因而可簡(jiǎn)化編程系統(tǒng)并使電路簡(jiǎn)單化。
4.本發(fā)明的非揮發(fā)性存儲(chǔ)單元在編程時(shí)僅需控制一組位線，因此還可減少位線選擇晶體管(BLT)所占用的額外面積，進(jìn)而增加存儲(chǔ)數(shù)組的密度。
雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)根據(jù)權(quán)利要求中所界定者為準(zhǔn)。
權(quán)利要求
1.一種非揮發(fā)性存儲(chǔ)單元，其特征在于包括一基底；一電荷陷入層，位于該基底上；一控制柵極，位于該電荷陷入層上；一第一介電層，位于該基底與電荷陷入層之間；一第二介電層，位于該控制柵極與電荷陷入層之間；一第一導(dǎo)電態(tài)的一源極與一漏極，分別位于電荷陷入層兩側(cè)的基底中；具該第一導(dǎo)電態(tài)的一淺摻雜區(qū)，位于該源極與電荷陷入層之間的基底內(nèi)；以及具一第二導(dǎo)電態(tài)的一口袋摻雜區(qū)，位于該漏極與電荷陷入層的間的該基底中。
2.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其特征在于該電荷陷入層包括氮化硅層。
3.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其特征在于該第一導(dǎo)電態(tài)為N型。
4.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其特征在于該第二導(dǎo)電態(tài)為P型。
5.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其特征在于還包括一信道區(qū)，是位于該源極與漏極間的基底內(nèi)。
6.一種非揮發(fā)性內(nèi)存，其特征在于包括一基底；一第一導(dǎo)電態(tài)的多數(shù)條埋入式位，位于該基底內(nèi)；多數(shù)條字符線，于該基底上并橫跨這些埋入式位線；一電荷陷入層，位于各該埋入式位線間的該基底以及各該字符線之間；一第一介電層，位于該電荷陷入層與該基底之間；一第二介電層，位于各該字符線與該電荷陷入層之間；具該第一導(dǎo)電態(tài)的一淺摻雜區(qū)，位于各該埋入式位線的一側(cè)的該基底內(nèi)；以及具一第二導(dǎo)電態(tài)的一口袋摻雜區(qū)，位于各該埋入式位線的另一側(cè)的該基底中。
7.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存，其特征在于該電荷陷入層包括氮化硅層。
8.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存，其特征在于該第一導(dǎo)電態(tài)為N型。
9.如權(quán)利要求6項(xiàng)所述的非揮發(fā)性內(nèi)存，其特征在于該第二導(dǎo)電態(tài)為P型。
10.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存，其特征在于還包括一信道區(qū)，是位于這些埋入式位線間的該基底內(nèi)。
11.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存，其特征在于還包括兩個(gè)位線選擇晶體管，與這些埋入式位線電性相連。
12.如權(quán)利要求6所述的非揮發(fā)性內(nèi)存，其特征在于該電荷陷入層、該第一介電層與第二介電層還包括延伸于整面的該基底上。
13.一種非揮發(fā)性存儲(chǔ)單元的操作方法，其特征在于該非揮發(fā)性存儲(chǔ)單元包括位于一基底內(nèi)的第一導(dǎo)電態(tài)的第一漏極、第二漏極與一源極、于該基底上并橫跨該第一、第二漏極與源極的一字符線、位于該第一、第二漏極與源極間的該基底以及該字符線之間的一電荷陷入層、位于該電荷陷入層與該基底之間的一第一介電層、位于該字符線與該電荷陷入層之間的一第二介電層、位于每一該第一、第二漏極與源極的一側(cè)的該基底內(nèi)的該第一導(dǎo)電態(tài)的一淺摻雜區(qū)以及位于每一第一、第二漏極與源極的另一側(cè)的一第二導(dǎo)電態(tài)的一口袋摻雜區(qū)，該操作方法包括當(dāng)執(zhí)行一編程操作時(shí)，在該字符線施加一第一偏壓，在該源極施加一第二偏壓，而第一漏極為接地狀態(tài)以及該第二漏極為浮置狀態(tài)，其中該第一偏壓的電壓值低于該第二偏壓的電壓值。
14.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)單元的操作方法，其特征在于還包括當(dāng)執(zhí)行一刪除操作時(shí)，在該字符線施加執(zhí)行信道F-N刪除的偏壓，該第一漏極與源極為接地狀態(tài)，而第二漏極為浮置狀態(tài)。
15.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)單元的操作方法，其特征在于還包括當(dāng)執(zhí)行一讀取操作時(shí)，在字符線施加一第三偏壓，在該第一漏極施加相對(duì)低于第三偏壓的電壓，該源極為接地狀態(tài)，而第二漏極為浮置狀態(tài)。
全文摘要
一種非揮發(fā)性存儲(chǔ)單元，包括基底、電荷陷入層、控制柵極、第一導(dǎo)電態(tài)的源極、漏極與淺摻雜區(qū)以及第二導(dǎo)電態(tài)的口袋摻雜區(qū)。其中，電荷陷入層在基底上、控制柵極在電荷陷入層上，而在基底、電荷陷入層與控制柵極之間尚各有一介電層。而源極與漏極是分別于電荷陷入層兩側(cè)的基底中。淺摻雜區(qū)則位于源極與電荷陷入層之間的基底表面，以及口袋摻雜區(qū)是位于漏極與電荷陷入層之間的基底內(nèi)。本發(fā)明由于具有不對(duì)稱且不同導(dǎo)電態(tài)的植入結(jié)構(gòu)，因此可增加存儲(chǔ)單元的編程速度、防止鄰近存儲(chǔ)單元間的干擾，還可減少位線選擇晶體管所占用的額外面積。
文檔編號(hào)H01L21/70GK1790716SQ20041010120
公開日2006年6月21日 申請(qǐng)日期2004年12月15日 優(yōu)先權(quán)日2004年12月15日
發(fā)明者徐子軒, 施彥豪 申請(qǐng)人:旺宏電子股份有限公司