專利名稱：用場(chǎng)效應(yīng)管和雙極基極多晶硅層制造多晶硅電容器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造集成電路(IC)的方法，確切地說是利用場(chǎng)效應(yīng)晶體管(FET)柵層和雙極SiGe非本征基極多晶硅層來形成電容器的基底平板，從而制造BiCMOS器件上的多晶硅-多晶硅，亦即多晶-多晶電容器的方法。更具體地說，本發(fā)明涉及利用制作金屬氧化物半導(dǎo)體(MOS)晶體管的柵和BiCMOS(亦即雙極器件和互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件)中的雙極晶體管的基極結(jié)構(gòu)的工藝步驟和結(jié)構(gòu)，來制造多晶-多晶電容器的方法。
在半導(dǎo)體器件制造領(lǐng)域中，CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)和BiCMOS(雙極器件和互補(bǔ)金屬氧化物半導(dǎo)體)工藝已經(jīng)被廣泛地用來在單個(gè)芯片上集成高度復(fù)雜的模擬-數(shù)字子系統(tǒng)。在這種子系統(tǒng)中，通常需要高精度的電容器。
有幾種電容器可用，包括擴(kuò)散-多晶電容器、多晶-多晶電容器、以及金屬-金屬電容器。為了滿足對(duì)目前這一代集成器件中的高精度電容器的需求，已經(jīng)越來越多地使用多晶-多晶電容器。
多晶-多晶電容器盡管精度高，但由于比較容易制造并具有優(yōu)于擴(kuò)散-多晶電容器而劣于金屬-金屬電容器的電學(xué)性能，故多晶-多晶電容器是高成本與理想的電容器特性之間的一種折中。然而，金屬-金屬電容器的制造比多晶-多晶電容器困難得多。于是，在以BiCMOS工藝制造集成電路的半導(dǎo)體工業(yè)界，多晶-多晶電容器就更加越來越多地被選擇。
美國專利5195017在其“背景”一節(jié)中描述了幾種已經(jīng)被用來制造多晶-多晶電容器的雙層多晶硅工藝，亦即所謂“Lin EPIC雙層工藝”和“4/3線性工藝”。
Lin EPIC雙層工藝使用一種二掩模方法來確定電容器的底部平板。第一多晶硅層被掩蔽，并被腐蝕分隔于第二多晶硅層。由于分隔掩蔽和腐蝕步驟，故這種現(xiàn)有技術(shù)工藝是昂貴、復(fù)雜而費(fèi)時(shí)間的。此外，與這一現(xiàn)有技術(shù)工藝相關(guān)的形貌要求在適當(dāng)?shù)慕佑|點(diǎn)上淀積金屬之前的額外的整平步驟。
在另一種雙層工藝，亦即4/3線性工藝中，單個(gè)掩模被用來確定底部平板。第一多晶硅層用作底部平板和CMOS柵。在制作層間電介質(zhì)之后，淀積第二多晶硅層以形成電容器的頂部平板。為了從底部平板邊沿和CMOS柵邊沿消除細(xì)絲，要求大的過腐蝕。若在底部平板邊沿上有負(fù)的斜率，則細(xì)絲將被捕獲在底部平板下。而且，由于這是一種雙層工藝，故增加的形貌還要求金屬化之前的額外的整平。
考慮到制造多晶-多晶電容器的現(xiàn)有技術(shù)方法的缺點(diǎn)，對(duì)于開發(fā)一種明顯降低現(xiàn)有技術(shù)方法復(fù)雜性和成本的新的改進(jìn)了的方法，一直有所需求。若能夠開發(fā)一種采用也在BiCMOS工藝中用來制作MOS晶體管的柵和雙極晶體管的基極結(jié)構(gòu)的工藝步驟和結(jié)構(gòu)的制造多晶-多晶電容器的方法，則由于這種方法可以明顯地減少工藝步驟的數(shù)目和制造集成電路的成本，從而可能是特別有好處的。
本發(fā)明的目的是提供一種制造起來不復(fù)雜或不昂貴的用于CMOS或BiCMOS集成電路中的多晶-多晶電容器的制造方法。
本發(fā)明的另一個(gè)目的是提供一種利用現(xiàn)有的多晶硅和掩蔽步驟來制造多晶-多晶電容器，從而以低的成本將多晶-多晶電容器集成到BiCMOS器件中的方法。
本發(fā)明的又一目的是提供一種利用通常在BiCMOS工藝中用來制作MOS晶體管的柵和雙極晶體管的基板結(jié)構(gòu)的步驟和結(jié)構(gòu)，來制造多晶-多晶電容器的方法。
借助于構(gòu)造多晶-多晶電容器，達(dá)到了上述的和其它的目的，此多晶-多晶電容器包含二個(gè)平板電極，其中至少一個(gè)平板電極由SiGe多晶硅組成，所述平板電極被絕緣層分隔開。


圖1A-1G剖面圖示出了本發(fā)明使用的用來制作BiCMOS器件中的多晶-多晶電容器的基本工藝步驟。此剖面通過圖2中的B-B’切出。
圖2是圖1A-1G生產(chǎn)的多晶-多晶電容器的俯視圖，并在圖3中示出了通過A-A’的剖面；在圖1G的結(jié)構(gòu)中制作金屬接觸之后，示出了所示的電容器結(jié)構(gòu)。
圖3是通過A-A’的剖面圖，示出了需要頂部平板上的絕緣隔板，以便使頂部平板電隔離于底部平板。
現(xiàn)參照本申請(qǐng)的附圖來更詳細(xì)地描述本發(fā)明，它提供了使用場(chǎng)效應(yīng)晶體管柵和雙極SiGe非本征多晶硅層來制造多晶-多晶電容器的方法。應(yīng)該指出的是，在附圖中用相似的參考號(hào)表示相似的和相當(dāng)?shù)脑?br> 首先參照?qǐng)D1A-1G，這是一些剖面圖，示出了在制造包括雙極器件區(qū)和MOS器件區(qū)的BiCMOS器件中的多晶-多晶電容器的過程中，本發(fā)明使用的各個(gè)工藝步驟。MOS器件區(qū)可以包含NMOS器件或PMOS器件。雖然本發(fā)明的附圖僅僅含有一個(gè)多晶-多晶電容器、一個(gè)MOS器件和一個(gè)雙極器件，但在完成了本發(fā)明的制造步驟之后，在最終結(jié)構(gòu)中可以出現(xiàn)多個(gè)所述的器件。
圖1A示出了能夠用于本發(fā)明的步驟(a)中的初始半導(dǎo)體結(jié)構(gòu)。具體地說，圖1A所示的初始結(jié)構(gòu)包含具有制作在襯底表面中的淺溝槽隔離區(qū)12和源/漏區(qū)14的襯底10。雖然此處示出并描述了淺溝槽隔離區(qū)，但本發(fā)明也嘗試了深溝槽以及其它的隔離裝置。襯底還包括子收集極區(qū)，亦即N+區(qū)16，它被示于二個(gè)淺溝槽隔離(STI)區(qū)之間—二個(gè)STI區(qū)之間的區(qū)域是將要制作雙極器件的結(jié)構(gòu)區(qū)。初始結(jié)構(gòu)還包括FET器件18，它包含多晶硅柵20、柵氧化物22、和制作在源/漏區(qū)上的隔板，例如氮化物隔板24。圖1A還示出了作為出現(xiàn)在本發(fā)明的多晶-多晶電容器中的一個(gè)元件的底部平板26。多晶-多晶電容器的底部平板還包括側(cè)壁隔板28。電容器的底部平板由與FET器件的柵相同的材料亦即多晶硅組成。在本發(fā)明的一個(gè)實(shí)施例中，底部平板電極由SiGe多晶硅組成。在此實(shí)施例中，柵20也可以由SiGe多晶硅組成。
用本技術(shù)領(lǐng)域熟練人員眾所周知的常規(guī)BiCMOS工藝步驟來制造圖1A所示的結(jié)構(gòu)。而且，在其制造過程中使用了常規(guī)材料。例如，半導(dǎo)體結(jié)構(gòu)的襯底10由包括但不局限于Si、Ge、SiGe、GaAs、InAs、InP、和所有其它III/V半導(dǎo)體化合物的任何半導(dǎo)體材料組成。在本發(fā)明中，還嘗試了包含相同的或不同的半導(dǎo)體材料的層狀襯底，例如Si/SiGe。在這些半導(dǎo)體材料中，襯底最好由Si組成。根據(jù)待要出現(xiàn)在最終biCMOS結(jié)構(gòu)中的MOS器件的類型，此襯底可以是p型襯底或n型襯底。
利用直到制作柵的常規(guī)BiCMOS工藝，來制造圖1A所示的結(jié)構(gòu)。亦即，在本發(fā)明中可以使用常規(guī)的基極之后的柵工藝技術(shù)或能夠制作圖1A所示結(jié)構(gòu)的任何其它技術(shù)。這樣，本發(fā)明就不局限于以下所述的基極之后的柵工藝。而是僅僅為了描述的目的而提供關(guān)于圖1A所示結(jié)構(gòu)的制作的描述。在這一基極之后的柵工藝中，在生長基極外延硅之前制作多晶硅柵。
具體地說，可以如下制造圖1A所示的結(jié)構(gòu)用諸如化學(xué)汽相淀積(CVD)、等離子體增強(qiáng)CVD或?yàn)R射之類的常規(guī)淀積工藝，在襯底10的表面上制作例如SiO2的氧化物膜(圖中未示出)，或作為變通而熱生長氧化物層。然后利用常規(guī)離子注入步驟，在襯底中制作子收集極區(qū)16。在注入步驟之后，在襯底表面上生長大約240nm的厚的氧化物，以便消除注入損傷。接著，將厚的氧化物腐蝕掉，并在襯底表面上生長外延Si層(未示出)。
然后使用圖形化的掩蔽層，在襯底中腐蝕淺溝槽隔離(STI)區(qū)。借助于用諸如反應(yīng)離子刻蝕(RIE)或等離子體腐蝕之類的常規(guī)干法腐蝕工藝在襯底中腐蝕溝槽，來制作STI區(qū)。這些溝槽可以可選地用例如氧化物的常規(guī)襯里材料進(jìn)行襯疊，然后用CVD或其它類似的淀積工藝來以多晶硅或另一種類似的STI介電材料填充溝槽。此STI電介質(zhì)在淀積之后可以可選地被硬化?？梢钥蛇x地用諸如化學(xué)機(jī)械拋光(CMP)之類的常規(guī)整平工藝來提供平坦的結(jié)構(gòu)。
接著，用諸如CVD，最好是低壓CVD之類的常規(guī)淀積工藝，在結(jié)構(gòu)的子收集極區(qū)(亦即雙極區(qū))上制作諸如Si3N4之類的保護(hù)材料(圖中未示出)。此層被制作在本發(fā)明中用作隔離氧化物的襯墊氧化物薄層(圖中也未示出)上。在用保護(hù)層保護(hù)雙極區(qū)之后，就完全制造了FET器件，并同時(shí)制作了多晶-多晶電容器的底部平板。制造FET器件和多晶-多晶電容器的底部平板之后，用本技術(shù)領(lǐng)域熟練人員眾所周知的常規(guī)剝離工藝，清除保護(hù)層。
利用能夠制造MOS晶體管器件的常規(guī)工藝步驟來制作FET器件。包括在常規(guī)晶體管工藝步驟中的是pFET的N阱光刻、N阱注入、pFET薄氧化物剪裁注入、nFET的P阱光刻、P阱注入、nFET薄氧化物剪裁注入、雙柵氧化物光刻、雙柵氧化物再生長、FET柵光刻、FET柵腐蝕、熱氧化物隔板制作、nFET延伸光刻、nFET延伸注入(輕摻雜的漏(LDD)、第一隔板制作、pFET延伸光刻、pFET延伸(LDD)、第二隔板淀積、第二隔板腐蝕、nFET S/D注入光刻、nFET S/D退火。
這些晶體管工藝步驟構(gòu)成了圖1A所示的結(jié)構(gòu)中的FET器件18。具體地說，F(xiàn)ET器件包括阱注入劑(未示出)、S/D(源/漏)區(qū)14、S/D延伸(包括在區(qū)域14中)、包含多晶硅柵20、柵氧化物22和隔板24的柵區(qū)。圖中所示的隔板包括制作在柵區(qū)側(cè)壁上的各種層以及制作在襯底上的水平層。在本發(fā)明的一個(gè)實(shí)施例中，柵20和底部平板26由SiGe多晶硅組成。
如上所述，在制造FET器件的過程中，多晶-多晶電容器的底部多晶硅基底平板26被同時(shí)形成。具體地說，利用常規(guī)淀積工藝，與多晶硅柵20同時(shí)制作底部基底平板，然后，利用常規(guī)光刻和RIE，對(duì)二個(gè)多晶硅區(qū)，亦即多晶硅柵20和基底平板26進(jìn)行整平。還與隔板24同時(shí)制作隔板28，并由相同的材料組成。
接著，如圖1B所示，在包括FET器件18和底部基底平板26的襯底10的表面上制作疊層膜30。用于本發(fā)明的疊層膜只要包括多晶硅層34，可包含任何數(shù)目的材料層。在附圖中，疊層膜還包括底部絕緣層32和頂部絕緣層36。絕緣層32和36可以由選自二氧化硅、氮氧化硅和其它相似的絕緣材料的相同的或不同的絕緣材料組成。在本發(fā)明的一個(gè)實(shí)施例中，疊層膜30的二個(gè)絕緣層都由二氧化硅組成。要指出的是，頂部絕緣層在本發(fā)明中是可選的。
在圖1B所示的具體實(shí)施例中，利用本技術(shù)領(lǐng)域熟練人員眾所周知的常規(guī)淀積工藝來制作疊層膜30。例如，用包括但不局限于CVD、等離子體增強(qiáng)CVD、低壓CVD、濺射和其它相似的淀積工藝的常規(guī)淀積工藝，來制作疊層膜30的底部絕緣層32。底部絕緣層的厚度可以變化，但底部絕緣層的厚度通常約為50-1000埃，以大約100-200埃的厚度為最好。
然后，用諸如CVD、等離子體增強(qiáng)CVD之類的常規(guī)淀積工藝，在底部絕緣層的頂部上制作多晶硅層34。此多晶硅層的厚度對(duì)本發(fā)明是不嚴(yán)格的，但多晶硅層的厚度通常約為100-1000埃，以大約400-500埃的厚度為最好。
當(dāng)使用頂部絕緣層時(shí)，用與底部絕緣層相同的淀積工藝來制作頂部絕緣層。頂部絕緣層的厚度可以變化，但此絕緣層的厚度通常約為100-1000埃，以大約300-500埃的厚度為最好。在不使用頂部絕緣層的實(shí)施例中，在制作雙極窗口的過程中，可以使用掩模。
在制作結(jié)構(gòu)表面上的疊層膜30之后，利用常規(guī)光刻和RIE，在結(jié)構(gòu)中制作雙極窗口38(見圖1C)。同時(shí)，利用本技術(shù)領(lǐng)域熟練人員眾所周知的工藝步驟，用N型摻雜劑注入收集極。具體地說，借助于在頂部絕緣層36的表面上(或在多晶硅層34上)提供圖形化的光刻膠(未示出)，然后用清除這些層時(shí)有高度選擇性的諸如RIE或離子束刻蝕之類的常規(guī)腐蝕工藝，腐蝕穿過疊層膜30亦即層36、34和32，停止于先期用在FET器件制作中的保護(hù)性氮化物層上，來制作雙極窗口。利用使用諸如熱磷酸之類的化學(xué)腐蝕劑的濕法腐蝕工藝，將氮化物層腐蝕掉。要指出的是，雙極窗口被制作在子收集極區(qū)16上，且此窗口構(gòu)成隨后要制作雙極器件的區(qū)域。
接著，若有頂部絕緣層36，則利用在清除頂部絕緣體比之下方多晶硅層時(shí)有高度選擇性的常規(guī)濕法化學(xué)腐蝕工藝，從整個(gè)結(jié)構(gòu)清除頂部絕緣層36。在本發(fā)明的這一步驟中，疊層膜的多晶硅層被暴露出來。在本發(fā)明的這一步驟中，可以使用諸如緩沖HF之類的任何化學(xué)腐蝕劑。要指出的是，這一步驟也從結(jié)構(gòu)的發(fā)射極區(qū)清除上述的基底襯墊氧化物層。若不使用頂部絕緣層，則可免去這一清除步驟。
在從結(jié)構(gòu)清除可選的頂部絕緣層和基底襯墊氧化物層之后，在雙極窗口中制作SiGe外延層40，且同時(shí)在多晶硅層的暴露部分上制作SiGe多晶硅膜42，見圖1D。在本發(fā)明中，利用淀積溫度低，亦即低于900℃的淀積工藝，來制作SiGe層40和42。更具體地說，本發(fā)明這一步驟中使用的淀積溫度約為400-500℃。這二個(gè)SiGe層的厚度可以變化，且不需要相同；但在本發(fā)明中，SiGe外延層40和SiGe多晶硅膜42最好具有相同的厚度。通常，這二個(gè)低溫SiGe層的厚度各約為1000-5000埃，以各個(gè)層的厚度約為2000-2500埃最好。要指出的是，SiGe層包含P型摻雜的本征基極。
雙極區(qū)具有自對(duì)準(zhǔn)于雙極窗口38的非本征基極。另一方面，可以用非自對(duì)準(zhǔn)工藝來制作多晶-多晶電容器。然后在結(jié)構(gòu)上制作幾個(gè)犧牲層(圖中未示出)和鈍化層，例如氧化物/氮化物，并用常規(guī)方法，例如RIE進(jìn)行腐蝕，以制作犧牲隔板(圖中也未示出)，并對(duì)鈍化層50進(jìn)行圖形化。然后利用常規(guī)的離子注入工藝，用P+摻雜劑(或N+摻雜劑)對(duì)SiGe外延層40進(jìn)行摻雜。本發(fā)明這一步驟所用的最佳P+摻雜劑是硼，且最佳劑量是4×1015原子/cm2。要指出的是，在這一注入步驟中，SiGe多晶硅層42也被P+摻雜劑(N+摻雜劑)摻雜。然后清除上面使用的犧牲隔板，以便開出發(fā)射極窗口，而圖形化的鈍化層50保留在形成發(fā)射極窗口的結(jié)構(gòu)中。
用諸如CVD、等離子體增強(qiáng)CVD、濺射和其它相似的淀積工藝之類的常規(guī)淀積工藝，借助于在發(fā)射極窗口上淀積多晶硅而制作發(fā)射極。發(fā)射極多晶硅的厚度約為500-5000埃，以大約1000-1600埃的厚度為最好。然后用諸如As的N+型摻雜劑(或作為變通，用P+型摻雜劑)，對(duì)發(fā)射極多晶硅進(jìn)行重?fù)诫s，再利用常規(guī)光刻和腐蝕，對(duì)發(fā)射極多晶硅進(jìn)行圖形化。由上述工藝步驟得到的結(jié)構(gòu)被示于圖1D。利用高溫(900-1100℃)快速熱退火工藝來設(shè)定發(fā)射極深度。
然后，利用本技術(shù)領(lǐng)域熟練人員眾所周知的常規(guī)剝離工藝，從結(jié)構(gòu)清除用來對(duì)發(fā)射極多晶硅52進(jìn)行圖形化的掩模，并隨后在結(jié)構(gòu)的雙極器件區(qū)上以及包括底部基底平板的結(jié)構(gòu)區(qū)域亦即多晶-多晶電容器區(qū)上，制作腐蝕掩模46a和46b。圖1E示出了包括二個(gè)腐蝕掩模的結(jié)構(gòu)。用常規(guī)的光刻和腐蝕來制作這二個(gè)腐蝕掩模。在制作腐蝕掩模之后，利用從結(jié)構(gòu)清除這些層時(shí)有高度選擇性的常規(guī)濕法化學(xué)腐蝕工藝，清除摻雜的多晶硅膜4的暴露部分2以及疊層膜30的保留的層亦即層32和34。圖1E示出了清除摻雜的多晶硅膜的暴露部分以及疊層膜的保留的層之后的結(jié)構(gòu)。
圖1F示出了用本技術(shù)領(lǐng)域熟練人員眾所周知的常規(guī)剝離工藝清除了二種腐蝕掩模之后的結(jié)構(gòu)。具體地說，圖1E所示的結(jié)構(gòu)包括FET器件區(qū)18、完成的雙極器件區(qū)48、和多晶-多晶電容器區(qū)49。
現(xiàn)參照?qǐng)D1G，示出了除去FET器件18之后的圖1F所示結(jié)構(gòu)部分的放大圖。具體地說，圖1G僅僅示出了完成各個(gè)區(qū)域之后的結(jié)構(gòu)的雙極器件區(qū)和多晶-多晶電容器區(qū)。如圖1G所示，可以借助于首先淀積諸如Si3N4之類的絕緣層，然后對(duì)其進(jìn)行腐蝕，而在多晶-多晶電容器的暴露的邊沿上可選地制作隔板56。應(yīng)該指出的是，用來完成雙極器件和多晶-多晶電容器的工藝步驟不影響結(jié)構(gòu)的FET器件。
然后，用本技術(shù)領(lǐng)域熟練人員眾所周知的常規(guī)硅化工藝，在雙極/FET器件的選定區(qū)域中制作硅化物區(qū)。
接著，可以在FET和雙極器件上制作鈍化層和介電層，并通過這些層制作到金屬多晶硅接觸的金屬通孔或接觸柱。在制作鈍化層和介電層的過程中，使用常規(guī)的淀積工藝，并用常規(guī)光刻和腐蝕來制作接觸窗口。利用常規(guī)的淀積工藝來填充接觸窗口，而且，若有需要，則使用常規(guī)的整平工藝。
在制作鈍化層的過程中，可以使用諸如Si3N4或聚酰亞胺之類的任何常規(guī)鈍化材料；而在制作介電層的過程中，可以使用諸如SiO2或Si3N4之類的任何常規(guī)介電材料。就接觸柱而言，在本發(fā)明中可以使用諸如Ti、W、Cu、Cr、Pt之類的任何常規(guī)導(dǎo)電金屬。接著，用金屬接觸將各個(gè)器件連接起來，并用后部工藝來完成器件的制造。
圖2是圖1G所示的多晶-多晶電容器在其上已經(jīng)制作了金屬接觸58之后的俯視圖。在此圖中，多晶-多晶電容器包含底部多晶硅層26和作為電容器的頂部平板的摻雜的SiGe多晶硅層42。圖3是通過圖2的A-A’的剖面圖。如圖3所示，多晶-多晶電容器包含襯底10、STI區(qū)12、底部平板26、底部絕緣層32和頂部平板42。隔板28和56被示于多晶-多晶電容器的暴露的邊沿上；這些隔板用來使電容器的頂部平板隔離于底部平板。
要強(qiáng)調(diào)的是，本發(fā)明的多晶-多晶電容器包括至少一個(gè)含有SiGe多晶硅的平板電極。在本發(fā)明的一些實(shí)施例中，二個(gè)電極都由SiGe多晶硅組成。
雖然用其最佳實(shí)施例已經(jīng)確切地示出并描述了本發(fā)明，但本技術(shù)領(lǐng)域熟練人員可以理解，可以在形式和內(nèi)容方面作出上述的和其它的改變而不超越本發(fā)明的構(gòu)思與范圍。因此認(rèn)為本發(fā)明不局限于所述的準(zhǔn)確的形式和內(nèi)容，而是在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種在襯底上同時(shí)制作多晶-多晶電容器、MOS晶體管、和雙極晶體管的方法，它包含下列步驟在襯底上淀積和圖形化第一多晶硅層，以構(gòu)成所述電容器的第一平板電極和MOS晶體管的電極；以及在襯底上淀積和圖形化第二多晶硅層，以構(gòu)成所述電容器的第二平板電極和雙極晶體管的電極，所述第二多晶硅層包含SiGe多晶硅。
2.權(quán)利要求1的方法，其中MOS晶體管的電極包含制作在柵氧化物上的多晶硅柵，所述柵氧化物被制作在襯底的表面上，此襯底在所述多晶硅柵下方具有源區(qū)和漏區(qū)。
3.權(quán)利要求2的方法，其中的襯底是選自Si、Ge、SiGe、GaAs、InAs、層狀半導(dǎo)體襯底的半導(dǎo)體材料。
4.權(quán)利要求2的方法，其中的襯底還包含淺溝槽隔離區(qū)和子收集極區(qū)，所述子收集極區(qū)被制作在所述各個(gè)淺溝槽隔離區(qū)之間。
5.權(quán)利要求1的方法，其中可選的隔板被制作在所述多晶-多晶電容器上。
6.權(quán)利要求5的方法，其中借助于淀積、光刻和腐蝕來制作所述可選的隔板。
7.一種多晶-多晶電容器，它包含二個(gè)平板電極，其中至少一個(gè)所述平板電極由SiGe多晶硅組成，所述平板電極被絕緣體結(jié)構(gòu)分隔開。
8.權(quán)利要求7的多晶-多晶電容器，其中一個(gè)所述平板電極由多晶硅組成，而另一個(gè)平板電極由SiGe多晶硅組成。
9.權(quán)利要求7的多晶-多晶電容器，其中二個(gè)所述平板電極都由SiGe多晶硅組成。
10.權(quán)利要求7的多晶-多晶電容器，其中至少一個(gè)所述平板電極是來自FET柵或雙極發(fā)射極的多晶硅。
11.權(quán)利要求7的多晶-多晶電容器，還包括雙極器件區(qū)和FET區(qū)，其中所述電容器、雙極器件區(qū)和FET區(qū)各被隔離區(qū)電隔離。
12.一種半導(dǎo)體器件，它包含具有第一和第二平板電極的電容器，所述平板電極中的一個(gè)由第一導(dǎo)電圖形化層組成；以及具有第一和第二電極的雙極器件，所述電極中的一個(gè)由所述第一導(dǎo)電圖形化層組成；其中所述第一導(dǎo)電圖形化層由SiGe材料組成。
13.一種半導(dǎo)體結(jié)構(gòu)，它包含圖形化以構(gòu)成MOS器件的第一電極和電容器的第一平板電極的第一多晶硅層，以及圖形化以構(gòu)成雙極器件的第一電極和所述電容器的第二平板電極的第二SiGe多晶硅層，所述第二層由SiGe多晶硅組成。
全文摘要
一種在襯底上同時(shí)制作多晶－多晶電容器、MOS晶體管、雙極晶體管的方法，它包含下列步驟在襯底上淀積和圖形化第一多晶硅層，以構(gòu)成所述電容器的第一平板電極和MOS晶體管的電極，以及在襯底上淀積和圖形化第二多晶硅層，以構(gòu)成所述電容器的第二平板電極和雙極晶體管的電極。
文檔編號(hào)H01L27/04GK1619773SQ200410102169
公開日2005年5月25日 申請(qǐng)日期2001年2月28日 優(yōu)先權(quán)日2000年3月1日
發(fā)明者D·D·庫爾鮑赫, G·G·弗里曼, S·蘇坂納 申請(qǐng)人:國際商業(yè)機(jī)器公司