專利名稱：具有多方位的絕緣層上覆硅芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種絕緣層上覆硅的芯片，且特別是有關(guān)于一種表面具有多種不同方位孤立硅層的絕緣層上覆硅芯片。
背景技術(shù)：
互補(bǔ)式金屬氧化物半導(dǎo)體(complementary metal-oxide-semiconductor；CMOS)是目前超大集成電路(ultra-large scale integrated)的主流。而傳統(tǒng)上，互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)是以晶體結(jié)構(gòu)為(100)的硅材質(zhì)作為基底，換句話說(shuō)，CMOS常用的該硅基底的垂直其表面的方向?yàn)閇100]。因此，習(xí)知平面金氧半場(chǎng)效晶體管(metal-oxide-semiconductorfield-effect transistors；MOSFETs)是形成于(100)硅表面，并且在硅基底的(100)平面上形成有柵極介電層，以硅基底的(100)平面做為溝道。
由于(100)硅具有以下幾個(gè)優(yōu)點(diǎn)，所以適合用來(lái)做為半導(dǎo)體基底。第一，相較于其它結(jié)晶面，例如(110)和(111)平面，(100)平面具有較低的表面狀態(tài)密度(surface state density)。第二，(100)平面具有較高的表面電子遷移率(surface mobility of electron)，可參見(jiàn)期刊Physical Review的第4期第6號(hào)第1956頁(yè)的圖2“mobility anisotropy of electron in inversionlayers in oxidized silicon surfaces”，所以，將N型晶體管(N-channeltransistor)制作于(100)硅表面，將可以使汲極/源極之間的電流(source-to-drain current)增加到最大。第三，使用(100)硅，將有利于后續(xù)將晶圓切割成一塊塊的芯片。然而，當(dāng)P型晶體管制作于(100)硅表面時(shí)，相較于制作于其它晶面上，P型晶體管的電洞遷移率卻是最低的。
晶體管尺寸的減小，對(duì)于操作速度、電流密度以及價(jià)格方面提供了有效的改善。但是當(dāng)組件尺寸小于100nm以下，必須面臨相當(dāng)多的問(wèn)題。因此，無(wú)人嘗試以改良應(yīng)變感應(yīng)帶結(jié)構(gòu)(strain-induced band-structure)以及提升遷移率的方式以增加晶體管的驅(qū)動(dòng)電流。另外，以非傳統(tǒng)的結(jié)晶方位材質(zhì)做為半導(dǎo)體基板的方式，亦極具有發(fā)展?jié)摿Α?br> M.Kinugawa等人的美國(guó)專利第4857986號(hào)揭示一種(110)晶體平面上的短信道互補(bǔ)金屬氧化半導(dǎo)體(short channel CMOS on(110)crystalplane)，即在(110)硅單晶平面上形成CMOS。
S.Yamazaki等人的美國(guó)專利第6335231號(hào)揭示一種高可靠度絕緣層上覆硅基板的制作方法(method of fabricating a high reliable SOIsubstrate)，其絕緣層上覆硅基板的主要表面便是(110)方位。
另外，美國(guó)專利第4857986號(hào)與第6335231號(hào)皆是利用在表面為(110)方位的硅基板上制作N型或P型溝道平面晶體管，并且，兩者之間夾設(shè)一柵極介電層于(110)表面上。
一般說(shuō)來(lái)，在(100)平面上的電子遷移率較(110)平面為佳。美國(guó)專利第4857986號(hào)曾揭示制作于(100)與(110)基板的短溝道N型晶體管會(huì)具有相似的驅(qū)動(dòng)電流。然而，從最近的實(shí)驗(yàn)結(jié)果中發(fā)現(xiàn)，美國(guó)專利第4857986號(hào)的論點(diǎn)與實(shí)驗(yàn)結(jié)果不相符合，實(shí)驗(yàn)結(jié)果顯示制作于(110)硅基板的CMOS具有較差的性能。
M.Aoki等人的美國(guó)專利第4768076號(hào)揭示一種利用再結(jié)晶方法備制不同晶體平面的CMOS(recrystallized CMOS with different crystalplanes)，NMOS形成于(100)平面，而PMOS則形成于(110)平面，將COMS整合芯片堆棧制作于具(110)或(023)平面的半導(dǎo)體基底上，以增加操作速度，然而，該堆棧半導(dǎo)體組件的制作相當(dāng)困難。
L.Forbes等人的美國(guó)專利第6483171號(hào)揭示一種沿著高階方位切割基板并且制作垂直深次微米N型或P型晶體管于該基板的(110)、(111)、(311)、或(511)表面的方法，有別于習(xí)知的平面晶體管，L.Forbes等人將汲極/源極制作于垂直晶圓表面的方向，并具有側(cè)壁柵極層或背向柵極，然而，該方法的制作困難度亦相當(dāng)高。
S.Yoshikawa等人的美國(guó)專利第5384473號(hào)”semiconductor bodyhaving element formation surfaces with different orientations”，利用將兩塊不同結(jié)晶平面((100)與(110))的基板結(jié)合為一，再將N型溝道晶體管制作于(100)面上，且將P型溝道晶體管制作于(110)面上。
M.Hasegawa等人的美國(guó)專利第4933298號(hào)揭示一種制作高速度的絕緣層上覆硅的半導(dǎo)體組件(method of making high speed semiconductordevice having a silicon-on-insulator substrate)，利用一(110)硅基板與一(100)硅層制作絕緣層上覆硅基板，在絕緣層上形成一開(kāi)口以露出(110)面，再于(110)面上形成(110)硅層，然而，固相磊晶(solid phase epitaxial)成長(zhǎng)速度相當(dāng)緩慢，需耗費(fèi)相當(dāng)多的制程時(shí)間。
為了大幅提升晶體管的操作速度，符合P型晶體管在(110)硅表面有最大電洞遷移率以及N型晶體管在(100)硅表面有最大電子遷移率的精神，此外還配合半導(dǎo)體基板演進(jìn)為絕緣層上覆硅(silicon on insulator；SOI)的趨勢(shì)，吾人積極研究一種新的半導(dǎo)體組件結(jié)構(gòu)。

發(fā)明內(nèi)容
有鑒于此，為了解決上述問(wèn)題，本實(shí)用新型主要目的在于提供一種具有多方位的絕緣層上覆硅芯片。
本實(shí)用新型的主要目的在于提供一種具有多方位的絕緣層上覆硅芯片，利用在絕緣層上覆硅基底表面形成多種不同方位的結(jié)晶面，使P型與N型晶體管可分別設(shè)置于適當(dāng)?shù)姆轿唤Y(jié)晶面，例如P型晶體管形成于(110)面上方且N型晶體管形成于(100)面上方，以大幅提升整個(gè)芯片的操作速度。
本實(shí)用新型的主要特征在于在單一絕緣層上覆硅芯片上形成有多種不同方位的孤立硅層，并且將P型晶體管設(shè)置于表面方位為(110)的孤立硅層上方，將N型晶體管設(shè)置于表面方位為(100)的孤立硅層上方。如此一來(lái)，P型晶體管會(huì)具有良好的電洞遷移率，N型晶體管會(huì)具有良好的電子遷移率。
為獲致上述的目的，本實(shí)用新型提出一種具有多方位的絕緣層上覆硅芯片，主要是包括一硅基底、設(shè)置于上述硅基底表面的一絕緣層、設(shè)置于上述絕緣層的部分表面的一孤立第一硅層以及設(shè)置于上述絕緣層的部分表面的一孤立第二硅層。上述絕緣層。上述孤立第一硅層的表面具有一第一方位，且上述孤立第二硅層的表面具有一第二方位。
根據(jù)本實(shí)用新型，該具有多方位的絕緣層上覆硅芯片更包括設(shè)置于上述孤立第一硅層表面的一第一型晶體管與設(shè)置于上述孤立第二硅層表面的一第二型晶體管。
根據(jù)本實(shí)用新型的一種實(shí)施樣態(tài)，上述第一方位為(110)，上述第一型晶體管則為P型溝道晶體管。上述第二方位為(100)，上述第二型晶體管則為N型溝道晶體管。
根據(jù)本實(shí)用新型的另一種實(shí)施樣態(tài)，上述第一方位為(023)，上述第一型晶體管則為P型溝道晶體管。上述第二方位為(100)，第二型晶體管則為N型溝道晶體管。
如前所述，上述孤立第一硅層與上述孤立第二硅層皆分別可以由多層不同方位的堆棧層所構(gòu)成。上述孤立第一硅層的堆棧層至少包括一(100)層以及設(shè)置于上述(100)層表面的一(110)層。上述(110)層的厚度大體為10-500。另外，上述孤立第二硅層的堆棧層至少包括設(shè)置于表面的一(100)層。
如前所述，上述孤立第一硅層的厚度大體為10-1000，而上述孤立第二硅層的厚度分別大體為10-1000。其中，上述孤立第一硅層與上述孤立第二硅層分別具有不相同的厚度。
如前所述，上述孤立第一硅層與上述孤立第二硅層可以具有鈍化或圓化的角落(corner)。
如前所述，上述絕緣層可為一介電材質(zhì)(dielectric material)，也可為結(jié)晶性材質(zhì)(crystalline material)，或是至少包括一結(jié)晶層，設(shè)置于上述絕緣層與上述第一硅層或上述第二硅層之間的界面處。上述絕緣層例如為氧化硅或氧化鋁。
又，本實(shí)用新型也提出一種具有多方位的絕緣層上覆硅芯片，主要是包括一硅基底、設(shè)置于上述硅基底表面的一絕緣層、設(shè)置于上述絕緣層的部分表面的一孤立第一硅層以及設(shè)置于上述絕緣層的部分表面的一孤立第二硅層。上述第一硅層具有(110)表面，并且上述第二硅層具有(100)表面。


圖1A至圖1D是分別顯示根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的不同較佳實(shí)施例的結(jié)構(gòu)剖面圖。
圖2是顯示根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的一較佳實(shí)施例的部分結(jié)構(gòu)立體圖。
圖3A至圖3E是分別顯示根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的一較佳實(shí)施例的制程剖面圖。
圖4A至圖4F是分別顯示根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的另一較佳實(shí)施例的制程剖面圖。
圖5A至圖5E是分別顯示根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的另一較佳實(shí)施例的制程剖面圖。
圖6A至圖6F是分別顯示根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的另一較佳實(shí)施例的制程剖面圖。
圖7A至圖7F是分別顯示根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的另一較佳實(shí)施例的制程剖面圖。
符號(hào)說(shuō)明100、300、400、500、600、700-硅基底；102、302、402、502、602、702-絕緣層；104、314、404a、506b、606b、704b-孤立第一硅層；106、311、510a、614、708a-孤立第二硅層；(h，k，l)-第一方位；(h′，k′，l′)-第二方位；120-(100)層；t1-孤立第一硅層的厚度；t2-孤立第二硅層的厚度；112、326、414、526、622、714-第一型晶體管；118、320、420、520、628、720-第二型晶體管；108、114、316、322、、410、416、522、516、61 8、624、710、716-柵極介電層；110、116、318、324、412、418、524、518、620、626、710、716-柵極層；105-孤立硅層；304、404、506、606、704-第一硅層；306、408、508、608-光阻層；S300、S600-離子布植程序；308-非晶質(zhì)硅層；310、406、510、612、708-第二硅層；406a-殘留第二硅層；408-孤立堆棧的第一硅層與第二硅層；
504、604-硅層；506a、606a、704a-殘留第一硅層；610-非晶質(zhì)硅層；612a-殘留硅層。
具體實(shí)施方式
為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下以下請(qǐng)配合參考圖1A至圖1D的結(jié)構(gòu)剖面圖以及圖2的部分結(jié)構(gòu)立體圖，說(shuō)明根據(jù)本實(shí)用新型的較佳實(shí)施例。
請(qǐng)參照?qǐng)D1A，本實(shí)用新型的具有多方位的絕緣層上覆硅芯片，主要可包括一硅基底100、一絕緣層102、一孤立第一硅層104以及一孤立第二硅層106。
絕緣層102設(shè)置于硅基底100表面，其材質(zhì)例如為一介電材質(zhì)(dielectric material)，例如氧化硅或氧化鋁，并且絕緣層102可以整個(gè)材質(zhì)皆為結(jié)晶性材質(zhì)(crystalline material)，或是至少包括一結(jié)晶層，使結(jié)晶層設(shè)置于絕緣層102與孤立第一硅層104或孤立第二硅層106之間的界面處。
孤立第一硅層104設(shè)置于絕緣層102的部分表面，且孤立第一硅層104的表面具有一第一方位(h，k，l)。并且，孤立第二硅層106設(shè)置于絕緣層102的部分表面，且孤立第二硅層106的表面具有一第二方位(h′，k′，l′)。第一方位(h，k，l)與第二方位(h′，k′，l′)相異，例如為(100)、(023)、(311)、(511)、(111)或任何其它的結(jié)晶方位。一較佳實(shí)施例為孤立第一硅層104的第一方位(h，k，l)為(110)，則后續(xù)將可于孤立第一硅層104表面設(shè)置一P型溝道晶體管，至于孤立第二硅層106的第二方位(h′，k′，l′)則為(100)，后續(xù)將可于孤立第二硅層106表面設(shè)置一N型溝道晶體管。另一較佳實(shí)施例為孤立第一硅層104的第一方位(h，k，l)為(023)，則后續(xù)將可于孤立第一硅層104表面設(shè)置一P型溝道晶體管，至于孤立第二硅層106的第二方位(h′，k′，l′)則為(100)，后續(xù)將可于孤立第二硅層106表面設(shè)置一N型溝道晶體管。
請(qǐng)參照?qǐng)D1B，孤立第一硅層104可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第一方位(h，k，l)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層120與一(110)層，而(110)層120設(shè)置于(100)層上方，即為孤立第一硅層104的頂層(top layer)，且(110)層的厚度大體為10-500。另外，孤立第二硅層106可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第二方位(h′，k′，l′)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層，且設(shè)置于孤立第二硅層106的頂層。
請(qǐng)參照?qǐng)D1C，孤立第一硅層104的厚度t1大體為10-1000，而孤立第二硅層106的厚度t2分別大體為10-1000。孤立第一硅層104的厚度t1與孤立第二硅層106的厚度t2可不相同，兩者厚度的關(guān)系在此并不加以限制。再者，孤立第一硅層104與孤立第二硅層106皆可以為復(fù)數(shù)，而同樣具有第一方位(h，k，l)的各個(gè)孤立第一硅層104也可以具有不相同的厚度，同樣具有第二方位(h′，k′，l′)的各個(gè)孤立第二硅層106也可以具有不相同的厚度。
請(qǐng)參照?qǐng)D1D，孤立第一硅層104與孤立第二硅層106可以具有鈍化或圓化的角落(corner)，以避免漏電流(leakage current)的產(chǎn)生。
請(qǐng)繼續(xù)參考圖1A，本實(shí)用新型的具有多方位的絕緣層上覆硅芯片，更可包括一第一型晶體管112與一第二型晶體管118。第一型晶體管112設(shè)置于孤立第一硅層104表面，且第二型晶體管118設(shè)置于孤立第二硅層106表面。第一型晶體管112可至少包括一柵極介電層108、一柵極層110以及一汲極/源極(S/D)，第二型晶體管118可至少包括一柵極介電層114、一柵極層116以及一汲極/源極(S/D)，第一型晶體管112與第二型晶體管118例如為任何習(xí)知晶體管結(jié)構(gòu)，在此并不加以贅述。特別注意的是，當(dāng)孤立第一硅層104的第一方位(h，k，l)或孤立第二硅層106的第二方位(h′，k′，l′)是為(110)時(shí)，設(shè)置于其上方的晶體管最好為P型晶體管，則設(shè)置于(110)上的P型晶體管會(huì)具有良好的電洞遷移率(mobility)，另外，當(dāng)孤立第一硅層104的第一方位(h，k，l)或孤立第二硅層106的第二方位(h′，k′，l′)是為(100)時(shí)，設(shè)置于其上方的晶體管最好為N型晶體管，則設(shè)置于(100)上的N型晶體管會(huì)具有良好的電子遷移率(mobility)。然而，P型晶體管并不僅限于設(shè)置于(110)面上方，N型晶體管并不僅限于設(shè)置于(100)面上方，皆可形成于其它方位面上方。
請(qǐng)參照?qǐng)D2，是顯示尚未形成晶體管的本實(shí)用新型的具有多方位的絕緣層上覆硅芯片。孤立硅層104、105與106皆可以為孤立第一硅層或孤立第二硅層，且孤立第一硅層與孤立第二硅層的數(shù)目可以為單數(shù)或復(fù)數(shù)，在此并不加以限制，只要符合本實(shí)用新型的主要精神，即單一絕緣層上覆硅芯片上具有各種不同方位的孤立硅層，而P型晶體管最好設(shè)置于表面為(110)方位的孤立硅層上方，N型晶體管最好設(shè)置于表面為(100)方位的孤立硅層上方。
本實(shí)用新型的具有多方位的絕緣層上覆硅芯片，后續(xù)更可依據(jù)習(xí)知或任何半導(dǎo)體技術(shù)，視需要而設(shè)置內(nèi)連導(dǎo)線，并且以介電材質(zhì)隔離各層內(nèi)連導(dǎo)線，更可以一保護(hù)層包覆整個(gè)芯片。
實(shí)施例1以下請(qǐng)參照?qǐng)D3A到圖3E，說(shuō)明根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的一較佳實(shí)施例。
首先，請(qǐng)先參照?qǐng)D3A，先提供一硅基底300，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，形成一絕緣層302于硅基底300表面，以形成堆棧的硅基底300與絕緣層302。絕緣層302的材質(zhì)例如為氧化鋁或氧化硅。絕緣層302可以整個(gè)材質(zhì)皆為結(jié)晶性材質(zhì)(crystalline material)，但至少表面為一結(jié)晶層，使結(jié)晶層設(shè)置于絕緣層302與后續(xù)形成的硅層之間的界面處。然后，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，形成一第一硅層304于絕緣層302表面，其中第一硅層302表面具有一第一方位(h，k，l)。第一硅層304可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第一方位(h，k，l)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層與一(110)層，而(110)層設(shè)置于(100)層上方，即為第一硅層104的頂層，且(110)層的厚度大體為10-500。
接著，請(qǐng)先參照?qǐng)D3B，先例如利用旋涂法(spin coating)形成一光阻層306于第一硅層304的特定區(qū)域表面，然后，以光阻層306為罩幕，實(shí)施一離子布植程序S300，實(shí)行方法例如射線式離子布植(beam-line ionimplantation) 或浸入式電漿離子布植(plasma immersion ionimplantation；PIII)，例如以硅離子、鍺離子或氬離子，布植深度約為第一硅層304厚度的一半，使受到離子布植S300的第一硅層304區(qū)域轉(zhuǎn)變形成一非晶質(zhì)硅層308。
接著，請(qǐng)先參照?qǐng)D3C，例如于溫度約為500-600℃進(jìn)行一固相磊晶(solidphase epitaxy)程序，使得非晶質(zhì)硅層308區(qū)域，以絕緣層302為做為晶種，發(fā)生再結(jié)晶，以形成表面具有一第二方位(h′，k′，l′)的一第二硅層310。絕緣層302可以為整個(gè)結(jié)晶性材質(zhì)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，但至少表面為一結(jié)晶層，則堆棧層至少包括一(100)層，且設(shè)置于孤立第二硅層106的頂層。因此，絕緣層302的一較佳實(shí)施例為氧化鋁，即藍(lán)寶石(sapphire)，另一較佳實(shí)施例為堆棧在一氧化硅材質(zhì)上方的一藍(lán)寶石層。其中，第二方位(h′，k′，l′)與第一方位(h，k，l)并不相同。較佳實(shí)施例為第一方位(h，k，l)是(110)，第二方位(h′，k′，l′)是(100)，而絕緣層302表層為(0，1，-1，2)的藍(lán)寶石設(shè)置于一氧化硅材質(zhì)上方。然后去除光阻層306。而第二硅層310的厚度t2分別大體為10-1000。第一硅層104的厚度與第二硅層310的厚度可以不相同，兩者厚度的關(guān)系在此并不加以限制。
接著，請(qǐng)參照?qǐng)D3D，再利用適當(dāng)?shù)墓庾鑼幼鰹檎诒?，選擇性蝕刻第一硅層304與第二硅層310，以分別將第一硅層304與第二硅層310形成一孤立第一硅層314與孤立第二硅層311。
最后，請(qǐng)參照?qǐng)D3E，分別形成一第一型晶體管326于孤立第一硅層314上方與一第二型晶體管320于孤立第二層311上方。第一型晶體管326與第二型晶體管320可以為任何習(xí)知的晶體管結(jié)構(gòu)，包括一柵極層318、324以及設(shè)置于柵極層318、324與孤立硅層(孤立第一硅層314與孤立第二硅層311)之間的一柵極介電層316、322。較佳實(shí)施例為當(dāng)孤立第一硅層314表面的方位為(110)時(shí)，第一型晶體管326為P型晶體管，則可提升電洞遷移率，而當(dāng)孤立第二硅層311表面的方位為(100)時(shí)，第二型晶體管320為N型晶體管，則可提升電子遷移率。其中，第一型晶體管326與第二型晶體管320可依據(jù)任何習(xí)知晶體管的制作方法而形成，并非本實(shí)用新型的主要重點(diǎn)，在此并不加以贅述。最后再例如利用離子布植法形成一源極/汲極(S/D)于第一型晶體管326與第二型晶體管320兩側(cè)的基底內(nèi)。
實(shí)施例2以下請(qǐng)參照?qǐng)D4A到圖4F，說(shuō)明根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的另一較佳實(shí)施例。
首先，請(qǐng)先參照?qǐng)D4A，先提供一硅基底400，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，形成一絕緣層402于硅基底400表面，以形成堆棧的硅基底400與絕緣層402。絕緣層402的材質(zhì)例如為氧化鋁或氧化硅。絕緣層402可以整個(gè)材質(zhì)皆為結(jié)晶性材質(zhì)(crystalline material)，但表面至少為一結(jié)晶層。然后，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，依序形成一第一硅層404于絕緣層402表面以及依第二硅層406于第一硅層404表面，其中第一硅層404表面具有一第一方位(h，k，l)。第一硅層404可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第一方位(h，k，l)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層與一(110)層，而(110)層設(shè)置于(100)層上方，即為第一硅層404的頂層，且(110)層的厚度大體為10-500。同樣的，第二硅層406表面具有一第一方位(h′，k′，l′)。第二硅層406可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第二方位(h′，k′，l′)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層，設(shè)置于第二硅層406的頂層，且(100)層的厚度大體為10-500。
接著，請(qǐng)先參照?qǐng)D4B，先例如利用旋涂法(spin coating)形成一光阻層408于第二硅層406的特定區(qū)域表面。
然后，請(qǐng)先參照?qǐng)D4C，以光阻層408為罩幕，實(shí)施一適當(dāng)蝕刻程序，例如非等向性干蝕刻法，選擇性蝕刻未被光阻層408所覆蓋的第二硅層406，以去除部分第二硅層406，露出部分第一硅層404表面，且留下部分第二硅層406a。
接著，請(qǐng)先參照?qǐng)D4D，以適當(dāng)溶液去除光阻層408。
接著，請(qǐng)先參照?qǐng)D4E，再以適當(dāng)?shù)倪x擇性蝕刻去除部分第一硅層404與部分殘留第二硅層406a，以于露出第一硅層404的區(qū)域形成一孤立第一硅層404a，且于殘留第二硅層406a的區(qū)域形成一孤立堆棧的第一硅層與第二硅層408。
最后，請(qǐng)參照?qǐng)D4F，分別形成一第一型晶體管414于孤立第一硅層404a上方與一第二型晶體管420于孤立堆棧的第一硅層與第二硅層408上方。第一型晶體管414與第二型晶體管420可以為任何習(xí)知的晶體管結(jié)構(gòu)，包括一柵極層412、418以及設(shè)置于柵極層412、418與孤立硅層(孤立第一硅層404a與孤立堆棧的第一硅層與第二硅層408)之間的一柵極介電層410、416。較佳實(shí)施例為當(dāng)孤立第一硅層404a表面的方位為(110)時(shí)，第一型晶體管414為P型晶體管，則可提升電洞遷移率，而當(dāng)孤立堆棧的第一硅層與第二硅層408的表面的方位為(100)時(shí)，第二型晶體管420為N型晶體管，則可提升電子遷移率。其中，第一型晶體管414與第二型晶體管420可依據(jù)任何習(xí)知晶體管的制作方法而形成，并非本實(shí)用新型的主要重點(diǎn)，在此并不加以贅述。最后再例如利用離子布植法形成一源極/汲極(S/D)于第一型晶體管414與第二型晶體管420兩側(cè)的基底內(nèi)。
實(shí)施例3以下請(qǐng)參照?qǐng)D5A到圖5E，說(shuō)明根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的一較佳實(shí)施例。
首先，請(qǐng)先參照?qǐng)D5A，先提供一硅基底500，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，形成一絕緣層502于硅基底500表面，以形成堆棧的硅基底500與絕緣層502。絕緣層502的材質(zhì)例如為氧化鋁或氧化硅。絕緣層502可以整個(gè)材質(zhì)皆為結(jié)晶性材質(zhì)(crystalline material)，但表面至少為一結(jié)晶層，使結(jié)晶層設(shè)置于絕緣層502與后續(xù)形成的硅層之間的界面處。然后，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(CVD)，形成一硅層504于絕緣層502表面。然后，同樣地，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(CVD)，形成一第一硅層506于硅層504表面，其中第一硅層506表面具有一第一方位(h，k，l)。第一硅層506可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第一方位(h，k，l)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層與一(110)層，(110)層設(shè)置于(100)層上方，即為第一硅層506的頂層，且(110)層的厚度大體為10-500。
接著，請(qǐng)先參照?qǐng)D5B，先例如利用旋涂法(spin coating)形成一光阻層508于第一硅層506的特定區(qū)域表面，然后，以光阻層508為罩幕，實(shí)施一適當(dāng)蝕刻程序，例如非等向性干蝕刻法，選擇性蝕刻未被光阻層508所覆蓋的第一硅層506，以去除部分第一硅層506，露出部分硅層504表面，且留下部分第一硅層506a。
接著，請(qǐng)先參照?qǐng)D5C，例如于溫度約為500-900℃進(jìn)行一選擇性磊晶成長(zhǎng)(selective epitaxy growth)程序，例如以化學(xué)氣相沉積法(CVD)進(jìn)行，以硅烷(silane)和氯化氫(hydrogen chloride)作為前驅(qū)物，于硅層504上方形成表面具有一第二方位(h′，k′，l′)的一第二硅層510，其中預(yù)先形成的硅層504可先形成表面具有一第二方位(h′，k′，l′)，硅層504可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第二方位(h′，k′，l′)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層，設(shè)置硅層504的頂層，且(100)層的厚度大體為10-500。并且，第二硅層510可以為整個(gè)結(jié)晶性材質(zhì)所構(gòu)成，則該結(jié)晶即為第二方位(h′，k′，l′)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層，設(shè)置第二硅層510的頂層，且(100)層的厚度大體為10-500。第一方位(h，k，l)與第二方位(h′，k′，l′)相異。而殘留第一硅層506a與第二硅層510的厚度分別大體為10-1000。殘留第一硅層506a與第二硅層510的厚度可以不相同，兩者厚度的關(guān)系在此并不加以限制。
接著，請(qǐng)參照?qǐng)D5D，先以適當(dāng)溶液去除光阻層508后，再利用其它適當(dāng)?shù)墓庾鑼幼鰹檎诒危x擇性蝕刻殘留第一硅層506a與第二硅層510，以分別將殘留第一硅層506a與第二硅層510形成堆棧于殘留硅層504a上方的一孤立第一硅層506b與一孤立第二硅層510a。
最后，請(qǐng)參照?qǐng)D5E，分別形成一第一型晶體管526于孤立第一硅層506b上方與一第二型晶體管520于孤立第二層510a上方。第一型晶體管526與第二型晶體管520可以為任何習(xí)知的晶體管結(jié)構(gòu)，包括一柵極層524、518以及設(shè)置于柵極層524、518與孤立硅層(孤立第一硅層506b與孤立第二硅層510a)之間的一柵極介電層522、516。較佳實(shí)施例為當(dāng)孤立第一硅層506b表面的方位為(110)時(shí)，第一型晶體管526為P型晶體管，則可提升電洞遷移率，而當(dāng)孤立第二硅層510a表面的方位為(100)時(shí)，第二型晶體管520為N型晶體管，則可提升電子遷移率。其中，第一型晶體管526與第二型晶體管520可依據(jù)任何習(xí)知晶體管的制作方法而形成，并非本實(shí)用新型的主要重點(diǎn)，在此并不加以贅述。最后再例如利用離子布植法形成一源極/汲極(S/D)于第一型晶體管526與第二型晶體管520兩側(cè)的基底內(nèi)。
實(shí)施例4以下請(qǐng)參照?qǐng)D6A到圖6F，說(shuō)明根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的一較佳實(shí)施例。
首先，請(qǐng)先參照?qǐng)D6A，先提供一硅基底600，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，形成一絕緣層602于硅基底600表面，以形成堆棧的硅基底600與絕緣層602。絕緣層602的材質(zhì)例如為氧化鋁或氧化硅。絕緣層602可以整個(gè)材質(zhì)皆為結(jié)晶性材質(zhì)(crystalline material)，但表面至少為一結(jié)晶層，使結(jié)晶層設(shè)置于絕緣層602與后續(xù)形成的硅層之間的界面處。然后，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，形成一硅層604于絕緣層602表面。接著，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemicalvapor deposition；CVD)，形成一第一硅層606于硅層604表面，其中第一硅層606表面具有一第一方位(h，k，l)，第一硅層606可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第一方位(h，k，l)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層與一(110)層，而(110)層設(shè)置于(100)層上方，即(110)層為第一硅層606的頂層，且(110)層的厚度大體為10-500。
接著，請(qǐng)先參照?qǐng)D6B，先例如利用旋涂法(spin coating)形成一光阻層608于第一硅層606的特定區(qū)域表面。
然后，請(qǐng)先參照?qǐng)D6C，以光阻層608為罩幕，實(shí)施一離子布植程序S600，實(shí)行方法例如射線式離子布植(beam-line ion implantation)或浸入式電漿離子布植(plasma immersion ion implantation；PIII)，例如以硅離子、鍺離子或氬離子，布植深度可能大于第一硅層606，也就是第一硅層606下方的硅層604也可能被施以離子布植S600，如此一來(lái)，受到離子布植S600的區(qū)域會(huì)轉(zhuǎn)變形成一非晶質(zhì)硅層610。
接著，請(qǐng)先參照?qǐng)D6D，例如于溫度約為500-600℃進(jìn)行一固相磊晶(solidphase epitaxy)程序，使得非晶質(zhì)硅層610區(qū)域，以其下方的硅層604為做為晶種，發(fā)生再結(jié)晶，以形成表面具有一第二方位(h′，k′，l′)的結(jié)晶層，則結(jié)晶層與其下方的硅層604共同形成一第二硅層612，其中預(yù)先形成的硅層604表面可先形成一第二方位(h′，k′，l′)，硅層604可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第二方位(h′，k′，l′)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層設(shè)置于硅層604上方，且(100)層的厚度大體為10-500。如此一來(lái)，以硅層604為晶種而在結(jié)晶所形成的第二硅層612，也會(huì)具有一第二方位(h′，k′，l′)。其中，第二方位(h′，k′，l′)與第一方位(h，k，l)并不相同。較佳實(shí)施例為第一方位(h，k，l)是(110)，第二方位(h′，k′，l′)是(100)。然后，去除光阻層608。而第一硅層606a與第二硅層612的厚度分別大體為10-1000。第一硅層606a的厚度與第二硅層612的厚度可以不相同，兩者厚度的關(guān)系在此并不加以限制。
接著，請(qǐng)參照?qǐng)D6E，再利用適當(dāng)?shù)墓庾鑼幼鰹檎诒?，選擇性蝕刻第一硅層606a與第二硅層612，以分別將第一硅層606a與第二硅層612形成堆棧于殘留硅層612a表面的一孤立第一硅層606b與孤立第二硅層614。
最后，請(qǐng)參照?qǐng)D6F，分別形成一第一型晶體管622于孤立第一硅層606b上方與一第二型晶體管628于孤立第二層614上方。第一型晶體管622與第二型晶體管628可以為任何習(xí)知的晶體管結(jié)構(gòu)，包括一柵極層620、626以及設(shè)置于柵極層620、626與孤立硅層(孤立第一硅層606b與孤立第二硅層614)之間的一柵極介電層618、624。較佳實(shí)施例為當(dāng)孤立第一硅層606b表面的方位為(110)時(shí)，第一型晶體管622為P型晶體管，則可提升電洞遷移率，而當(dāng)孤立第二硅層614表面的方位為(100)時(shí)，第二型晶體管628為N型晶體管，則可提升電子遷移率。其中，第一型晶體管622與第二型晶體管628可依據(jù)任何習(xí)知晶體管的制作方法而形成，并非本實(shí)用新型的主要重點(diǎn)，在此并不加以贅述。最后再例如利用離子布植法形成一源極/汲極(S/D)于第一型晶體管622與第二型晶體管628兩側(cè)的基底內(nèi)。
實(shí)施例5以下請(qǐng)參照?qǐng)D7A到圖7F，說(shuō)明根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法的一較佳實(shí)施例。
首先，請(qǐng)先參照?qǐng)D7A，先提供一硅基底700，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemical vapor deposition；CVD)，形成一絕緣層702于硅基底700表面，以形成堆棧的硅基底700與絕緣層702。絕緣層702的材質(zhì)例如為氧化鋁或氧化硅。絕緣層702可以整個(gè)材質(zhì)皆為結(jié)晶性材質(zhì)(crystalline material)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，至少包括一結(jié)晶層，使結(jié)晶層設(shè)置于絕緣層702與后續(xù)形成的硅層之間的界面處，結(jié)晶層例如為一(100)層。然后，再例如以適當(dāng)?shù)某练e法，例如化學(xué)氣相沉積法(chemicalvapor deposition；CVD)，形成一第一硅層704于絕緣層702表面。其中第一硅層704表面具有一第一方位(h，k，l)，第一硅層704可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第一方位(h，k，l)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層與一(110)層，而(110)層設(shè)置于(100)層上方，即(110)層為第一硅層704的頂層，且(110)層的厚度大體為10-500。
接著，請(qǐng)先參照?qǐng)D7B，先例如利用旋涂法(spin coating)形成一光阻層706于第一硅層704的特定區(qū)域表面。然后，以適當(dāng)蝕刻程序，例如非等向性干蝕刻，選擇性蝕刻未被光阻層所遮蔽的第一硅層704，以露出絕緣層702表面，留下殘留第一硅層704a。
然后，請(qǐng)先參照?qǐng)D7C，例如于溫度約為500-600℃進(jìn)行一磊晶成長(zhǎng)程序，例如以化學(xué)氣相沉積法(CVD)進(jìn)行，以形成一第二硅層708，第二硅層708表面具有一第二方位(h′，k′，l′)，第二硅層708可由一整個(gè)連續(xù)結(jié)晶塊材所構(gòu)成，則該結(jié)晶即為第二方位(h′，k′，l′)，也可以由復(fù)數(shù)堆棧層所構(gòu)成，則堆棧層至少包括一(100)層設(shè)置于第二硅層708的頂層，且(110)層的厚度大體為10-500。其中，第二方位(h′，k′，l′)與第一方位(h，k，l)并不相同。較佳實(shí)施例為第一方位(h，k，l)是(110)，第二方位(h′，k′，l′)是(100)。
然后，請(qǐng)先參照?qǐng)D7D，例如以適當(dāng)溶液去除光阻層706。殘留第一硅層704a與第二硅層708的厚度分別大體為10-1000。第一硅層704a與第二硅層708的厚度可以不相同，兩者厚度的關(guān)系在此并不加以限制。
接著，請(qǐng)參照?qǐng)D7E，再利用適當(dāng)?shù)墓庾鑼幼鰹檎诒危x擇性蝕刻殘留第一硅層704a與第二硅層708，以分別將殘留第一硅層704a與第二硅層708形成一孤立第一硅層704b與孤立第二硅層708a。
最后，請(qǐng)參照?qǐng)D7F，分別形成一第一型晶體管714于孤立第一硅層704b上方與一第二型晶體管720于孤立第二層708a上方。第一型晶體管714與第二型晶體管720可以為任何習(xí)知的晶體管結(jié)構(gòu)，包括一柵極層712、718以及設(shè)置于柵極層710、716與孤立硅層(孤立第一硅層704b與孤立第二硅層708a)之間的一柵極介電層710、716。較佳實(shí)施例為當(dāng)孤立第一硅層704b表面的方位為(110)時(shí)，第一型晶體管714為P型晶體管，則可提升電洞遷移率，而當(dāng)孤立第二硅層708a表面的方位為(100)時(shí)，第二型晶體管720為N型晶體管，則可提升電子遷移率。其中，第一型晶體管714與第二型晶體管720可依據(jù)任何習(xí)知晶體管的制作方法而形成，并非本實(shí)用新型的主要重點(diǎn)，在此并不加以贅述。最后再例如利用離子布植法形成一源極/汲極(S/D)于第一型晶體管714與第二型晶體管720兩側(cè)的基底內(nèi)。
實(shí)用新型優(yōu)點(diǎn):
1.根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片，可依需要將不同類型的組件放在不同方位的表面，以發(fā)揮組件的最佳效能，例如可將P型晶體管設(shè)置于(110)面上方且將N型晶體管設(shè)置于(100)面上方，使同一芯片上的P型與N型晶體管皆具有最大的遷移率，如此，可以大幅提升整個(gè)芯片的操作速度。
2.根據(jù)本實(shí)用新型的具有多方位的絕緣層上覆硅芯片的制作方法，提供多種制作方法，皆可利用目前的半導(dǎo)體制程技術(shù)加以完成，方法簡(jiǎn)單，容易掌控，技術(shù)不復(fù)雜。
權(quán)利要求1.一種具有多方位的絕緣層上覆硅芯片，其特征在于包括一硅基底；一絕緣層，設(shè)置于上述硅基底表面；一孤立第一硅層，設(shè)置于上述絕緣層的部分表面，其中上述孤立第一硅層的表面具有一第一方位；以及一孤立第二硅層，設(shè)置于上述絕緣層的部分表面，其中上述孤立第二硅層的表面具有一第二方位。
2.根據(jù)權(quán)利要求1所述的具有多方位的絕緣層上覆硅芯片，其特征在于更包括一第一型晶體管，設(shè)置于上述孤立第一硅層表面；以及一第二型晶體管，設(shè)置于上述孤立第二硅層表面。
3.根據(jù)權(quán)利要求2所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述第一方位是(110)，且上述第一型晶體管是P型通道晶體管。
4.根據(jù)權(quán)利要求2所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述第二方位是(100)，且上述第二型晶體管是N型通道晶體管。
5.根據(jù)權(quán)利要求2所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述第一方位是(023)，且上述第一型晶體管是P型通道晶體管。
6.根據(jù)權(quán)利要求5所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述第二方位是(100)，且第二型晶體管是N型通道晶體管。
7.根據(jù)權(quán)利要求1所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第一硅層是由多層不同方位的堆棧層所構(gòu)成。
8.根據(jù)權(quán)利要求7所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第一硅層的堆棧層包括一(100)層；以及一(110)層，設(shè)置于上述(100)層表面。
9.根據(jù)權(quán)利要求8所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述(110)層的厚度為10～500。
10.根據(jù)權(quán)利要求1所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第二硅層是由多層不同方位的堆棧層所構(gòu)成。
11.根據(jù)權(quán)利要求10所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第二硅層的堆棧層至少包括設(shè)置于表面的一(100)層。
12.根據(jù)權(quán)利要求1所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第一硅層與上述孤立第二硅層分別具有不相同的厚度。
13.根據(jù)權(quán)利要求1所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第一硅層與上述孤立第二硅層具有鈍化或圓化的角落。
14.根據(jù)權(quán)利要求1所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述絕緣層至少包括一結(jié)晶層，設(shè)置于上述絕緣層與上述孤立第一硅層或上述孤立第二硅層之間的界面處。
15.一種具有多方位的絕緣層上覆硅芯片，其特征在于包括一硅基底；一絕緣層，設(shè)置于上述硅基底表面；一孤立第一硅層，設(shè)置于上述絕緣層的部分表面，其中上述孤立第一硅層具有(110)表面；以及一孤立第二硅層，設(shè)置于上述絕緣層的部分表面，其中上述第二硅層具有(100)表面。
16.根據(jù)權(quán)利要求15所述的具有多方位的絕緣層上覆硅芯片，其特征在于更包括一P型晶體管，設(shè)置于上述孤立第一硅層表面；以及一N型晶體管，設(shè)置于上述孤立第二硅層表面。
17.根據(jù)權(quán)利要求15所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第一硅層與上述孤立第二硅層分別具有不相同的厚度。
18.根據(jù)權(quán)利要求15所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述孤立第一硅層上述孤立第二硅層具有鈍化或圓化的角落。
19.根據(jù)權(quán)利要求15所述的具有多方位的絕緣層上覆硅芯片，其特征在于上述絕緣層至少包括一結(jié)晶層，設(shè)置于上述絕緣層與上述第一硅層或上述第二硅層之間的界面處。
專利摘要本實(shí)用新型揭示一種具有多方位的絕緣層上覆硅芯片。在單一絕緣層上覆硅芯片上形成有多種不同方位的孤立硅層，并且將P型晶體管設(shè)置于表面方位為(110)的孤立硅層上方，將N型晶體管設(shè)置于表面方位為(100)的孤立硅層上方。如此一來(lái)，P型晶體管會(huì)具有良好的電洞遷移率，N型晶體管會(huì)具有良好的電子遷移率。
文檔編號(hào)H01L27/12GK2710164SQ200420047859
公開(kāi)日2005年7月13日 申請(qǐng)日期2004年4月1日 優(yōu)先權(quán)日2003年4月4日
發(fā)明者楊育佳, 楊富量 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司