專利名稱：半導體裝置的制作方法
技術領域：
本發(fā)明涉及半導體裝置，特別涉及模擬電路與數(shù)字電路混載的半導體裝置的布局圖案。
背景技術：
近年，在混載模擬電路與數(shù)字電路的半導體裝置中，數(shù)字電路的動作速度趨向高速化，特別需要由數(shù)字電路對模擬電路影響的對策。
以往，作為這種半導體裝置，在特開平7-153915號公報中有記載。這種半導體裝置，具有在電源用引腳端子上通過引線連接的輸入輸出電路用的第1電源布線，和在半導體芯片的內(nèi)部電路中供給電源的第2電源布線，通過將該第2電源布線通過電源焊盤以及引線連接到上述電源用引腳端子上，讓第2電源布線與第1電源布線獨立，減少在半導體芯片的周邊部分上配置的輸入輸出電路的動作所引起的電源噪聲帶給半導體芯片內(nèi)的內(nèi)部電路的影響。
但是，在上述以往的半導體裝置的構成中，由于第1以及第2電源布線是單層布線，所以有容易產(chǎn)生電壓降，發(fā)生模擬電路等的半導體芯片的內(nèi)部電路的特性劣化的缺點。
另外，作為半導體裝置，能夠舉出圖7所示的裝置。如果說明該半導體裝置，在圖7中，100是半導體裝置，200是在半導體裝置100中所包括的半導體芯片，300是在半導體芯片200內(nèi)所包括的模擬電路等的內(nèi)部電路，11是半導體裝置100的引腳端子，20是對位于上述半導體芯片200的外圍的作為數(shù)字電路的輸入輸出電路(圖中未畫出)供給電源的第1電源布線，31、30是與第1電源布線20連接的第2以及第3電源布線，在內(nèi)部電路的外圍布線。如在圖8中對在半導體裝置100中虛線所圍的部分放大所示，第1、第2以及第3的電源布線20、30、31共同連接，第1電源布線20，通過焊盤21以及引線21a連接在電源供給用的引腳端子11上。
另外，如圖9所示，第1電源布線20是雙層的結構，在其下層配置第2電源布線31。上下層的第1電源布線20之間分別用過孔51電連接，下層的第1電源布線20與第2電源布線31，由過孔50電連接。在圖9中，80是半導體基板，60是構成半導體芯片200的內(nèi)部電路的阱。
但是，在圖7～圖9所示的半導體裝置中，由位于在半導體芯片200的外圍的輸入輸出電路(圖中沒有畫出)的動作所引起的第1電源布線20的電源噪聲，從第1電源布線20通過過孔50傳送到第2電源布線31，進一步通過在第2電源布線31與阱60之間的布線間電容C傳送到半導體基板80上的阱60中，產(chǎn)生對構成內(nèi)部電路的模擬元件帶來影響的缺點。
進一步，由于在半導體基板80上直接形成阱60，所以噪聲從半導體基板80傳送到阱60中，也存在對模擬元件帶來影響的憂患。

發(fā)明內(nèi)容
本發(fā)明的目的在于在模擬電路與數(shù)字電路的混載芯片等的半導體裝置中，減少由半導體芯片的內(nèi)部電路(模擬電路等)的動作特性的電源噪聲所引起的劣化，同時能夠有效抑制來自數(shù)字電路(輸入輸出電路)等的噪聲傳送到模擬電路等的內(nèi)部電路中。
為了達到以上的目的，在本發(fā)明中，在模擬電路與數(shù)字電路的混載芯片等的半導體裝置中，與以往相比，電源布線或接地布線的阻抗更小，由此，能夠有效抑制電源噪聲傳送到模擬電路等的內(nèi)部電路中，同時電源噪聲的傳送路線變長，能有效降低電源噪聲。
即，本發(fā)明的半導體裝置，具有半導體芯片、和在所述半導體芯片的內(nèi)部配置的單元化的內(nèi)部電路，其特征在于，包括第1電源布線，其位于半導體芯片的內(nèi)部；第2電源布線，其位于所述內(nèi)部電路的內(nèi)部，由與所述第1電源布線相同電位的另外的電源布線構成，并向所述內(nèi)部電路供給電源電壓；和第3電源布線，其與所述第1電源布線連接，并向所述內(nèi)部電路供給電源電壓；所述第2電源布線，通過第1焊盤以及第1引線與電源供給用的引腳端子連接；所述第1以及第3電源布線，通過由該兩電源布線共有的第2焊盤以及第2引線與所述電源供給用的引腳端子連接；所述第1以及第3電源布線，由在不同布線層布線的多層布線構成。
本發(fā)明，在所述半導體裝置中，其特征在于，所述第1以及第3電源布線的多層布線，在比所述第2電源布線所布線的布線層更高的布線層中形成。
本發(fā)明，在所述半導體裝置中，所述內(nèi)部電路，在半導體基板與其上方的阱之間，具有分離兩者的分離層。
本發(fā)明，在所述半導體裝置中，所述內(nèi)部電路是模擬電路；從所述第1電源布線接收電源供給的電路是數(shù)字電路。
本發(fā)明，在所述半導體裝置中，所述第1電源布線和所述第2焊盤被單元化。
本發(fā)明，在所述半導體裝置中，所述第2電源布線與所述第1焊盤被單元化。
本發(fā)明，在所述半導體裝置中，所述第2電源布線與位于所述半導體芯片的半導體基板上方的阱之間的距離，設定為比所述第2電源布線與所述第3電源布線之間的距離更短。
本發(fā)明，在所述半導體裝置中，所述第1、第2以及第3電源布線是第1、第2以及第3的接地布線，所述電源電壓供給用的引腳端子是接地電壓供給用的引腳端子。
本發(fā)明，在所述半導體裝置中，所述第1以及第3接地布線的多層布線，在比所述第2接地布線所布線的布線層更高的布線層中形成。
本發(fā)明，在所述半導體裝置中，所述內(nèi)部電路，在半導體基板與其上方的阱之間，具有分離兩者的分離層。
本發(fā)明，在所述半導體裝置中，所述內(nèi)部電路是模擬電路，從所述第1接地布線接收接地電壓的供給的電路是數(shù)字電路。
本發(fā)明，在所述半導體裝置中，所述第1接地布線和所述第2焊盤被單元化。
本發(fā)明，在所述半導體裝置中，所述第2接地布線和所述第1焊盤被單元化。
本發(fā)明，在所述半導體裝置中，所述第2接地布線與位于所述半導體芯片的半導體基板上方的阱之間的距離，設定為比所述第2接地布線與所述第3接地布線之間的距離更短。
如上，在本發(fā)明中，由于第1以及第3電源布線或接地布線由多層結構形成，對內(nèi)部電路的這些電源布線或接地布線的合成阻抗變低，所以與以往的單層布線結構相比，對內(nèi)部電路的電源供給變得穩(wěn)定，有效抑制模擬電路等的內(nèi)部電路的特性劣化。
另外，由于第2電源或接地布線，與第1以及第3電源或接地布線的布線結構不同，所以即使將由位于在半導體芯片內(nèi)部的例如數(shù)字輸入輸出電路、或將時鐘信號供給到AD變換電路的時鐘生成電路的動作所引起的電源噪聲傳送到第1以及第3電源或接地布線，其電源噪聲，通過第2焊盤以及第2引線傳送到電源供給用的引腳端子后，由于通過第1引線以及第1焊盤傳送到第2電源布線，在此之間電源噪聲衰減，也能夠抑制帶給模擬電路等的內(nèi)部電路的影響。
特別，在本發(fā)明中，第1以及第3電源或接地布線在比第2電源或接地布線更高的層中形成，由于在第2電源或接地布線與內(nèi)部電路之間形成的電容大，所以能更有效地抑制電源噪聲地影響。
進一步，在本發(fā)明中，在內(nèi)部電路中，由于用分離層分離半導體基板與阱，所以也能夠有效抑制從半導體基板到阱的電源噪聲的傳送。
除此之外，在本發(fā)明中，阱與第2電源(或接地)布線間的電容，也比第2電源(或接地)布線與第3電源(或接地)布線間的電容大，由于阱與第2電源(或接地)布線間的耦合阻抗變小，所以能減少將由第1電源(或接地)布線或第3電源(或接地)布線生成的噪聲傳送到阱的量。


圖1表示本發(fā)明的實施方式的半導體裝置的總體構成圖。
圖2是放大上述半導體裝置的主要部分的圖。
圖3是上述半導體裝置的主要部分的截面圖。
圖4是將上述半導體裝置的主要部分單元化的相當于圖2的圖。
圖5是放大本發(fā)明其它實施方式的主要部分的圖。
圖6是表示將上述半導體裝置的主要部分單元化的相當于圖5的圖。
圖7表示所提出的半導體裝置的總體構成圖。
圖8表示所提出半導體裝置的主要部分的放大圖。
圖9表示所提出半導體裝置的主要部分的截面圖。
具體實施例方式
下面，根據(jù)

本發(fā)明的各實施方式。
圖1表示本發(fā)明的實施方式的半導體裝置的總體構成。圖2表示在圖1所示的半導體裝置中用虛線所圍部分的放大圖。
在圖1以及圖2中，100是半導體裝置，包括半導體芯片200。在半導體裝置100的外圍，配置多個外部端子11，其中，外部端子11a是連接外部電源的引腳端子。
在上述半導體芯片200的內(nèi)部，配置作為內(nèi)部電路被單元化的模擬電路300。另外，在上述半導體芯片200的內(nèi)部，圖中雖然沒有畫出，存在配置在半導體芯片200的外圍的作為輸入輸出電路的數(shù)字電路。半導體芯片200的內(nèi)部，在半導體芯片200的外圍配置第1電源布線20，通過該電源布線20供給電源到數(shù)字電路(輸入輸出電路)中。另外，在模擬電路(內(nèi)部電路)300的外圍，為了抑制對該模擬電路300的電源噪聲，配置第2電源布線31，在其內(nèi)周，配置第3電源布線30。這些等的第2以及第3電源布線30、31，都是用于對模擬電路300的電源供給。
上述第2電源布線31，通過第1焊盤22以及第1引線22a連接在上述電源供給用的引腳端子11a上。另外，上述第3電源布線30，連接在第1電源布線20上，具有與第1電源布線20相同的電位，與該第1電源布線20一起，通過共同的第2焊盤21以及第2引線21a連接在上述電源供給用的引腳端子11a上。上述第2電源布線31，連接在電源供給用的引腳端子11a，與在引腳端子11a上連接的第1以及第3電源布線20、30是不同的電源布線。
圖3表示上述半導體裝置100的主要部分的截面圖。在圖中，在半導體基板80與在其上方形成內(nèi)部電路300的阱60之間，配置使這兩者分離的分離層70。在阱60的上方配置第2電源布線31。在比上述第2電源布線31高的布線層中，配置位于模擬電路300的外圍的第3電源布線30，在比第3電源布線30高的布線層中，配置第1電源布線20，這些相同電位的第1電源布線20以及第3電源布線30，用過孔50連接，成為將該第1以及第3電源布線20、30布線在不同的布線層的多層布線結構。
如圖4所示，第1電源布線20與第2焊盤21，用布局上所允許的最短距離連接，并構成單元40a。同樣，第2電源布線31與第1焊盤22，也用布局上所允許的最短距離連接，并構成單元40b。
在本實施方式的半導體裝置中，第1電源布線20與第3電源布線30由多層布線結構形成，并且在電源供給用的引腳端子11a與半導體芯片200內(nèi)的模擬電路300之間，存在上述電源布線20、30的并列電路，由于能夠降低這些等的電源布線20、30的合成阻抗，所以對模擬電路300的電源供給穩(wěn)定，并且有效抑制模擬電路300的特性劣化。
而且，即使從輸入輸出電路(數(shù)字電路)產(chǎn)生的電源噪聲傳送到第1電源布線20，該電源噪聲，如果通過第2焊盤21以及第2引線21a向電源供給用的引腳端子11a擴散，并擴散到外部，在此之后，由于從該電源供給用的引腳端子11a通過第1焊盤22以及第2引線22a傳送到第2電源布線31，所以電源噪聲在此之間衰減很大，有效抑制電源噪聲帶給模擬電路300的影響。
進而，供給電源到位于半導體芯片200的外圍的輸入輸出電路(圖中沒有畫出)的第1電源布線20，和供給電源到模擬電路300的第3電源布線30，配置在比第2電源布線31更高的布線層中。此外，阱60與第2電源布線31的間隔d1，設定為比第2電源布線31與第3電源布線30的間隔d2更小。進一步，在阱60與第2電源布線31之間設置的絕緣膜90的相對導磁率，和在第2電源布線31與第3電源布線30之間設置的絕緣膜90的相對導磁率為相同的值，同時在第2電源布線31與第3電源布線30間布線幅度相等，且這些等電源布線31、30的布線路線也相同，所以這些的布線面積設定為相等。在這種布局中，阱60與第2電源布線31間的電容C1也變?yōu)楸仍诘?電源布線31與第3電源布線30間的電容C2大(C1＞C2)。其結果，由于阱60與第2電源布線31間的耦合阻抗降低，所以能夠減少由第1電源布線20或第3電源布線30所產(chǎn)生的噪聲傳送到阱60的量，能夠進一步減少電源噪聲的影響。
除此之外，如圖3所示，由于在半導體基板80和形成模擬電路(內(nèi)部電路)300的阱60之間形成分離層70，所以也能夠有效抑制從半導體基板80到阱60的噪聲。
圖5以及圖6，是說明本發(fā)明的其它實施方式的半導體裝置的圖，與上述實施方式的不同點是，將第1電源布線20置換為第1接地布線20’，第2電源布線31置換為第2接地布線31’，第3電源布線30置換為第3接地布線30’的構成，其它的構成與上述的實施方式相同。因此，在本實施方式中，能夠得到與上述的實施方式相同的作用以及效果。
還有，在以上的說明中，在半導體芯片200的外圍配置輸入輸出電路(數(shù)字電路)，在內(nèi)部電路(模擬電路)300的外圍配置輸入輸出電路(數(shù)字電路)，當然也可以按照將模擬電路300的數(shù)據(jù)通過該輸入輸出電路(數(shù)字電路)輸入輸出到半導體芯片200的外部那樣構成。在這種情況下，供給電源到該輸入輸出電路的第1電源布線20也配置在內(nèi)部電路(模擬電路)300的內(nèi)部。
產(chǎn)業(yè)上的利用可能性如上所述，根據(jù)本發(fā)明，由于降低對半導體芯片的內(nèi)部電路的電源布線的阻抗，所能夠抑制由內(nèi)部電路的電壓降引起的特性劣化，同時抑制向內(nèi)部電路的電源噪聲的傳送，能夠在半導體裝置中有效抑制電源噪聲的影響。
權利要求
1.一種半導體裝置，具有半導體芯片、和在所述半導體芯片的內(nèi)部配置的單元化的內(nèi)部電路，其特征在于，包括第1電源布線，其位于半導體芯片的內(nèi)部；第2電源布線，其位于所述內(nèi)部電路的內(nèi)部，由與所述第1電源布線相同電位的另外的電源布線構成，并向所述內(nèi)部電路供給電源電壓；和第3電源布線，其與所述第1電源布線連接，并向所述內(nèi)部電路供給電源電壓；所述第2電源布線，通過第1焊盤以及第1引線與電源供給用的引腳端子連接；所述第1以及第3電源布線，通過由該兩電源布線共有的第2焊盤以及第2引線與所述電源供給用的引腳端子連接；所述第1以及第3電源布線，由在不同布線層布線的多層布線構成。
2.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述第1以及第3電源布線的多層布線，在比所述第2電源布線所布線的布線層更高的布線層中形成。
3.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述內(nèi)部電路，在半導體基板與其上方的阱之間，具有分離兩者的分離層。
4.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述內(nèi)部電路是模擬電路；從所述第1電源布線接收電源供給的電路是數(shù)字電路。
5.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述第1電源布線和所述第2焊盤被單元化。
6.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述第2電源布線與所述第1焊盤被單元化。
7.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述第2電源布線與位于所述半導體芯片的半導體基板上方的阱之間的距離，設定為比所述第2電源布線與所述第3電源布線之間的距離更短。
8.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述第1、第2以及第3電源布線是第1、第2以及第3的接地布線，所述電源電壓供給用的引腳端子，是接地電壓供給用的引腳端子。
9.根據(jù)權利要求8所述的半導體裝置，其特征在于，所述第1以及第3接地布線的多層布線，在比所述第2接地布線所布線的布線層更高的布線層中形成。
10.根據(jù)權利要求8所述的半導體裝置，其特征在于，所述內(nèi)部電路，在半導體基板與其上方的阱之間，具有分離兩者的分離層。
11.根據(jù)權利要求8所述的半導體裝置，其特征在于，所述內(nèi)部電路是模擬電路；從所述第1接地布線接收接地電壓的供給的電路是數(shù)字電路。
12.根據(jù)權利要求8所述的半導體裝置，其特征在于，所述第1接地布線和所述第2焊盤被單元化。
13.根據(jù)權利要求8所述的半導體裝置，其特征在于，所述第2接地布線和所述第1焊盤被單元化。
14.根據(jù)權利要求8所述的半導體裝置，其特征在于，所述第2接地布線與位于所述半導體芯片的半導體基板上方的阱之間的距離，設定為比所述第2接地布線與所述第3接地布線之間的距離更短。
全文摘要
在模擬電路和數(shù)字電路的混載芯片等的半導體裝置中，用多層布線結構形成向位于半導體裝置的內(nèi)部的輸入輸出電路(數(shù)字電路)供給電源的第1電源布線(20)、和作為與該電源布線(20)連接的電源布線向位于半導體芯片(20)內(nèi)的模擬電路等的被單元化的內(nèi)部電路(300)供給電源的第3電源布線(30)。由此，由于能夠減小這些電源布線(20、30)的合成阻抗，所以能夠減小由數(shù)字電路的動作引起的電源噪聲帶給半導體芯片內(nèi)的模擬電路的影響。
文檔編號H01L23/528GK1701436SQ200480000798
公開日2005年11月23日 申請日期2004年1月26日 優(yōu)先權日2003年1月27日
發(fā)明者櫻裕司, 仲林久貴, 豐岡徹至, 楠見亨 申請人:松下電器產(chǎn)業(yè)株式會社