專利名稱：線路元件和使用線路元件的半導(dǎo)體電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體電路，特別是，涉及一種在高頻帶(不小于10MHz)中具有良好電性能的低阻抗線路元件和使用這種線路元件的半導(dǎo)體電路。
背景技術(shù)：
伴隨構(gòu)成LSI(大規(guī)模集成電路)或IC(集成電路)的半導(dǎo)體器件的開關(guān)作用會產(chǎn)生高頻電磁波，并且產(chǎn)生的高頻電磁波的一部分經(jīng)過電源互連、封裝等泄漏到印刷電路板的電源分布電路上。當(dāng)高頻電磁波在電源互連中傳播期間感應(yīng)耦合到LSI內(nèi)的信號互連等、印刷電路板的封裝和襯底時，高頻電磁波從信號電纜和設(shè)備泄漏出去。而且，當(dāng)從LSI內(nèi)的開關(guān)元件方面看，電源互連的波阻抗很大時，在LSI內(nèi)的開關(guān)元件中產(chǎn)生的高頻電磁波在信號互連中產(chǎn)生干擾，由此產(chǎn)生信號電壓應(yīng)變。而且，這些高頻電磁波引起開關(guān)元件的電源電壓變化。為了抑制這種電磁干擾，插入電源去耦合電路是有效的，其中要考慮插入位置和去耦合特性，使得從LSI到印刷布線板的對電源互連產(chǎn)生的電磁干擾變得最小。
通常，在半導(dǎo)體器件中，如在日本專利特許公開No.10-2706643中公開的那樣，通過添加電容器來進(jìn)行去耦合，由于相對于對應(yīng)電路的工作頻率的波長具有小元件尺寸，因此該電容器作為集中元件操作。
當(dāng)使用電容器時，必須考慮連接布線部分的串聯(lián)電感分量，在這種情況下，去耦合電容器在不小于電容和電感的串聯(lián)諧振頻率的頻率下呈現(xiàn)電感特性，結(jié)果是頻率越高，阻抗增加得越多，由此導(dǎo)致去耦合特性下降。
作為解決這種現(xiàn)象的措施，采用了一種技術(shù)，通過這種技術(shù)以分割方式將電容器設(shè)置在LSI或IC、封裝和印刷電路板內(nèi)。然而，在這種情況下，還是不可能忽略將電容器和電源分布線連接在一起的互連的電感，因此在工作頻率不低于幾百兆赫的頻帶內(nèi)，對將去耦合電路的阻抗從電感特性改變到電容特性有限制。
發(fā)明內(nèi)容
相對于數(shù)字電路的工作頻率已經(jīng)進(jìn)入GHz年代，需要確保去耦合電路所需的低阻抗特性高達(dá)不低于幾百兆赫，以便抑制電磁干擾和提高信號質(zhì)量。為此，本發(fā)明的目的是提供一種半導(dǎo)體電路，即使在不低于幾百兆赫的頻帶內(nèi)，也具有低阻抗特性。
在本發(fā)明的第一方案中，提供一種線路元件，其中電源互連和地互連或地表面經(jīng)過介質(zhì)相對設(shè)置。這種線路元件的特征在于提供一種絕緣體的覆蓋層，該絕緣體覆蓋線路元件。
在本發(fā)明的第二方案中，提供一種線路元件，至少包括形成在半導(dǎo)體襯底或?qū)w層上的基本恒定厚度的第一介質(zhì)、和形成在該介質(zhì)上的第一導(dǎo)體。第一介質(zhì)是通過將第一介質(zhì)的長度規(guī)定為高頻波的運行方向上的預(yù)定長度來形成的，并提供覆蓋線路元件的絕緣體的覆蓋層。
在本發(fā)明的第三方案中，提供一種第二方案中的線路元件，其特征在于至少在半導(dǎo)體襯底或?qū)w層和第一介質(zhì)之間、以及第一介質(zhì)和第一導(dǎo)體之間的一個界面上形成不均勻部分。
在本發(fā)明的第四方案中，提供一種第二或第三方案中的線路元件，其特征在于進(jìn)一步形成膜狀的第一導(dǎo)體，并且在導(dǎo)體和覆蓋層之間形成膜狀的第二介質(zhì)。
在本發(fā)明的第五方案中，提供一種第二或第三方案中的線路元件，其特征在于進(jìn)一步形成膜狀的第一導(dǎo)體，并且經(jīng)過形成在第一導(dǎo)體和覆蓋層之間的第二介質(zhì)設(shè)置第二導(dǎo)體。
在本發(fā)明的第六方案中，提供一種線路元件，其中用第三介質(zhì)覆蓋第一導(dǎo)體的頂表面、底表面和側(cè)表面中的至少一個表面。這種線路元件的特征在于用第四介質(zhì)覆蓋線路元件。
在本發(fā)明的第七方案中，提供一種第六方案中的線路元件，其特征在于第三介質(zhì)是通過將相對于高頻波在該介質(zhì)中運行的運行方向的第三介質(zhì)的長度規(guī)定為預(yù)定長度來形成的。
在本發(fā)明的第八方案中，提供一種第六或第七方案中的線路元件，其特征在于在第一導(dǎo)體的表面上形成不均勻部分，并形成第三介質(zhì)，以便提供不均勻部分。
在本發(fā)明的第九方案中，提供一種第六到第八方案的任一方案中的線路元件，其特征在于設(shè)置在第一導(dǎo)體的頂表面、底表面和側(cè)表面的至少一個表面上的第三介質(zhì)的介電常數(shù)比第四介質(zhì)的介電常數(shù)高。
在本發(fā)明的第十方案中，提供一種第一到第九方案中的任一方案中的線路元件，其特征在于形成線路元件，以便提供基本上平行于和/或垂直于電磁波的傳播方向的不均勻部分。
在本發(fā)明的第十一方案中，提供一種第一到第九方案中的任一方案中的線路元件，其特征在于在該線路元件中，基本上垂直和/或平行于電磁波的傳播方向的部分基本上是相同的。
在本發(fā)明的第十二方案中，提供一種第一方案中的線路元件，其特征在于電源互連或地互連大致形成為梳子形狀，并且提供大致形成為梳子形狀的電源互連或地互連，使得電源互連或地互連經(jīng)過介質(zhì)以相對關(guān)系設(shè)置。
在本發(fā)明的第十三方案中，提供一種第十二方案中的線路元件，其特征在于梳子的齒構(gòu)成電源互連或地互連，并且在形成為梳子形狀的電源互連或地互連中，梳子的背部基本上垂直于襯底延伸。
在本發(fā)明的第十四方案中，提供一種線路元件，其中溝槽形成在半導(dǎo)體襯底中，并且具有經(jīng)過介質(zhì)以相對關(guān)系設(shè)置在襯底上的電源互連。這種線路元件的特征在于該線路元件是由介質(zhì)和電源互連構(gòu)成的，并提供至少覆蓋線路元件的介質(zhì)的覆蓋層。
在本發(fā)明的第十五方案中，提供一種線路元件，其中在半導(dǎo)體襯底中形成溝槽，并具有經(jīng)過介質(zhì)以相對關(guān)系設(shè)置在襯底上的電源互連。該線路元件的特征在于該線路元件由襯底、介質(zhì)和電源互連構(gòu)成，并提供至少覆蓋線路元件的介質(zhì)的覆蓋層。
在本發(fā)明的第十六方案中，提供一種線路元件，其具有形成在半導(dǎo)體襯底的主表面上的介質(zhì)膜、形成在半導(dǎo)體襯底的主表面上的擴(kuò)散層，其間夾著介質(zhì)膜，和形成在介質(zhì)膜上的互連，其中通過包括半導(dǎo)體襯底、介質(zhì)膜和互連而形成線路。這種線路元件的特征在于在由高頻源產(chǎn)生的電磁波的頻帶中，該線路的特性阻抗設(shè)置成使得電源電壓的峰值變得不大于在電源電壓基礎(chǔ)上發(fā)現(xiàn)的規(guī)定值，其中所述峰值根據(jù)輸入到該線路的電磁波而變化。
在本發(fā)明的第十七方案中，提供一種第十六方案中的線路元件，其特征在于擴(kuò)散層連接到地。
在本發(fā)明的第十八方案中，提供一種第十六或第十七方案中的線路元件，其特征在于該線路元件還具有背襯導(dǎo)體，該背襯導(dǎo)體沿著半導(dǎo)體襯底、介質(zhì)膜和互連，形成該線路元件，并且電連接到該互連。
在本發(fā)明的第十九方案中，提供一種第十八方案中的線路元件，其特征在于該線路元件還具有在互連和背襯導(dǎo)體之間的絕緣膜，該絕緣膜沿著半導(dǎo)體襯底、介質(zhì)膜、互連和背襯導(dǎo)體構(gòu)成線路，并且互連和背襯導(dǎo)體通過形成在絕緣膜中的至少一個接觸孔電連接。
在本發(fā)明的第二十方案中，提供一種第十六到第十九方案的任一方案中的線路元件，其特征在于該線路元件具有在擴(kuò)散層外部的半導(dǎo)體襯底的主表面上的場氧化膜，并且介質(zhì)膜形成得比場氧化膜更薄。
在本發(fā)明的第二十一方案中，提供一種第一到第二十方案的任一方案中的線路元件，其特征在于在由高頻源產(chǎn)生的電磁波的頻帶中，線路的特性阻抗設(shè)置成使得電源電壓的峰值變得不大于在電源電壓的基礎(chǔ)上發(fā)現(xiàn)的規(guī)定值，其中所述峰值根據(jù)輸入到線路的電磁波而變化。
在本發(fā)明的第二十二方案中，提供一種第二到第二十一的任一方案中的線路元件，其特征在于半導(dǎo)體襯底、導(dǎo)體層和第二導(dǎo)體是地互連或連接到地上，并且第一導(dǎo)體是電源互連。
在本發(fā)明的第二十三方案中，提供一種第二到第二十二方案的任一方案中的線路元件，其特征在于導(dǎo)體層的電阻大于第二導(dǎo)體的電阻。
在本發(fā)明的第二十四方案中，提供一種第一到第二十三方案的任一方案中的線路元件，其特征在于導(dǎo)體層是多晶硅。
在本發(fā)明的第二十五方案中，提供一種第一到第二十四方案的任一方案中的線路元件，其特征在于線路元件的長度大到使作為目標(biāo)的電磁波呈現(xiàn)為波的程度。
在本發(fā)明的第二十六方案中，提供一種第一到第二十五方案的任一方案中的線路元件，其特征在于線路元件的長度比作為目標(biāo)的電磁波的有效波長的1/4大。
在本發(fā)明的第二十七方案中，提供一種第一到第二十六方案的任一方案中的線路元件，其特征在于線路元件的介質(zhì)具有感應(yīng)損耗。
在本發(fā)明的第二十八方案中，提供一種半導(dǎo)體電路，其特征在于該半導(dǎo)體電路具有第一到第二十七方案的任一方案中的線路元件。
圖1表示本發(fā)明半導(dǎo)體電路的電路構(gòu)成圖。當(dāng)來自高頻源29的電流i26流過導(dǎo)體時，趨于發(fā)生與其它元件的耦合，最終產(chǎn)生泄漏的高頻電磁波。因此，為了盡可能靠近高頻源(例如，開關(guān)元件)抑制高頻電流，盡可能靠近源29插入去耦合線路元件27。
假設(shè)線路元件27的特性阻抗由Zc表示，LSI內(nèi)的特性阻抗Zs是不知道的，并且到電源的電源線的特性阻抗Z0從幾十歐姆到幾百歐姆，或者在目標(biāo)頻率的范圍內(nèi)。在本發(fā)明中，這種電路的去耦合是通過減小Zc來進(jìn)行的。當(dāng)線路元件27的特性阻抗減小時，高頻電流i26被線路元件旁路，并且不進(jìn)入DC電流28一側(cè)。就是說，可以認(rèn)為在上述半導(dǎo)體電路中，通過減小線路元件的特性阻抗Zc而提高了去耦合特性?，F(xiàn)在，圖1表示一種簡化電路，其中用并聯(lián)導(dǎo)納Yc代替了線路元件27，并且將線路元件的串聯(lián)阻抗元素Zz作為可以忽略的量而忽略。這個電路中的反射系數(shù)Γ和傳輸系數(shù)T由分散矩陣[S]的元素S11和S21來表示[公式1][S]=S11S12S21S22]]>這種分散矩陣[S]用以下公式表示[公式2][S]=1Yc′+2-Yc′22-Yc′]]>其中Yc’＝Y(jié)c/Y0，Y0＝1Z0，Yc＝1/Zc。
因此，T(Γ )=S11=-Yc′Yc′+2=-12·(Zc/Z0)+1]]>
T=S21=2Yc′+2=2·(Zc/Z0)2·(Zc/Z0)+1]]>在Z0＞＞Zc的條件下，Zc/Z0可以接近0(零)。因此，當(dāng)發(fā)現(xiàn)反射系數(shù)Γ和傳輸系數(shù)T時，它們分別?！?1，T≈0。這意味著全反射和不傳輸。由于這個方案是用于高頻電流的解決方案，因此它遵循高頻電流i26不進(jìn)入DC電源28一側(cè)，這是電源系統(tǒng)，并且反射。就是說，對于高頻電流，發(fā)生了與DC電源的去耦合，并且大大抑制了通過高頻電流感應(yīng)的電磁輻射。
如上所述，在普通電容器用做去耦合元件時，由于去耦合電容器和互連的連接布線部分的電感增加的效果而使去耦合特性下降，特別是在高頻區(qū)域中，去耦合特性的下降變得更顯著。
為此，在本發(fā)明中，通過使用線路元件提高去耦合特性。
即，對于上述線路元件的特性阻抗Zc，在有效線路元件長度(有效線路長度)大到這個長度可以看作是一條線的程度的情況下，換言之，大到與目標(biāo)高頻電流相關(guān)的電磁波作為波起作用的程度的情況下，在每單位長度上的線路元件的電感用L表示和每單位長度上的電容用C表示時，這個特性阻抗可以用Zc＝(L/C)1/2來表示，而與頻率無關(guān)。由于這個阻抗Zc(每單位長度的阻抗)幾乎是恒定的，在常規(guī)電容器中，如果Zc減小，則阻抗(特別是，電容器的感抗元素)增加，結(jié)果是去耦合特性下降。然而，通過在半導(dǎo)體電路中使用本發(fā)明的線路元件，可以獲得在寬帶內(nèi)具有良好去耦合特性的半導(dǎo)體電路，而不會使去耦合特性下降。順便提及，在本發(fā)明中，通過增加電容C，減小了特性阻抗Zc。
順便提及，上面表達(dá)式“有效線路元件長度(有效線路長度)大到這個長度可以看作是一條線的程度，換言之，大到與目標(biāo)高頻電流相關(guān)的電磁波呈現(xiàn)為波”指的是作為大致的標(biāo)準(zhǔn)，有效線路元件長度大于對應(yīng)去耦合有效頻率的最小頻率的波長的1/4左右，在這種情況下，如果線路元件的去耦合有效頻率(可以有效地呈現(xiàn)去耦合特性的程度的頻率)的最小頻率用f1表示，波長用λ1表示，線路元件的介電常數(shù)用ε表示，和線路元件長度用LEN1表示，則LEN1>λ1/(4ϵ),]]>因此最小頻率f1由對應(yīng)λ1<4×ϵ×LEN1]]>的頻率限定。因此，為了將下限降低到線路元件的去耦合有效頻率，必須使線路元件的有效線路元件長度大于對應(yīng)最小頻率的波長的1/4左右。
如果線路元件的去耦合有效頻率的最大頻率用f2表示，則波長用λ2表示，并且從高頻源到線路元件的長度用LEN2表示，則作為大致標(biāo)準(zhǔn)，則獲得表達(dá)式LEN2≈(1/30)·λ2/ϵ,]]>并且最大頻率f2由對應(yīng)λ2=30×ϵ×LEN2.]]>因此，為了將上限升高到線路元件的去耦合有效頻率，必須縮短從高頻源到線路元件的距離。這個數(shù)值1/30是與在本發(fā)明中使用的規(guī)定值一樣的充分小的值，并在這里設(shè)置為有效波長 的大約3％左右，這是充分小的值。然而，這個值1/30例如可以是有效波長 的3％，此外，也可以采用2％或1％。
然而，由于在設(shè)計寬帶例如幾十千赫到1GHz左右的線路元件時，有可能這個線路元件變得相當(dāng)長，因此可想而知，實際上，該線路元件是通過將該頻帶分割成幾個部分而以分布方式進(jìn)行設(shè)置的。
而且，要求在常用的去耦合電容器中，由于通過開關(guān)元件產(chǎn)生高頻波而使電源電壓產(chǎn)生變化的峰值不大于DC電源電壓的5％。
在本發(fā)明中，希望使用的線路元件的特性阻抗設(shè)置成使得通過開關(guān)元件產(chǎn)生的電源電壓的變化的峰值不大于DC電源電壓的5％，具體地說，不大于4％，優(yōu)選地不大于3％，在特別嚴(yán)格設(shè)置的情況下，不大于1％。
圖1是涉及本發(fā)明的半導(dǎo)體電路的低阻抗線路元件電路的電路圖；圖2是表示在本發(fā)明中使用的線路元件的特性阻抗和傳輸系數(shù)(S21)之間的關(guān)系的示意圖；圖3是典型的半導(dǎo)體電源互連的剖面圖；圖4是涉及本發(fā)明的半導(dǎo)體電路的第一實施例的示意圖(還可以用介質(zhì)覆蓋側(cè)表面)；圖5(A)、5(B)、5(C)和5(D)分別是涉及本發(fā)明的半導(dǎo)體電路的第二實施例的示意圖；圖5(A)是示意透視圖，圖5(B)是沿著線X-X’截取的線路元件的部分剖面圖；圖5(C)是在完成制造之后沿著線Y-Y’截取的部分剖面圖，圖5(D)是圖5(A)-(C)中的部分A的放大圖；圖6是涉及本發(fā)明的半導(dǎo)體電路的第三實施例的示意圖(還可以用介質(zhì)覆蓋側(cè)表面)；圖7是涉及本發(fā)明的半導(dǎo)體電路的第四實施例的示意圖(還可以用介質(zhì)覆蓋側(cè)表面)；圖8是涉及本發(fā)明的半導(dǎo)體電路的第五實施例的示意圖(還可以用介質(zhì)覆蓋側(cè)表面)；圖9是涉及本發(fā)明的半導(dǎo)體電路的第六實施例的示意圖(還可以用介質(zhì)覆蓋側(cè)表面)；圖10(A)、10(B)和10(C)分別是涉及本發(fā)明的半導(dǎo)體電路的第七實施例的示意圖；圖10(A)是沿著圖10(B)的線Z-Z’截取的剖面圖，圖10(B)是其中圖10(A)所示的線路元件用在半導(dǎo)體電路中的例子的示意圖；圖11(A)、11(B)和11(C)分別是涉及本發(fā)明的半導(dǎo)體電路的第八實施例的示意圖；圖11(A)是沿著圖11(B)的線A-A’截取的剖面圖，圖11(B)是平面圖，圖11(C)是其中圖11(A)所示的線路元件用在半導(dǎo)體電路中的例子的示意圖；和圖12(A)、12(B)和12(C)分別是涉及本發(fā)明的半導(dǎo)體電路的第九實施例的示意圖；圖12(A)是沿著圖12(B)的線A-A’截取的剖面圖，圖12(B)是平面圖，圖12(C)是其中圖12(A)所示的線路元件用在半導(dǎo)體電路中的例子的示意圖。
順便提及，標(biāo)記1表示襯底。標(biāo)記2、4、6、8、和17表示高介電常數(shù)絕緣膜。標(biāo)記3表示多晶硅。標(biāo)記5和10表示鋁互連。標(biāo)記7和9表示氧化硅膜。標(biāo)記14表示場氧化膜。標(biāo)記15和16表示擴(kuò)散層。標(biāo)記19表示接觸孔。標(biāo)記20表示層間介質(zhì)膜。標(biāo)記21表示背面互連。標(biāo)記27表示線路元件。標(biāo)記28表示DC電源。標(biāo)記29表示高頻電路。標(biāo)記30表示地襯底。標(biāo)記31表示絕緣膜。標(biāo)記18和32表示互連。
具體實施例方式
在本發(fā)明中，半導(dǎo)體封裝的電源互連和引線框架分別看作是線路元件，并且通過增加每單位長度上的電容來優(yōu)化線路元件的特性阻抗，由此使電源互連和引線框架的去耦合特性最佳化。結(jié)果是，提高了在高頻區(qū)域中的去耦合特性，其中所述高頻區(qū)域遠(yuǎn)遠(yuǎn)高于常規(guī)電源互連和引線框架中的高頻區(qū)域。為了提高對電源互連和引線框架的去耦合特性，與目前的水平相比，必須增加每單位長度上的電容。
而且，在本發(fā)明中，為了增寬線路元件的去耦合有效頻帶以便提供同時滿足寬帶設(shè)計的半導(dǎo)體電路，將線路元件長度增加到一定程度。但是，希望不增加線路元件的平面的互連面積，換言之，不增加半導(dǎo)體電路中的線路元件的占據(jù)面積。為此，在本發(fā)明中，通過形成線路元件從而提供不均勻部分等，而不是通過形成直線或平面形狀的線路元件，在不增加芯片上的線路元件的占據(jù)面積的情況下增加了線路長度。
通過使用LSI本身的制造工藝，由此使用公共工藝，簡化了制造工藝。
在本發(fā)明中，在線路元件的頂表面和底表面層中形成高介電常數(shù)膜，由此增加電容C，同時防止電感增加，并且構(gòu)成這些膜，使得高頻電磁波傳播，由此實現(xiàn)了其中使用低阻抗線路元件的半導(dǎo)體電路。
參照常用的電路，電源線的特性阻抗在50-200Ω左右的范圍內(nèi)，所述電源線的特性阻抗取決于互連如印刷布線板互連和芯片上互連的類型。圖2表示在電源線的阻抗為50Ω和200Ω時，線路元件的特性阻抗和S21之間的關(guān)系。在本發(fā)明中，線路元件的特性阻抗Zc是通過參照圖2和由施加于電源互連的電磁波感應(yīng)的DC電源電壓的電壓變化的峰值的要求計算出來的。即，構(gòu)成線路元件的電源互連的特性阻抗固定，使得電壓變化的峰值變得不大于規(guī)定值，如電源電壓的1％-5％。
現(xiàn)在，在這種開關(guān)元件的電源電壓的峰值的條件設(shè)置在不大于1％的更嚴(yán)格值的情況下，即，當(dāng)S21設(shè)置在不大于-40dB的嚴(yán)格值時，這是通過把電壓變化的峰值/DC電源電壓值＝0.01(用于電壓變化的峰值的條件的1％)代入S21(dB)＝20Log(電壓變化的峰值/DC電源電壓)的等式獲得的，從圖2明顯看出，在Z0＝50Ω的情況下，必須使線路元件的特性阻抗不大于0.3Ω。
圖3表示常規(guī)半導(dǎo)體的芯片上電源互連的典型結(jié)構(gòu)。該互連長度為1mm，互連寬度是50μm，氧化膜厚度為5000埃?；ミB3由鋁構(gòu)成，氧化膜31由具有大約4的介電常數(shù)的SiO2制造，襯底30是高致密的硅板，并且特性阻抗是50Ω左右。在本發(fā)明中，通過上述方法得到的特性阻抗設(shè)置在不大于0.3Ω。為此，必須使特性阻抗為常規(guī)值的大約1/170、每單位長度上的電容大約是常規(guī)值的30000倍。
下面將利用實施例詳細(xì)介紹本發(fā)明的半導(dǎo)體電路。然而，本發(fā)明的構(gòu)成應(yīng)該不受這些實施例的限制，并且不受這些實施例中所述的數(shù)值等的限制。
(第一實施例)本發(fā)明的半導(dǎo)體電路的第一實施例示于圖4中。圖4是其寬度方向上的半導(dǎo)體電路的部分剖面圖。其長度方向上的線路元件部分的兩端部經(jīng)引線電連接到其它互連，或者至少一端經(jīng)引線電連接到其它互連，另一端終止。優(yōu)選覆蓋層6覆蓋包括線路元件的半導(dǎo)體電路的兩端部?？梢圆捎闷渲羞€覆蓋這些引線的結(jié)構(gòu)。而且，在其它實施例中，線路元件的兩端或至少一端可以經(jīng)引線電連接到其它互連，或者一端可以終止。本實施例特別的特征在于通過采用如下材料使線路元件的電容(以下將這種電容的電容量簡稱為“電容”)增加，所述材料中，不僅電源互連和地互連之間的絕緣膜的介電常數(shù)增加，而且線路元件的周邊部分的絕緣膜(該線路元件的頂表面和底表面以及側(cè)表面)的介電常數(shù)也增加在本實施例中，多晶硅3、高介電常數(shù)膜4(優(yōu)選地，LaAlO3)和鋁互連5經(jīng)過高介電常數(shù)膜2疊加在硅襯底1上，并通過多晶硅3、高介電常數(shù)膜4和鋁互連5形成線路元件，。多晶硅3是地互連，鋁5是電源互連。這個線路元件是由作為地互連的多晶硅3、和作為電源互連的鋁5相對排列形成的。(地互連和電源互連經(jīng)過介質(zhì)膜彼此相對地排列)上述線路元件用高介電常數(shù)膜6覆蓋，除了線路元件的底表面與LaAlO3接觸之外。為了不增加在半導(dǎo)體芯片內(nèi)的占據(jù)面積，并且為了確保每單位長度的電容，在線路元件的寬度方向上設(shè)置不平整部分，從而使相對的互連之間的間隔保持在基本恒定的距離。順便提及，在本實施例中使用的線路元件中，線路元件的至少一部分或者整個線路元件用高介電常數(shù)膜覆蓋。這是與本發(fā)明中所優(yōu)選的事實所共有的，用高介電常數(shù)膜覆蓋在半導(dǎo)體電路中使用的線路元件的至少一部分或這個線路元件的整個面積。
下面將介紹具體在第一實施例的半導(dǎo)體電路中使用的線路元件。氧化膜厚度減小到50埃，這是目前厚度5000埃的1/100，氧化膜的材料從具有大約4的介電常數(shù)的SiO2改變?yōu)榫哂写蠹s24的介電常數(shù)的LaAlO3，這是六倍高，互連加工成型，從而提供突起和凹陷，由此將每單位長度的電容增加到五倍，互連寬度增加到350μm，這是50μm的目前值的七倍，并且用于線路元件的周邊部分(圖6-8所示的每個線路元件的頂部和側(cè)表面)的材料從目前的SiO2改變?yōu)長aAlO3。結(jié)果是，作為整個線路元件，可以將每單位長度的電容增加到100×6×5×7×1.5＝31500倍。順便提及，由于電容與介質(zhì)膜厚度成反比，因此在膜厚設(shè)置為1/100的本實施例中，按這個厚度的100倍對電容作貢獻(xiàn)。
在圖4所示的例子中，對于芯片上半導(dǎo)體，通過公知的方法(CVD法等)在硅襯底1上形成LaAlO3膜2，然后通過公知的方法(CVD法等)形成多晶硅3(接地)，接下來，利用得到的多晶硅3作為掩模通過進(jìn)行構(gòu)圖(利用BF3的干處理等、或者利用TMAC1的濕處理(四甲基銨鹽)等)形成不平整部分，然后利用與上述相同的方式在多晶硅3上形成膜厚50埃的LaAlO3膜4，通過公知方法(例如，蒸發(fā)法)形成鋁互連5(電源互連)，并且用LaAlO3膜6覆蓋至少整個線路元件(線路元件的上面部分和側(cè)面部分)。通過用這種膜狀的高介電常數(shù)體覆蓋半導(dǎo)體電路(或線路元件)，在本實施例中，可以增加每單位長度的電容并減小線路元件的特性阻抗。
當(dāng)考慮在這種芯片條件下的線路元件長度時，假設(shè)在去耦合中有效的線路元件的最小頻率現(xiàn)在是10GHz(波長＝30mm)，則線路元件長度必須不小了 在這個第一實施例中，由于使用了具有大約24的介電常數(shù)的LaAlO3，因此必須使線路元件長度不小于1.5mm。如本實施例中所述，在高頻區(qū)域(信號接近于波，因此本實施例與理論上是一致的)中，在線路元件中，膜狀的高介電常數(shù)絕緣膜可以成為這種高頻的互連(在其中傳播高頻波的互連線路元件)。在當(dāng)信號被看作波時和該實施例與理論具有良好的兼容性的區(qū)域(高頻區(qū)域)中，這個線路元件長度變成重要的因素。對其他實施例也是這樣的，除非明確說明。順便提及，高頻信號源包括具有開關(guān)功能的元件，如LSI或(和)IC。
(第二實施例)涉及本發(fā)明的半導(dǎo)體電路的第二實施例示于圖5(A)、5(B)、5(C)和5(D)中。圖5(A)是在半導(dǎo)體電路中使用的線路元件部分的部分透視圖，圖5(B)是沿著在半導(dǎo)體電路中使用的線路元件的線X-X’截取的部分剖面圖，圖5(C)是沿著線路元件的線Y-Y’截取的部分剖面圖，圖5(D)是圖5(A)-(5C)中的部分A的放大圖。
如圖5(A)所示，在第二實施例中，為了增加線路長度同時不增加芯片內(nèi)的占據(jù)面積，在線路元件的縱向(Y方向)設(shè)置了不均勻部分，作為對第一實施例的補充，使得相對互連之間的間隔保持在基本恒定的距離。由于如在第一實施例那樣也在X方向也提供了不均勻部分，因此線路元件整體上具有緊湊尺寸。順便提及，在改變輸入信號的頻率時，根據(jù)輸入信號強度與輸出信號強度的比可以得到有效的線路元件長度。
如圖5(B)所示，而且在第二實施例中，線路結(jié)構(gòu)與上述第一實施例相同。在襯底1上形成層狀的高介電常數(shù)介質(zhì)，在介質(zhì)上形成平面或線形的地3，并且在這個地3的縱向(Y方向)和橫向(X方向)，如圖5(A)所示，形成地3，以便提供不均勻部分。電源互連5經(jīng)過介質(zhì)4與這個地3相對放置。第一實施例中使用的相同的材料可以用做本實施例的地3、介質(zhì)4和電源互連5的材料。
在第一實施例的基礎(chǔ)上，通過在硅襯底1上形成LaAlO32，然后在LaAlO32上形成多晶硅3，由此制造第二實施例的半導(dǎo)體電路。通過利用這個多晶硅3做掩模進(jìn)行構(gòu)圖，正如從上面觀看的梳子形狀中、在傳輸方向兩側(cè)的表面上形成多個突起，然后由鋁形成互連5，并在形成厚度為50埃的LaAlO3膜4之后，使得整個結(jié)構(gòu)由膜狀的LaAlO3覆蓋。在這個實施例中，線路元件長度增加10倍左右，同時不改變芯片內(nèi)的占據(jù)面積。即使在最小頻率為1GHz時，這個頻率是第一實施例的最小頻率的十分之一，線路元件所需的長度為1.5mm(左右)。
盡管涉及本發(fā)明的這些半導(dǎo)體電路已經(jīng)在圖4和圖5(A)-5(D)中所示的結(jié)構(gòu)表示，但是這些結(jié)構(gòu)可以通過水平旋轉(zhuǎn)90度而形成。在第一和第二實施例中，這些結(jié)構(gòu)可以設(shè)置成梳子狀或聚集在一起。結(jié)構(gòu)的形狀不特別限制。這種形狀可以是對稱的或不對稱的。在對稱結(jié)構(gòu)的情況下，可以采用任何點對稱、線對稱和平面對稱，并且在線對稱的情況下，該結(jié)構(gòu)可以相對于x軸、y軸和z軸的任何軸對稱。
盡管在本實施例中，LaAlO3的高介質(zhì)層用做多晶硅3的下層，任何材料都可以使用，只要它們具有與作為下層的襯底的界面的優(yōu)異電特性即可，并且不總是必須使用具有非常高的介電常數(shù)的材料，只要這些材料滿足本發(fā)明的要點即可。
下面，將參照圖6介紹第三實施例。
在本實施例中，氧化膜4和8的厚度從5000埃的當(dāng)前值改變?yōu)?0埃，用于氧化膜4的材料從SiO2(介電常數(shù)4)改變?yōu)長aAlO3(介電常數(shù)24)，并且通過形成不均勻部分而不改變互連寬度，使每單位長度的電容增加到五倍。此外，電源互連的寬度設(shè)置為250μm，并在電源互連的頂表面和底表面上形成LaAlO3，并且作為整體，由地(例如，多晶硅)3、介質(zhì)4、電源互連(導(dǎo)電材料例如，鋁)和高介質(zhì)互連(例如，LaAlO3)8構(gòu)成的線路元件的電容，每單位長度設(shè)置為100×6×5×5×2＝30000倍。與第一和第二實施例相比，該元件的側(cè)表面不用高介質(zhì)膜覆蓋，但是側(cè)表面用具有比高介質(zhì)互連8小的介電常數(shù)的介質(zhì)覆蓋。
與第一實施例相比，在第三實施例中，具有比氧化硅膜9高的介電常數(shù)的介質(zhì)層8設(shè)置在鋁互連5的頂表面上，并且形成由地(線或表面)3、高介質(zhì)4和電源互連(導(dǎo)體例如，鋁)5以及它們頂部的表面波互連8構(gòu)成的線路元件，并且用介質(zhì)(例如，具有比介質(zhì)層8低的介電常數(shù)的氧化硅膜或氮化硅膜)進(jìn)一步覆蓋這個線路元件。結(jié)果是，入射到介質(zhì)的內(nèi)部的電磁波被限制在介質(zhì)層8內(nèi)。即，由于介質(zhì)層8下面的層是導(dǎo)體，電磁波被這個導(dǎo)體層反射，由于介質(zhì)層8上面的層是具有比這個介質(zhì)層8低的介電常數(shù)的層，并且被這個上層封閉，因此電磁波被限制在具有高介電常數(shù)的層中，結(jié)果是，相對高頻率的電磁波作為表面波在介質(zhì)層8內(nèi)傳播。底表面的介質(zhì)4具有地層(或可以存在地表面)1作為下層，并且從低頻到高頻的電磁波都可以傳播。因此，可想而知，上部的介質(zhì)線路用做用于相對高頻的線路元件，下部的線路用做從低頻到高頻的線路元件。
因此，在圖6所示的實施例中，例如，將氧化硅膜7形成在硅襯底1上，在氧化硅膜7上形成多晶硅層，并且通過對多晶硅層進(jìn)行構(gòu)圖而形成不均勻部分，之后，形成厚度為50埃的LaAlO3膜4，并形成厚度為5000埃的鋁互連5，并且形成厚度為50埃的LaAlO3膜8，并構(gòu)圖成互連的形狀，最后通過氧化硅膜9形成覆蓋膜，由此制造本發(fā)明的半導(dǎo)體電路。
在本實施例中，還可以通過由高介電常數(shù)的材料形成膜，例如LaAlO3膜，來覆蓋電源互連5的側(cè)表面。
(第四實施例)下面將參照圖7介紹第四實施例。
在本實施例中，與上述第三實施例相同，氧化膜4和8的膜厚設(shè)置為50埃，氧化膜4的材料變?yōu)槿绲谌龑嵤├械腖aAlO3，并且通過形成不均勻部分使每單位長度上的電容增加到五倍。此外，互連的寬度設(shè)置為250μm，并在互連的頂表面和底表面上形成LaAlO3，并作為整體，將每單位長度的線路元件的電容設(shè)置為如第三實施例所述的30000倍。與第三實施例相比，在本實施例中，省略了多晶硅層3，并增加了氧化硅膜7的膜厚。盡管多晶硅3的地不存在互連5下面的下層中，但是利用與第三實施例的介質(zhì)層8的情況相同的方式，電磁波作為表面波也在作為下層的介質(zhì)層中傳播。就是說，在本實施例中，電磁波也在作為導(dǎo)體(導(dǎo)體互連例如，鋁)5的上層8和下層4的介質(zhì)層中傳播。在本實施例中，即使在沒有硅襯底1時，也存在DC線(電源互連和地互連)和高頻線，并由于即使在實際上不存在襯底1(地表面)時也滿足了作為線路元件的結(jié)構(gòu)，因此可以省略作為線路元件的襯底。在本實施例中，如上所述，線路元件具有氧化膜4、導(dǎo)體5和氧化膜8。
如下制造圖7所示的半導(dǎo)體電路。即，利用與第三實施例相同的方式在硅襯底1上形成氧化硅膜7，通過與第三實施例相同進(jìn)行刻蝕等在這個氧化硅膜7中形成不均勻部分，并且在氧化硅膜7上依次形成厚度為50埃的LaAlO3膜4、厚度為5000埃的鋁互連(電源互連)5、和厚度為50埃的LaAlO3膜，由此制造具有線路元件的半導(dǎo)體電路。最后，形成作為覆蓋膜的氧化硅膜9，該覆蓋膜覆蓋了包括氧化膜4、電源互連5、和表面波線8的至少一部分，并且利用與其它實施例相同的方式制造半導(dǎo)體電路。
在本實施例中，也通過由高介電常數(shù)材料形成膜，如LaAlO3膜，來覆蓋電源互連5的側(cè)表面。在這種情況下，可以覆蓋任何側(cè)表面。而且與第二實施例相同，可以在傳輸方向(圖7中，在垂直于圖的方向)提供不均勻部分。盡管在本實施例中，高介電常數(shù)膜4、8和電源互連5用做線路元件，但是也可以使用氧化膜(介電常數(shù)比氧化膜4低的氧化膜)7、氧化膜(高介質(zhì)氧化膜)4、導(dǎo)體(電源線)5、氧化膜(高介質(zhì))8和氧化膜(介電常數(shù)比氧化膜8低的氧化膜)9或這些膜加上襯底(地)1作為線路元件。
(第五實施例)涉及本發(fā)明的半導(dǎo)體電路的第五實施例示于圖8中。在本實施例中，通過采用溝槽技術(shù)減少了在半導(dǎo)體電路中使用的線路元件的層的數(shù)量，并且通過采用簡化的工藝(半導(dǎo)體工藝)實現(xiàn)了涉及本發(fā)明的半導(dǎo)體電路。
如圖8所示，在本發(fā)明的半導(dǎo)體電路中使用的線路元件由硅襯底1、高介電常數(shù)膜2和鋁5形成。硅襯底是地表面，鋁5是電源互連，并且這個硅襯底和鋁電源互連5形成相反的互連。為了確保每單位長度的電容而不增加半導(dǎo)體芯片內(nèi)的占據(jù)面積，通過利用溝槽技術(shù)在線路元件的寬度方向在襯底1上設(shè)置不均勻(凹-凸)部分，使得相對互連之間的間隔保持在基本恒定的距離，由此形成線路元件，以便提供不均勻部分。
在第五實施例中，氧化膜2的厚度也從目前的5000埃減小到50埃，具有大約24的介電常數(shù)的LaAlO3用做氧化膜2的材料，通過利用溝槽技術(shù)在互連中形成不均勻部分而使每單位長度上的電容增加到10倍，互連寬度從目前的50μm增加到250μm，由此對于在半導(dǎo)體電路中使用的本發(fā)明的線路元件，作為整體，每單位長度的電容變?yōu)?00×6×10×5＝30000倍。
如圖8所示，在本實施例的半導(dǎo)體電路，例如，通過使用溝槽技術(shù)，遮蔽了要形成溝槽的區(qū)域以外的區(qū)域，并在硅襯底1上形成不均勻部分，其中所述溝槽技術(shù)涉及利用氫氟酸等在硅襯底1上形成溝槽，分別通過例如CVD和濺射在其上已經(jīng)形成溝槽的襯底上依次淀積形成厚度為50埃的LaAlO3膜2和厚度為5000埃的鋁5，然后，在鋁5上形成掩模，在通過刻蝕(例如，磷酸)除去互連和LaAlO3部分以外的鋁之后，除去該掩模，之后，至少在已經(jīng)如上所述作為覆蓋層設(shè)置的互連上形成氧化硅膜9，所述覆蓋層覆蓋了互連。如在上述實施例中那樣，這個覆蓋層可以覆蓋其中設(shè)置線路元件的半導(dǎo)體電路的頂表面的整個區(qū)域，或者覆蓋層可以覆蓋半導(dǎo)體電路的側(cè)表面(在圖中，在垂直方向的表面)的一個表面或兩個表面。因此，在本實施例中也一樣，覆蓋層形成得覆蓋線路元件的頂部。
順便提及，在本實施例中，與第二和其它實施例相同，也可以在傳輸方向(垂直于圖的方向)形成不均勻部分。
而且，作為本實施例的修改例，可以提及以下結(jié)構(gòu)例子，其中如第三實施例中所示的介質(zhì)8(例如，具有不小于4的介電常數(shù)的高介質(zhì))形成在電源線5上，由此形成用于表面波的線。用于介質(zhì)8的具體材料和層疊膜的厚度與第三實施例的相同，并且介質(zhì)8的制造方法也與第三實施例的相同。順便提及，對于覆蓋層9，如第三實施例那樣，可以使用介電常數(shù)不同于介質(zhì)8的介電常數(shù)的材料，并且對于介質(zhì)8的介電常數(shù)，利用與第三實施例相同的方式，希望選擇具有比覆蓋層高的介電常數(shù)的介質(zhì)8的材料。
(第六實施例)涉及本發(fā)明的半導(dǎo)體電路的第六實施例示于圖9中。與第一實施例相同，在本實施例中，介質(zhì)6和鋁互連10作為覆蓋層疊加，并且給第一實施例的線路的頂部添加由互連5、介質(zhì)6和鋁互連10構(gòu)成的線路。鋁互連10是地互連。鋁互連10是地互連。結(jié)果是，在不增加芯片內(nèi)的占據(jù)面積的情況下增加了本實施例的特征在于每單位長度的電容。
在第六實施例中，氧化膜的厚度從目前的5000埃減小到50埃，氧化膜的材料變?yōu)榫哂写蠹s24的介電常數(shù)的LaAlO3，并且通過在互連中形成不均勻部分使每單位長度的電容增加了五倍同時沒有改變互連寬度，互連寬度從目前的50μm增加到250μm，并通過在互連的頂表面和底表面上形成LaAlO3和地互連，對于整個線路元件來說，使每單位長度的電容增加到100×6×5×5×2＝30000倍。盡管在第一實施例的線路元件中，例如，經(jīng)過介質(zhì)(高介電常數(shù)介質(zhì)例如，具有不小于4或超過4的介電常數(shù)的材料)提供具有不同導(dǎo)電性的兩種線路，在第六實施例中使用的線路元件中，經(jīng)過介質(zhì)提供具有大致相同導(dǎo)電性的線路。并且在本實施例中，還可以選擇包括如圖6-8中所示的線路元件的線路元件，這些線路元件具有與第五實施例的線路元件相同的結(jié)構(gòu)。當(dāng)它們被選擇作為線路元件結(jié)構(gòu)時，按照相反關(guān)系設(shè)置的地和電源互連使得參考標(biāo)記1地和參考標(biāo)記5表示電源互連，或者線路元件結(jié)構(gòu)使得盡管電源互連5不變，也利用與第一實施例中使用的線路元件的結(jié)構(gòu)相同的方式經(jīng)過介質(zhì)4提供地3和電源互連5，或者，參考標(biāo)記2和10表示地，參考標(biāo)記5表示電源互連，并且電源互連5和地3和10分別經(jīng)過介質(zhì)4或6按照相反關(guān)系提供，由此形成三明治狀線路元件結(jié)構(gòu)。
如圖9所示，在本實施例的半導(dǎo)體電路中，通過使用常用的制造方法在硅襯底2上形成氧化硅膜7，然后，通過施加如CVD等方法形成多晶硅3，之后，通過利用采用氫氟酸或TBAC(四丁基氯化銨)等的干刻蝕或濕刻蝕進(jìn)行構(gòu)圖，利用遮蔽的多晶硅，形成不均勻部分，形成不均勻部分之后，形成厚度為50埃的LaAlO3膜4，疊加鋁(例如，蒸發(fā)法)，然后形成厚度為50埃的LaAlO3膜6，在形成鋁10之后，利用刻蝕法形成線路形狀，之后，通過施加CVD等用氧化硅膜9形成覆蓋膜，由此制造半導(dǎo)體電路。
(第七實施例)第七實施例示于圖10(A)、10(B)和10(C)中。在圖10(A)中，部分A是線路元件，在圖10(B)中示出了如下例子其中如部分A所示的線路元件在本發(fā)明的半導(dǎo)體電路中使用，并圖10(C)表示了其中線路元件本身形成得呈現(xiàn)不均勻性的例子。而且本實施例的特征也與第六實施例的相同，通過疊加互連和介質(zhì)膜，在不增加芯片上的占據(jù)面積的同時使每單位長度的電容增加，這是互連所必須的。盡管圖10(A)是沿著圖10(B)的線Z-Z’截取的剖面圖，本實施例中所示的形狀是用于表示目的的，并且如果電源互連和地互連不處于導(dǎo)電條件下，即，如果電源互連和地互連經(jīng)過介質(zhì)疊加，就足夠了，因此可以自由地選擇形狀的組合。圖10(A)的部分A表示不均勻部分垂直于襯底1設(shè)置的例子。但是，例如，不均勻部分可以基本上平行于襯底設(shè)置，或者可以設(shè)置成與襯底1形成一定角度(這個角度可以是常數(shù)或者是變化的，或者這個角度可以連續(xù)地變化)。而且，不均勻部分可以進(jìn)一步具有另一不均勻部分。而且，不均勻部分可以設(shè)置為多個。盡管圖10(B)所示的線路元件線性地形成在整個結(jié)構(gòu)上，但是也可以提供三維的不均勻部分，如圖10(C)所示。順便提及，沿著圖10(B)的線Z-Z’的剖面形狀優(yōu)選是相同的形狀。如在其它實施例中那樣，在本實施例中，線路元件設(shè)置在襯底1上，并且在半導(dǎo)體電路中使用的線路元件使得地和電源互連經(jīng)過介質(zhì)處于非導(dǎo)電狀態(tài)，并且通過被夾在地和電源互連之間的而被支撐的介質(zhì)也是高頻線。并且對于線路元件的特性阻抗，如其他實施例那樣，在上述半導(dǎo)體電路中使用的線路元件上述阻抗值被固定，使得DC電源的電壓變量的峰值由于高頻的效果而保持在固定范圍內(nèi)。
在本第七實施例中，氧化膜厚度從目前的5000埃減小到50埃，具有大約24的介電常數(shù)的LaAlO3用做氧化膜的材料，通過形成互連以便形成與襯底1水平的不均勻部分(圖10(a)中省略了這個不均勻部分)，在不增加芯片內(nèi)的占據(jù)寬度的情況下使每單位長度的電容增加到2.5倍，互連寬度從50μm增加到250μm，并經(jīng)過LaAlO3膜疊加兩個互連層和三個地層，互連層電連接在一起，地層電連接在一起，由此使每單位長度的電容增加到4倍，每單位長度的電容作為整體增加到100×6×2.5×5×4＝30000倍。
在本實施例中，利用與上述第六實施例相同的方式，在硅襯底1上形成氧化硅膜7，并在氧化硅膜7上形成多晶硅3(步驟S100)。接著，通過利用掩模對多晶硅3進(jìn)行構(gòu)圖，形成不均勻部分，并形成厚度為50埃的LaAlO3膜4(步驟S101)，并且利用蒸發(fā)法等用鋁形成互連5a(步驟S102)。此外，形成厚度為50埃的LaAlO3膜4b(步驟S103)，并在形成接觸孔之后，由鋁形成地互連10a(步驟S104)，并將多晶硅3和地互連10A電連接在一起(步驟S105)。此外，形成厚度為50埃的LaAlO3膜4c，并在形成接觸孔之后，由鋁形成電源互連5b(步驟S106)并電連接到鋁互連5a(步驟S107)。此外，形成厚度為50埃的LaAlO3膜4d(步驟S108)，并在形成接觸孔之后，由鋁形成地互連10b(步驟S109)，并電連接到地互連10a9步驟S110)。之后，用氧化硅膜9形成覆蓋膜(步驟S111)。
在本實施例中，利用上述制造方法，通過經(jīng)過氧化硅膜7在硅襯底1上疊加多晶硅3和鋁互連10a、10b，形成具有向上延伸的部分的梳子形狀的地互連，通過疊加鋁互連5a、5b和將它們分支成梳子形狀或分支，形成電源互連，通過以下發(fā)方法使電源互連和地之間的間隔保持在基本恒定的距離，所述方法包括置入絕緣膜4a、4b、4c、4d等，由此保持非電接觸狀態(tài)，從而形成線路。此外，還在電源互連和地互連的表面上形成不均勻部分。電源互連可以由多晶硅形成，鋁互連10a、10b和地互連可以由鋁互連5a、5a形成。在本實施例中，下層是多晶硅，這是因為多晶硅可以與用做襯底1的硅良好地匹配。因此，在本發(fā)明中，在芯片上條件下使用該線路元件，同時保持大部分的半導(dǎo)體工藝的特征。因此，當(dāng)在半導(dǎo)體中使用該線路元件時，該結(jié)構(gòu)使得與電源電路的耦合盡可能地最小化，同時將高頻波限制在構(gòu)成線路元件的介質(zhì)內(nèi)。因此，可以設(shè)計成去耦合特性優(yōu)異的半導(dǎo)體電路。
(第八實施例)下面將參照圖11(A)、11(B)和11(C)詳細(xì)介紹本發(fā)明的第八在本實施例中，通過使用作為相同芯片內(nèi)的另一部分的絕緣膜(例如，晶體管的柵極絕緣膜)，減少了線路元件內(nèi)的絕緣膜的膜厚，由此實現(xiàn)了低電容線路元件。
圖11(A)、)11(B)和11(C)表示在涉及第八實施例的半導(dǎo)體電路中使用的線路元件的結(jié)構(gòu)。在本線路元件中，在由硅等形成的半導(dǎo)體襯底1上以間隔開的關(guān)系形成線路元件和擴(kuò)散層15、16，并在擴(kuò)散層15和16之間的區(qū)域中設(shè)置介質(zhì)膜17。進(jìn)一步在這個介質(zhì)膜17上形成互連。
在擴(kuò)散層15、16周圍的半導(dǎo)體襯底1上形成隔離區(qū)(場氧化膜)14，并且由場氧化膜14封閉的區(qū)域內(nèi)部和外部的區(qū)域被電隔離。如圖中所示，優(yōu)選每個擴(kuò)散層15、16連接到地。在上述結(jié)構(gòu)中，半導(dǎo)體襯底1、介質(zhì)膜17和互連18構(gòu)成線路元件。順便提及，半導(dǎo)體襯底1和擴(kuò)散層15、16可以具有相同的極性或可以具有不同的極性。這意味著，例如，當(dāng)半導(dǎo)體襯底1是N型時，可以提供N+型擴(kuò)散層15、16，或者可以提供P+型擴(kuò)散層。相同的事情也施加于半導(dǎo)體襯底1是P型的情況。順便提及，在本實施例中，在圖11(A)和11(B)中，一般實際上是使襯底1和源和/或漏短路，從而獲得相同的電位或者使它們接地。
下面，將介紹例如半導(dǎo)體襯底1是P型的和擴(kuò)散層15、16是N+型的情況。從圖6明顯看出，由半導(dǎo)體襯底1、擴(kuò)散層15、16、介質(zhì)膜17、和互連18構(gòu)成的結(jié)構(gòu)是與MOS型晶體管相同的結(jié)構(gòu)。就是說，在本實施例中，采用MOS型晶體管的柵極用做線路元件的結(jié)構(gòu)，并且該結(jié)構(gòu)使得擴(kuò)散層15、16對應(yīng)源極和漏極，介質(zhì)膜17對應(yīng)柵極絕緣膜，互連18對應(yīng)柵極。
介質(zhì)膜7可以由例如SiO2、SiO、SiN、TaO2、TiO2、Al2O3、MgO、SrTiO3、ZrO2和LaAlO3等材料形成。這些介質(zhì)材料可以單獨使用或者可以使用兩種或兩種以上的組合材料。這些材料能夠特別用在硅半導(dǎo)體工藝中，因此適合于這個目的。對于互連18，采用如多晶硅和金屬，如鋁、鋁合金和銅等材料。擴(kuò)散層15、16是其中以高濃度擴(kuò)散雜質(zhì)(例如，砷、磷和硼)的區(qū)域。
在本實施例中，通過由MOS晶體管的柵極絕緣膜形成線路元件，很容易在線路元件由場氧化膜14形成的情況基礎(chǔ)上增加互連電容，其中場氧化膜14的膜厚一般為500-1000nm(5000到10000埃)。此外，由于具有這種電容的線路元件可以通過采用在LSI內(nèi)制造晶體管的工藝來制造，因此可以簡化制造工藝。
接著，將介紹在涉及本實施例的半導(dǎo)體電路中使用的線路元件的制造工藝。
首先，在要形成MOS晶體管的半導(dǎo)體襯底1上的區(qū)域的周圍形成場氧化膜14(步驟S201)。例如，在半導(dǎo)體襯底1是由硅形成的P型半導(dǎo)體的情況下，通過氧化半導(dǎo)體襯底1的表面來形成場氧化膜14。接著，在半導(dǎo)體襯底1的表面上形成介質(zhì)膜，作為柵極絕緣膜(步驟S202)。之后，在這個形成的介質(zhì)膜上形成導(dǎo)電膜(步驟S203)。該導(dǎo)電膜是通過低壓CVD法等由膜狀的多晶硅形成的。利用被遮蔽的獲得的導(dǎo)電膜，形成規(guī)定互連形狀的介質(zhì)膜17和互連18。之后，在被場氧化膜14包圍的半導(dǎo)體襯底1的表面的區(qū)域中，將離子注入到互連18的端部的區(qū)域中，以便提供與半導(dǎo)體襯底1的極性相反的極性，由此形成擴(kuò)散層15和16(步驟S205)。例如，在半導(dǎo)體襯底1是P型半導(dǎo)體時，形成N+型擴(kuò)散層。
利用上述工藝，形成了由半導(dǎo)體襯底(地)1、介質(zhì)膜17和互連(電源互連)18構(gòu)成的線路元件。
當(dāng)電壓施加于這個線路元件結(jié)構(gòu)的互連18時，半導(dǎo)體襯底1也受到該電壓的影響，并且襯底電壓發(fā)生一些變化。但是，通過在線路元件的兩端部上提供擴(kuò)散層15和16并將它們連接到地，可以使電壓變化的幅度最小化。
(第九實施例)下面介紹本發(fā)明的半導(dǎo)體電路的第九實施例。
在涉及本實施例的半導(dǎo)體電路中使用的線路元件是如下結(jié)構(gòu)的，其中在使用晶體管的柵極絕緣膜的情況下，在晶體管的柵極的電阻不同于互連的電阻時，在面對柵極絕緣膜的表面的相反表面一側(cè)上設(shè)置電旁路，這被稱為“反向”方式，由此調(diào)節(jié)線路元件的電阻，并增加了這個線路元件的電容。
圖12(A)、12(B)和12(C)表示涉及本實施例的半導(dǎo)體電路中使用的線路元件的結(jié)構(gòu)。在這種線路元件中，在由硅等形成的P或型N半導(dǎo)體襯底1上，形成極性與半導(dǎo)體襯底1的極性相反的擴(kuò)散層15、16，并且在它們之間設(shè)置間隔，而且在擴(kuò)散層15、16之間的區(qū)域設(shè)置介質(zhì)膜17。并且，在介質(zhì)膜17上進(jìn)一步疊加互連18、層間介質(zhì)膜20和介質(zhì)膜17上的襯背。順便提及，在層間介質(zhì)膜20中形成至少一個接觸孔19，并且將互連和襯背互連21經(jīng)過接觸孔19電連接在一起。順便提及，互連18、接觸孔19和襯背互連21構(gòu)成電源互連的一部分，所述電源互連給開關(guān)元件輸送電源。
在擴(kuò)散層15、16周圍的半導(dǎo)體襯底1上形成隔離區(qū)域(場氧化膜)14，并且被場氧化膜14包圍的區(qū)域外部和內(nèi)部的區(qū)域電隔離。而且，每個擴(kuò)散層15、16連接到地。在上述結(jié)構(gòu)中，半導(dǎo)體襯底1、介質(zhì)膜17、互連18、層間介質(zhì)膜20和背襯互連21構(gòu)成線路元件。
如從圖12(A)、12(B)和12(C)明顯看出的，由半導(dǎo)體1、擴(kuò)散層15、16、介質(zhì)膜17和互連18構(gòu)成的結(jié)構(gòu)是MOS型晶體管。如第二實施例那樣，本實施例也是如下的結(jié)構(gòu)其中使用了MOS型晶體管的柵極，并且擴(kuò)散層15、16對應(yīng)源極和漏極，介質(zhì)膜17對應(yīng)柵極絕緣膜，互連18對應(yīng)柵極。
作為用于介質(zhì)膜17和層間介質(zhì)膜20的材料，可以使用SiO2、SiO、SiN、TaO2、TiO2、Al2O3、MgO、SrTiO3、ZrO2、LaAlO3等。這些材料具有與硅半導(dǎo)體工藝的良好的兼容性，因此，它們適合于作為介質(zhì)膜17和層間介質(zhì)膜21的材料。這些介質(zhì)材料可以單獨使用或者組合使用。作為互連18和背襯互連21的材料，采用多晶硅和金屬，如鋁、鋁合金和銅。順便提及，對于半導(dǎo)體襯底1，使用與第一實施例中所述的相同的材料。
在使用MOS型晶體管的柵極的結(jié)構(gòu)的情況下，如果互連18由具有相對低的導(dǎo)電性的材料(例如，雜質(zhì)擴(kuò)散多晶硅)形成，則互連18的電阻增加。在這種情況下，DC供給能力下降。
在用在涉及本實施例的半導(dǎo)體電路中的線路元件中，通過由鋁等形成背襯互連21而減小了互連18的電阻。作為背襯互連21的材料，除了鋁之外，還可以使用如鋁合金和銅的金屬。
在本發(fā)明的第九實施例中，在上述本發(fā)明第八實施例中的互連18由多晶硅形成和互連18的電阻相對高的情況下，為了減小互連18的電阻，背襯互連21由如鋁等金屬形成。作為背襯互連21的材料，除了鋁之外，還可以使用如鋁合金和銅等金屬。在這些情況下，也可以使用有機導(dǎo)體(聚吡咯、聚乙炔等)。在本發(fā)明的第八實施例中，層間介質(zhì)膜20形成為作為多晶硅膜的互連18的覆蓋層，并且作為層間介質(zhì)膜20的覆蓋層，背襯互連21由鋁金屬形成，其具有比多晶硅膜低的電阻。背襯互連21和互連18經(jīng)過接觸孔18電連接在一起，其中接觸孔的數(shù)量是一個或多個。
接著，將介紹本發(fā)明第九實施例中所示的上述半導(dǎo)體電路的制造方法。
在本發(fā)明的第九實施例中，在形成互連18(電源互連)之后，形成由氧化硅膜構(gòu)成的層間介質(zhì)膜20。接著，在層間介質(zhì)膜20中形成接觸孔19，然后，在包括接觸孔19的內(nèi)部的層間介質(zhì)膜20的表面上形成鋁的導(dǎo)體膜之后，對這個導(dǎo)體膜進(jìn)行構(gòu)圖，由此形成背襯互連21。
當(dāng)考慮到在低頻帶中的去耦合時，在所需線路元件長度變大和芯片上狀態(tài)下的線路元件的尺寸太大的情況下，還可以將在上述第一到第九實施例中使用的線路元件直接安裝在印刷電路板上，或者將它們作為獨立線路元件設(shè)置，或者采用將線路元件安裝在引線框架如封裝上的方法。但是，在將去耦合元件設(shè)置在產(chǎn)生高頻波的元件例如開關(guān)元件附近時可以獲得良好的去耦合特性，并且這有利于超高速度設(shè)計。并且，將線路元件在芯片上安裝的方法有利于高密度設(shè)置。因此，線路元件可以安裝在芯片區(qū)域上、引線框架和印刷電路板的多個位置上，以便實現(xiàn)線路元件的去耦合有效頻率的寬帶設(shè)計，并且進(jìn)一步提高去耦合特性，由此最終實現(xiàn)了超高速設(shè)計和高密度設(shè)計。通過使用在常規(guī)半導(dǎo)體工藝中采用的CVD法、蒸發(fā)法等在這些半導(dǎo)體中形成互連和介質(zhì)膜。通過包括磷酸處理、氫氟酸處理和季銨鹽處理的濕工藝、或者包括通過形成氟離子(含有氟的化合物，如BF3)、通過放電等進(jìn)行處理的干工藝，進(jìn)行刻蝕處理。而且，可以通過使用納米技術(shù)如FIB(聚焦離子束)和MEM(微電機械)系統(tǒng)形成不均勻部分的形狀。
在本實施例中，為便于解釋，給定數(shù)值如-40dB和0.3Ω作為例子，并且除了這些數(shù)值以外的數(shù)值也包含在本發(fā)明的范圍內(nèi)，只要它們滿足本發(fā)明的宗旨即可。本發(fā)明的特征在于寬帶和低阻抗，并且希望在通過實現(xiàn)這個特性的大部分使本發(fā)明作為常用電容器的替代物使用時，上述數(shù)值大大改變。
而且，對于用在本發(fā)明的半導(dǎo)體電路的線路元件中的各種材料的介電常數(shù)、膜厚、線路元件長度、不均勻部分的尺寸比以及不均勻部分的結(jié)構(gòu)組合的各種修改形式都包含在本發(fā)明內(nèi)。
盡管本發(fā)明可以通過硅半導(dǎo)體工藝來制造，但是顯然本發(fā)明不限于這個工藝，也可以采用除了常規(guī)公知硅半導(dǎo)體以外的半導(dǎo)體工藝。因此，不必說，本發(fā)明可以用在所有需要本發(fā)明的電特性的電子設(shè)備中。
作為用于能用做絕緣膜的具有不同介電常數(shù)的膜的材料，可以使用具有大致與氧化硅膜的介電常數(shù)相同的大約4的介電常數(shù)的環(huán)氧樹脂、具有大約8的介電常數(shù)的SiO、氮化硅、TaO2、TiO2、Al2O3和MgO、具有大約16的SrTiO3、ZrO2和多晶硅、具有大約24的介電常數(shù)的LaALO3、具有大約300的介電常數(shù)的BST(Ba-Sr-TiO2)、具有大約1000的介電常數(shù)的PZT(Pb-Zr-TiO2)以及具有高介電常數(shù)的其它材料。優(yōu)選選擇能在硅工藝等中采用的具有高介電常數(shù)的材料，在這種情況下，工藝變得很簡單，并且在成本方面也是有利的。
對于線路元件的特性，可以想象，在介質(zhì)損失(tanδ)很大時，在高頻源中產(chǎn)生的高頻電磁波不易于傳播到電源一側(cè)，結(jié)果是提高了去耦合特性。優(yōu)選大到電磁波入射到線路元件上的程度的介質(zhì)損失是消耗的熱，或者可以是無終止的。
在上述第二實施例中，該結(jié)構(gòu)使得在X軸和Y軸方向上設(shè)置不均勻部分。然而，在關(guān)于本發(fā)明的半導(dǎo)體電路中也包括在單軸方向(例如，X軸方向、Y軸方向、Z軸方向)提供這個不均勻部分。盡管不均勻部分的形狀不特別限制，但是希望選擇能通過使用半導(dǎo)體工藝形成不均勻部分的形狀。順便提及，不均勻部分可以通過在襯底內(nèi)形成溝槽來制造，或者可以在由導(dǎo)體或介質(zhì)形成的襯底上形成不均勻部分，并且可以在這個不均勻部分上形成構(gòu)成其它線路元件的互連，并且線路元件可以通過使用在襯底內(nèi)和襯底上形成的不均勻部分來形成。在這種情況下，當(dāng)不均勻部分由介質(zhì)材料形成時，形成在不均勻部分上的膜的材料選自具有比這個介質(zhì)高的介電常數(shù)的材料，或者構(gòu)成線路元件的互連由導(dǎo)電材料形成為膜狀，由此可以制造其中使用了在上述每個實施例中所述的半導(dǎo)體電路。
工業(yè)實用性本發(fā)明的半導(dǎo)體器件具有在其互連中的線路元件，并且其中使用了這種線路元件的半導(dǎo)體電路具有在使用半導(dǎo)體電路的頻帶內(nèi)的基本恒定的阻抗。因此，該半導(dǎo)體器件具有在寬頻帶內(nèi)的低阻抗特性，因此，可以實現(xiàn)高速半導(dǎo)體電路的電源去耦合。由于在寬頻帶內(nèi)，電源電壓由于頻率而變化很小，因此確保了穩(wěn)定的操作。由于高頻波泄漏很少，因此可以提供在EMC測量方面也很優(yōu)異的半導(dǎo)體電路。
權(quán)利要求
1.一種線路元件，其中電源互連和地互連或地表面經(jīng)過介質(zhì)以相對關(guān)系設(shè)置，其特征在于提供一種絕緣體的覆蓋層，該絕緣體覆蓋線路元件。
2.一種線路元件，其至少包括形成在半導(dǎo)體襯底或?qū)w層上的基本恒定厚度的第一介質(zhì)、和形成在該介質(zhì)上的第一導(dǎo)體，第一介質(zhì)是通過將第一介質(zhì)的長度規(guī)定為高頻波的運行方向上的預(yù)定長度來形成的，并提供覆蓋線路元件的絕緣體的覆蓋層。
3.根據(jù)權(quán)利要求2的線路元件，其特征在于在半導(dǎo)體襯底或?qū)w層和第一介質(zhì)之間、以及第一介質(zhì)和第一導(dǎo)體之間的至少一個界面上形成不均勻部分。
4.根據(jù)權(quán)利要求2或3的線路元件，其特征在于進(jìn)一步形成膜狀的第一導(dǎo)體，并且在導(dǎo)體和覆蓋層之間形成膜狀的第二介質(zhì)。
5.根據(jù)權(quán)利要求2或3的線路元件，其特征在于進(jìn)一步形成膜狀的第一導(dǎo)體，并且經(jīng)過形成在第一導(dǎo)體和覆蓋層之間的第二介質(zhì)設(shè)置第二導(dǎo)體。
6.一種線路元件，其中用第三介質(zhì)覆蓋第一導(dǎo)體的頂表面、底表面和側(cè)表面中的至少一個表面，其特征在于用第四介質(zhì)覆蓋線路元件。
7.根據(jù)權(quán)利要求6的線路元件，其特征在于第三介質(zhì)是通過將相對于高頻波在該介質(zhì)中運行的運行方向的第三介質(zhì)的長度規(guī)定為預(yù)定長度來形成的。
8.根據(jù)權(quán)利要求6的線路元件，其特征在于在第一導(dǎo)體的表面上形成不均勻部分，并形成第三介質(zhì)，以便提供不均勻部分。
9.根據(jù)權(quán)利要求6-8中任一項的線路元件，其特征在于設(shè)置在第一導(dǎo)體的頂表面、底表面和側(cè)表面的至少一個表面上的第三介質(zhì)的介電常數(shù)比第四介質(zhì)的介電常數(shù)高。
10.根據(jù)權(quán)利要求1-9中任一項的線路元件，其特征在于形成線路元件，以便提供基本上平行于和/或垂直于電磁波的傳播方向的不均勻部分。
11.根據(jù)權(quán)利要求1-9任一項的線路元件，其特征在于在該線路元件中，基本上垂直和/或平行于電磁波的傳播方向的部分基本上是相同的。
12.根據(jù)權(quán)利要求1的線路元件，其特征在于電源互連或地互連大致形成為梳子形狀，并且提供大致形成為梳子形狀的電源互連或地互連，使得電源互連或地互連經(jīng)過介質(zhì)以相對關(guān)系設(shè)置。
13.根據(jù)權(quán)利要求12的線路元件，其特征在于梳子的齒構(gòu)成電源互連或地互連，并且在形成為梳子形狀的電源互連或地互連中，梳子的背部基本上垂直于襯底延伸。
14.一種線路元件，其中溝槽形成在半導(dǎo)體襯底中，并且具有經(jīng)過介質(zhì)以相對關(guān)系設(shè)置在襯底上的電源互連，其特征在于該線路元件是由介質(zhì)和電源互連構(gòu)成的，并提供至少覆蓋線路元件的介質(zhì)的覆蓋層。
15.一種線路元件，其中在半導(dǎo)體襯底中形成溝槽，并具有經(jīng)過介質(zhì)以相對關(guān)系設(shè)置在襯底上的電源互連，其特征在于該線路元件由襯底、介質(zhì)和電源互連構(gòu)成，并提供至少覆蓋線路元件的介質(zhì)的覆蓋層。
16.一種線路元件，其具有形成在半導(dǎo)體襯底的主表面上的介質(zhì)膜、形成在半導(dǎo)體襯底的主表面上的擴(kuò)散層、其間夾著介質(zhì)膜、和形成在介質(zhì)膜上的互連，其中通過包括半導(dǎo)體襯底、介質(zhì)膜和互連而形成線路，其特征在于在由高頻源產(chǎn)生的電磁波的頻帶中，該線路的特性阻抗設(shè)置成使得電源電壓的峰值變得不大于在電源電壓基礎(chǔ)上確定的規(guī)定值，其中所述峰值根據(jù)輸入到該線路的電磁波而變化。
17.根據(jù)權(quán)利要求16的線路元件，其特征在于擴(kuò)散層連接到地。
18.根據(jù)權(quán)利要求16或17的線路元件，其特征在于該線路元件還具有背襯導(dǎo)體，該背襯導(dǎo)體沿著半導(dǎo)體襯底、介質(zhì)膜和互連，形成該線路元件，并且電連接到該互連。
19.根據(jù)權(quán)利要求18的線路元件，其特征在于該線路元件還具有在互連和背襯導(dǎo)體之間的絕緣膜，該絕緣膜沿著半導(dǎo)體襯底、介質(zhì)膜、互連和背襯導(dǎo)體構(gòu)成線路，并且互連和背襯導(dǎo)體通過形成在絕緣膜中的至少一個接觸孔電連接。
20.根據(jù)權(quán)利要求16-19中任一項的線路元件，其特征在于該線路元件具有在擴(kuò)散層外部的半導(dǎo)體襯底的主表面上的場氧化膜，并且介質(zhì)膜形成得比場氧化膜更薄。
21.根據(jù)權(quán)利要求1-20中任一項的線路元件，其特征在于在由高頻源產(chǎn)生的電磁波的頻帶中，線路的特性阻抗設(shè)置成使得電源電壓的峰值變得不大于在電源電壓的基礎(chǔ)上發(fā)現(xiàn)的規(guī)定值，其中所述峰值根據(jù)輸入到線路的電磁波而變化。
22.根據(jù)權(quán)利要求2-21中任一項的線路元件，其特征在于半導(dǎo)體襯底、導(dǎo)體層和第二導(dǎo)體是地互連或連接到地上，并且第一導(dǎo)體是電源互連。
23.根據(jù)權(quán)利要求2＝22中任一項的線路元件，其特征在于導(dǎo)體層的電阻大于第二導(dǎo)體的電阻。
24.根據(jù)權(quán)利要求2-23中任一項的線路元件，其特征在于導(dǎo)體層是多晶硅。
25.根據(jù)權(quán)利要求1-24中任一項的線路元件，其特征在于線路元件的長度大到使作為目標(biāo)的電磁波作為波的程度。
26.根據(jù)權(quán)利要求1-24中任一項的線路元件，其特征在于線路元件的長度比作為目標(biāo)的電磁波的有效波長的1/4大。
27.根據(jù)權(quán)利要求1-26中任一項的線路元件，其特征在于線路元件的介質(zhì)具有電感損失。
28.在一種半導(dǎo)體電路，其特征在于該半導(dǎo)體電路具有權(quán)利要求1-27中任一項的線路元件。
全文摘要
相對于數(shù)字電路的工作頻率已經(jīng)進(jìn)入GHz時代的背景技術(shù)，為了確保去耦合電路所需的低阻抗特性高達(dá)不小于幾百兆赫或超過這些值的帶和提供甚至在不小于幾百兆赫的頻帶內(nèi)也具有低阻抗特性的半導(dǎo)體電路。提供一種線路元件，其中電源互連和地互連或地表面經(jīng)過介質(zhì)相對設(shè)置，并且這個線路元件的特征在于提供覆蓋線路元件的絕緣體的覆蓋層。
文檔編號H01L23/528GK1774806SQ200480010018
公開日2006年5月17日 申請日期2004年2月13日 優(yōu)先權(quán)日2003年2月14日
發(fā)明者中野隆, 遠(yuǎn)矢弘和 申請人:日本電氣株式會社