專利名稱：半導(dǎo)體裝置、半導(dǎo)體裝置的制造方法、半導(dǎo)體制造裝置和計(jì)算機(jī)記錄介質(zhì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有利用等離子體處理形成的電容器的半導(dǎo)體裝置及其制造方法、能夠進(jìn)行用于形成該電容器時用的等離子體處理的半導(dǎo)體制造裝置、以及計(jì)算機(jī)記錄介質(zhì)。
背景技術(shù)：
作為半導(dǎo)體裝置的DRAM，構(gòu)造為在其存儲單元內(nèi)具有MOS晶體管和蓄積存儲用的電荷的電容器。近年來，伴隨半導(dǎo)體裝置的微細(xì)化，要求半導(dǎo)體裝置內(nèi)的晶體管和電容器的尺寸縮小化?？墒?，電容器的電容與其面積成正比，與厚度成反比，所以減薄厚度自然是有極限的。
作為電容器的結(jié)構(gòu)，多數(shù)采用MIM(Metal Insulator Metal)結(jié)構(gòu)或MIS(Metal Insulator Semiconductor)結(jié)構(gòu)。在MIS結(jié)構(gòu)的半導(dǎo)體層(下部電極)中，例如能用多晶硅。
在上述這樣的電容器結(jié)構(gòu)中，多晶硅等下部電極、電容膜形成后，有進(jìn)行熱處理的工序。多晶硅電極通過熱處理，表面被氧化，成為SiO2層。其結(jié)果，構(gòu)成電容器的絕緣膜的表觀介電常數(shù)變小，電容減少。
另一方面，在邏輯裝置的外圍電路中，有的使用氮化鈦(TiN)代替上述下部的由多晶硅材料構(gòu)成的電極。作為電容器的下部電極的氮化鈦，進(jìn)行熱處理時與多晶硅的情況相同，其表面被氧化。其結(jié)果，形成TiO，電阻增大?；蛘邩?gòu)成電容器的表觀絕緣膜的厚度增大，產(chǎn)生電容減少的問題。
在日本國專利公開公報2001-274148號中，公開了在硅氧化膜上用等離子體處理方法形成硅氮化膜的方法。
專利文獻(xiàn)1日本國專利公開公報2001-274148號

發(fā)明內(nèi)容
本發(fā)明就是鑒于上述情況而完成的，目的在于提供一種不增大膜厚，能夠抑制電容器電容的下降的半導(dǎo)體裝置、其制造方法和制造裝置。另外，目的還在于抑制電容器的泄漏電流。
為了達(dá)到上述目的，本發(fā)明的第一方面，是一種具有電容器的半導(dǎo)體裝置，上述電容器具有下部電極、上部電極、以及夾在上述下部電極與上述上部電極之間的絕緣膜，上述下部電極的絕緣層側(cè)的表面被氮化。
另外，本發(fā)明的第二方面，是一種半導(dǎo)體裝置的制造方法，包括在半導(dǎo)體基板上形成用于電容器的下部電極的工序；使上述下部電極的表面氮化的工序；在上述下部電極上形成絕緣膜的工序；和在上述絕緣膜上形成上部電極的工序。
另外，本發(fā)明的第三方面，在用于具有上部電極、下部電極、以及形成在這些電極之間的絕緣膜的電容器的制造工序的裝置中，具有容納應(yīng)處理的半導(dǎo)體基板的處理容器；將對應(yīng)于處理的氣體供給上述處理容器內(nèi)的氣體供給單元；和將用于激發(fā)等離子體的微波供給上述處理容器內(nèi)的微波供給單元。而且，為了在上述下部電極的表面上形成氮化膜，將形成有上述下部電極的上述半導(dǎo)體基板裝入上述處理容器中后，利用上述氣體供給單元將氮?dú)夤┙o該處理容器。
在發(fā)明的各方面中，在下部電極是多晶硅的情況下，通過表面被氮化，提高了在后繼工序中熱處理時的耐氧化性。一般說來，在DRAM中，電容器的電容增大，所以將本發(fā)明應(yīng)用于DRAM的電容器中時效果更加顯著。
另外，作為下部電極使用氮化鈦時，將該氮化鈦的表面進(jìn)一步氮化，形成富含氮的層。由此，與多晶硅下部電極的情況相同，提高了在后繼工序中熱處理時的耐氧化性。
例如在半導(dǎo)體制造裝置中，執(zhí)行如下工序在半導(dǎo)體基板上形成用于電容器的下部電極的工序；使上述下部電極的表面氮化的工序；在上述下部電極上形成絕緣膜的工序；和在上述絕緣膜上形成上部電極的工序。而且根據(jù)計(jì)算機(jī)記錄介質(zhì)所具有的軟件，通過計(jì)算機(jī)控制半導(dǎo)體制造裝置，執(zhí)行這些工序。
在本發(fā)明中，通過對電容器的下部電極表面進(jìn)行氮化處理，不僅能提高耐氧化性，而且還能減少電容器內(nèi)部的泄漏電流。其結(jié)果，能抑制表觀介電常數(shù)的下降，絕緣膜的膜厚也能變得更厚。


圖1是表示本發(fā)明的第一實(shí)施例的電容器的結(jié)構(gòu)的截面說明圖。
圖2是表示本發(fā)明的半導(dǎo)體裝置的制造方法的一例的流程圖。
圖3是表示本發(fā)明的等離子體處理裝置的結(jié)構(gòu)的截面圖。
圖4是表示第一實(shí)施例的電容器的作用·效果的曲線圖。
圖5是表示本發(fā)明的第二實(shí)施例的電容器的結(jié)構(gòu)的截面說明圖。
圖6是表示第二實(shí)施例的電容器的制造工藝的一部分的工序圖，圖6(A)表示淀積氮化鈦的形態(tài)，圖6(B)表示通過等離子體氮化處理形成富含氮層的形態(tài)。
圖7是表示第二實(shí)施例的電容器的作用·效果的曲線圖。
圖8是表示第二實(shí)施例的電容器的作用·效果的曲線圖。
圖9是表示等離子體氮化處理時的膜厚與壓力的相關(guān)性的曲線圖。
符號說明10電容器11硅基板12下部電極 14絕緣膜16上部電極 18氮化層20等離子體處理裝置 21等離子體處理容器21A、21B排氣口 22基板保持臺28波導(dǎo)管27氣體供給口W硅晶片具體實(shí)施方式
以下，以DRAM中的電容器的制造為例，說明本發(fā)明。構(gòu)成DRAM的多個存儲單元的各個單元采用包括一個MOS晶體管、一個電容器和元件分離區(qū)域的結(jié)構(gòu)。MOS晶體管例如具有在P型硅基板上摻雜有N型的源電極和漏電極、柵絕緣膜和柵電極。漏電極連接在位線上。柵電極連接在字線上。在柵電極部的周圍形成保護(hù)氧化膜。
圖1(A)表示本發(fā)明的第一實(shí)施例的電容器10的結(jié)構(gòu)。電容器10包括在硅基板11上形成的層間絕緣膜17、在層間絕緣膜17上形成的下部電極12、在下部電極12上形成的絕緣膜14、以及在絕緣膜14上形成的上部電極層16。上部電極16是TiN等金屬層，下部電極12由多晶硅構(gòu)成。下部電極12在接觸絕緣膜14的面一側(cè)具有氮化層18。在電容器10中，利用多晶硅19與MOS晶體管的源部15電連接。
其次，根據(jù)圖2說明形成電容器10的工藝。首先，在層間絕緣膜17上通過蝕刻，形成接觸孔，利用CVD法等淀積多晶硅，形成下部電極12(步驟S1)。此后，在下部電極12的表面上通過等離子體氮化處理形成氮化層18(多晶硅氮化膜)(步驟S2)。此后在氮化膜18上形成絕緣膜14(步驟S3)。然后再形成上部電極層16(步驟S4)，此后，例如為了增大表面積，進(jìn)行形成凹凸形狀所必要的蝕刻，形成電容器10。
圖3表示本發(fā)明的等離子體氮化處理中使用的半導(dǎo)體制造裝置(等離子體處理裝置)20的結(jié)構(gòu)概略圖。半導(dǎo)體制造裝置20具有處理容器21，該處理容器21具有保持作為被處理基板的硅晶片W的基板保持臺22。在基板保持臺22的內(nèi)部，設(shè)有加熱器22a，利用來自電源22b的電力供給，能將硅晶片W加熱到所希望的溫度。
處理容器21內(nèi)的氣體從排氣口21A和21B，通過排氣泵21C排放。由鋁構(gòu)成的氣體擋板(隔板)211配置在基板保持臺22的周圍。在氣體擋板211的上表面上設(shè)有石英覆蓋物212。
在處理容器21的裝置上方，對應(yīng)于基板保持臺22上的硅晶片W，設(shè)有開口部。該開口部利用由石英或Al2O3構(gòu)成的電介質(zhì)板23堵塞。平面天線24配置在電介質(zhì)板23的上部(處理容器21的外側(cè))。在該平面天線24上形成有從波導(dǎo)管供給的電磁波透過用的多個槽24a。波長縮短板25和波導(dǎo)管28配置在平面天線24的更上部(外側(cè))。冷卻板26以覆蓋波長縮短板25的上部的方式配置在處理容器21的外側(cè)。在冷卻板26的內(nèi)部設(shè)有制冷劑流動的制冷劑流路26a。
在處理容器21的內(nèi)部側(cè)壁上，設(shè)有等離子體氮化處理時導(dǎo)入氣體用的氣體供給口27。在本實(shí)施方式中，作為處理氣體供給源，準(zhǔn)備氬氣供給源41、氮?dú)夤┙o源42，通過各個閥41a、42a、進(jìn)行流量調(diào)節(jié)的質(zhì)量流量控制器41b、42b、以及閥41c、42c，連接在氣體供給口27上。另外，在處理容器21的內(nèi)壁的內(nèi)側(cè)上，以包圍容器總體的方式形成制冷劑流路21a。
在半導(dǎo)體制造裝置20中，設(shè)置有發(fā)生用于激發(fā)等離子體的數(shù)GHz電磁波的電磁波發(fā)生器(磁控管)29。該電磁波發(fā)生器29中發(fā)生的微波在波導(dǎo)管28中傳播，被導(dǎo)入處理容器21中。
半導(dǎo)體制造裝置20由控制裝置51控制。控制裝置51具有中央處理裝置52、支持電路53、以及包含關(guān)聯(lián)的控制軟件的記錄介質(zhì)54。該控制裝置51控制例如來自氣體供給口27的氣體的供給、停止、流量調(diào)節(jié)、加熱器22a的溫度調(diào)節(jié)、排氣泵21C的排氣、以及電磁波發(fā)生器29等，在半導(dǎo)體制造裝置20中進(jìn)行實(shí)施等離子體處理的各工藝中的必要的控制。
控制裝置51的中央處理裝置52可以使用通用計(jì)算機(jī)的處理器。記錄介質(zhì)54可以使用例如RAM、ROM、軟盤、硬盤的各種形式的記錄介質(zhì)。另外支持電路53，在各種方法中為了支持處理器與中央處理裝置52連接。半導(dǎo)體制造裝置20的主要部分如上構(gòu)成。
在下部電極12的表面上通過等離子體氮化處理形成氮化層18時，將在硅基板11上形成有下部電極12的晶片W放置在基板保持臺22上。此后，通過排氣口21A、21B，進(jìn)行處理容器21內(nèi)部的空氣的排氣。處理容器21的內(nèi)部被設(shè)定為規(guī)定的處理壓。從氣體供給口27供給惰性氣體、例如氬氣和氮?dú)狻?br> 另一方面，電磁波發(fā)生器29中發(fā)生的數(shù)GHz頻率的微波通過波導(dǎo)管28，供給到處理容器21。微波通過平面天線24、電介質(zhì)板23，導(dǎo)入到處理容器21。然后，由該微波激發(fā)等離子體，生成氮自由基。在處理容器21內(nèi)通過微波激發(fā)而生成的高密度等離子體，在下部電極12的表面上生成氮化層18。
此后，在下部電極12上形成有絕緣膜14。該絕緣膜14例如由硅氧化膜構(gòu)成。其次，在絕緣膜14上形成有上部電極16，構(gòu)成電容器10。雖然在絕緣膜14的形成工序或上部電極16的形成工序中進(jìn)行熱處理，但由于在下部電極12上形成氮化層18，所以能夠有效地抑制下部電極12的上表面的氧化。
另外，上部電極16可以用多晶硅代替氮化鈦、鋁等的金屬材料。另外，作為絕緣膜14，除了硅氧化膜以外，還能使用硅氧氮化膜、氧化鉭、氧化鋁等。
其次，實(shí)際上關(guān)于氮化層熱處理時的耐氧化性，在硅基板上進(jìn)行等離子體氮化處理，進(jìn)行了驗(yàn)證。將其結(jié)果示于表1。


從No.1至No.3是根據(jù)本發(fā)明進(jìn)行等離子體氮化處理的硅基板。在基于本發(fā)明的試樣中，處理氣體使用了氬氣和氮?dú)獾幕旌蠚怏w。其流量比都是1000/40(sccm)。等離子體處理時的等離子體輸出都是3500W，處理壓力是67Pa，而且處理溫度是400℃。從No.1至No.3，等離子體處理時間不同，No.1為30秒，No.2為120秒，No.3為300秒。No.4作為比較例，表示進(jìn)行高速熱氮化膜處理的硅基板的數(shù)據(jù)。該處理時間為180秒。另外，從No.1至No.4的試樣都分別各準(zhǔn)備了7個。上述的從No.1至No.4的試樣，在上述的氮化處理后，在600℃至900℃之間進(jìn)行熱氧化處理。
圖4表示在表1所示的實(shí)驗(yàn)中，氮化膜受到的影響?？v軸表示由氮化膜的氧化導(dǎo)致的光學(xué)膜厚度的增量，單位為埃。橫軸表示高速熱氧化處理的處理溫度，單位是攝氏度。圖中的各點(diǎn)表示由熱氧化處理溫度下的氮化膜的熱氧化導(dǎo)致的膜厚度增量。從該曲線可知，進(jìn)行等離子體氮化處理的試樣與進(jìn)行了相對高速熱氮化處理的試樣相比，前者的光學(xué)膜厚度的增量少，可知熱氧化的影響小。另外，可知等離子體氮化處理的時間越長，光學(xué)膜厚度的增量越少。即，等離子體氮化處理的時間越長，氮化膜越厚，由等離子體氮化處理產(chǎn)生的氮化膜越厚，熱氧化處理的影響越小，可以說具有耐氧化性。
其次，說明本發(fā)明的第二實(shí)施例。本實(shí)施例使用氮化鈦代替多晶硅，作為電容器的下部電極112。圖5表示其結(jié)構(gòu)。另外，在本實(shí)施例的說明中，與上述的第一實(shí)施例相同或?qū)?yīng)的結(jié)構(gòu)要素，標(biāo)以相同的標(biāo)記，省略重復(fù)的說明。
電容器100，在層間絕緣膜111上形成的層間絕緣膜117上，通過蝕刻形成導(dǎo)通孔(via hole)，埋入勢壘金屬(Barrier Metal)32和導(dǎo)通金屬(Via Metal)119，用CVD法形成由氮化鈦構(gòu)成的下部電極112、在下部電極112上形成的絕緣膜14、以及在絕緣膜14上形成的上部電極16。上部電極16是TiN等金屬層。在下部電極112中，在與絕緣膜14接觸的面上形成富含氮層118。電容器100連接在Al布線或Cu布線30上，但最后電連接MOS晶體管的源電極。
為了形成電容器100，用CVD法等形成在層間絕緣膜111上的層間絕緣膜117上，通過蝕刻形成導(dǎo)通孔，埋入勢壘金屬32和導(dǎo)通金屬119，將氮化鈦淀積在它上面，形成下部電極112。此后，在下部電極112的表面上通過等離子體氮化處理形成富含氮層118(參照圖6(A)、(B))。
用圖2所示的等離子體處理裝置20進(jìn)行本實(shí)施例的電容器100的制造工序的一部分。使下部電極112的表面呈富含氮的狀態(tài)時，將在硅基板11上形成有下部電極112的晶片W放置于等離子體處理裝置20的基板保持臺22上。此后，通過排氣口21A、21B，進(jìn)行處理容器21內(nèi)部的空氣的排氣。處理容器21的內(nèi)部被設(shè)定為規(guī)定的處理壓。從氣體供給口27供給惰性氣體和氮?dú)狻?br> 另一方面，電磁波發(fā)生器中發(fā)生的數(shù)GHz頻率的微波通過波導(dǎo)管28，供給到處理容器21。微波通過平面天線24、電介質(zhì)板23，導(dǎo)入導(dǎo)處理容器21。然后，由該微波激發(fā)等離子體，生成氮自由基。在處理容器21內(nèi)通過微波激發(fā)而生成的高密度等離子體，在下部電極112的表面上再生成氮化層118。下部電極112由氮化鈦構(gòu)成，所以氮分布在其全體上。通過等離子體氮化處理，摻雜氮形成富含氮層118。因此，富含氮層118在下部電極112中成為比其他區(qū)域氮含量多的層。
此后，在下部電極112上形成絕緣膜14。該絕緣膜14例如由硅氧化膜構(gòu)成。其次，在絕緣膜14上形成上部電極16，構(gòu)成電容器100。雖然在絕緣膜14的形成工序或上部電極16的形成工序中進(jìn)行熱處理，但由于在下部電極112上形成有富含氮層118，所以能有效地抑制下部電極112的上表面的氧化。
另外，上部電極16能用多晶硅代替氮化鈦、鋁等金屬材料。另外，作為絕緣膜14，除了硅氧化膜以外，還能使用硅氮化膜、氧化鉭、氧化鋁等。
圖7表示下部電極112的等離子體氮化處理的處理時間和薄膜電阻的關(guān)系。如圖7中的曲線所示，分成1Torr(133Pa)、100mT(13.3Pa)、500mT(13.3×5Pa)情況，測定氣壓。其結(jié)果，氮的氣壓越低，薄膜電阻越低。即，可知?dú)鈮涸降停侥芨咝实匦纬筛缓獙?18。
其次，研究了氮化鈦膜熱處理時的耐氧化性。在硅基板上形成氮化鈦膜后，進(jìn)行等離子體氮化處理，準(zhǔn)備形成有富含氮層的試樣。作為本發(fā)明的試樣，準(zhǔn)備等離子體氮化處理時間為120秒的試樣(圖8中的□)、以及等離子體氮化處理時間為30秒的試樣(圖8中的○)兩種。另外，為了進(jìn)行比較，準(zhǔn)備了未進(jìn)行等離子體氮化處理的只具有氮化鈦膜的基板(圖8中的△)。
在本實(shí)驗(yàn)中，一邊進(jìn)行等離子體氧化處理，一邊測定薄膜電阻，研究了等離子體氮化處理的影響。圖8中示出了測定結(jié)果。在圖8所示的曲線圖中，縱軸表示氮化鈦膜(下部電極112)的薄膜電阻值。橫軸表示等離子體氧化處理前的基準(zhǔn)值(TiN as depo)、和對氟酸處理后的硅基板進(jìn)行等離子體氧化處理時的氧化膜厚度為20埃、40埃和60埃。表示氧化膜越厚，等離子體氧化處理時間越長。從該圖可知，越是進(jìn)行等離子體氧化，不進(jìn)行等離子體氮化處理的試樣的電阻值越高，受熱處理的氧化影響越強(qiáng)。與此不同，進(jìn)行等離子體氮化處理的試樣的薄膜電阻值增加得少，表示不容易受熱處理的氧化影響。即表示進(jìn)行等離子體氮化處理的試料，熱處理時耐氧化性好。
其次，研究了等離子體氮化處理中的壓力影響。為了增大表面積，電容器的形狀有時采用形成有深孔或呈凹凸形狀的立體結(jié)構(gòu)。在這樣的情況下，隨著部位的不同，膜厚也容易不同。膜厚的不同導(dǎo)致電特性不同，所以使膜厚均勻是重要的，但根據(jù)本發(fā)明者的驗(yàn)證，能確認(rèn)等離子體氮化時的壓力，特別是對具有這些立體結(jié)構(gòu)的電容器的膜厚度的均勻性會造成影響。
圖9表示在Si的下部電極表面具有凹凸形狀的電容器中，對該下部電極改變等離子體處理時的壓力、進(jìn)行等離子體氮化處理時的膜厚。圖中Open表示下部電極表面的凹凸稀少的情況，Dense表示下部電極表面的凹凸稠密的情況，表示各凹部內(nèi)的底部的膜厚。
根據(jù)這樣的結(jié)果，能夠確認(rèn)膜厚的均勻性相關(guān)于等離子體氮化處理時的壓力，根據(jù)發(fā)明者們的驗(yàn)證，壓力優(yōu)選在1Torr(133Pa)～5Torr(5×133Pa)之間，更優(yōu)選在3Torr(3×133Pa)附近。
以上根據(jù)幾個例子說明本發(fā)明的實(shí)施方式和實(shí)施例，但本發(fā)明不限定于這些實(shí)施例，在權(quán)利要求所述的技術(shù)思想范疇內(nèi)能加以變更。
產(chǎn)業(yè)上的可利用性能不降低電容而制造薄膜電容器，對于半導(dǎo)體裝置例如DRAM的制造有用。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有電容器，其特征在于所述電容器具有下部電極、上部電極、以及夾在所述下部電極和所述上部電極之間的絕緣膜，所述下部電極的絕緣層側(cè)的表面被氮化。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述下部電極是多晶硅。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述下部電極是氮化鈦，該氮化鈦的表面進(jìn)一步被氮化。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述下部電極的氮化處理通過等離子體處理來進(jìn)行。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述電容器用于DRAM。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述電容器用于邏輯裝置。
7.一種半導(dǎo)體裝置的制造方法，其特征在于，包括在半導(dǎo)體基板上形成用于電容器的下部電極的工序；使所述下部電極的表面氮化的工序；在所述下部電極上形成絕緣膜的工序；和在所述絕緣膜上形成上部電極的工序。
8.如權(quán)利要求7所述的制造方法，其特征在于所述下部電極由多晶硅構(gòu)成。
9.如權(quán)利要求7所述的制造方法，其特征在于所述下部電極是氮化鈦，具有使該氮化鈦的表面進(jìn)一步氮化的工序。
10.如權(quán)利要求7所述的制造方法，其特征在于所述下部電極的氮化處理通過等離子體處理來進(jìn)行。
11.如權(quán)利要求7所述的制造方法，其特征在于所述電容器用于DRAM。
12.如權(quán)利要求7所述的制造方法，其特征在于所述電容器用于邏輯裝置。
13.一種半導(dǎo)體制造裝置，用于具有上部電極、下部電極、以及形成在這些電極之間的絕緣膜的電容器的制造工序，其特征在于，具有容納應(yīng)處理的半導(dǎo)體基板的處理容器；將對應(yīng)于處理的氣體供給所述處理容器內(nèi)的氣體供給單元；和將用于激發(fā)等離子體的微波供給所述處理容器內(nèi)的微波供給單元，為了在所述下部電極的表面上形成氮化膜，將形成有所述下部電極的所述半導(dǎo)體基板裝入所述處理容器后，所述氣體供給單元將氮?dú)夤┙o該處理容器。
14.如權(quán)利要求13所述的制造裝置，其特征在于所述下部電極由多晶硅構(gòu)成。
15.如權(quán)利要求13所述的制造裝置，其特征在于所述下部電極是氮化鈦，使該氮化鈦的表面進(jìn)一步氮化。
16.如權(quán)利要求13所述的制造裝置，其特征在于所述電容器用于DRAM。
17.如權(quán)利要求13所述的制造裝置，其特征在于所述電容器用于邏輯裝置。
18.如權(quán)利要求10所述的制造方法，其特征在于所述等離子體處理在1×133Pa～5×133Pa以下的減壓下進(jìn)行。
19.一種計(jì)算機(jī)記錄介質(zhì)，其特征在于包含計(jì)算機(jī)對半導(dǎo)體制造裝置執(zhí)行在半導(dǎo)體基板上形成用于電容器的下部電極的工序，使所述下部電極的表面氮化的工序，在所述下部電極上形成絕緣膜的工序，和在所述絕緣膜上形成上部電極的工序的軟件。
全文摘要
本發(fā)明的目的在于提供不增大膜厚，而能抑制電容器電容下降的半導(dǎo)體制造裝置。在具有電容器的半導(dǎo)體裝置中，電容器具有下部電極、上部電極、以及夾在下部電極與上部電極之間的絕緣膜。下部電極的絕緣層側(cè)的表面被氮化。在下部電極是多晶硅的情況下，通過表面氮化，提高后繼工序中熱處理時的耐氧化性。特別是在DRAM中，由于電容器的電容增大，所以其效果變大。另外還減少了電容器內(nèi)部的泄漏電流。
文檔編號H01L21/822GK1820370SQ20048001971
公開日2006年8月16日 申請日期2004年9月22日 優(yōu)先權(quán)日2003年9月26日
發(fā)明者佐佐木勝 申請人:東京毅力科創(chuàng)株式會社