專利名稱：對(duì)安全性敏感的半導(dǎo)體產(chǎn)品,尤其是智能卡芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，尤其是智能卡芯片，其中在半導(dǎo)體材料上不僅設(shè)置了通過(guò)芯片設(shè)計(jì)而擬想的有源結(jié)構(gòu)，如晶體管、電阻器、電容器等，而且設(shè)置了在剩余的殘留區(qū)中產(chǎn)生的、另外的電學(xué)上非有源的傳導(dǎo)填充結(jié)構(gòu)(瓦片(tile))。
對(duì)于對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，諸如，舉例而言智能卡芯片，不僅需要借助傳感器線路和軟件例程進(jìn)行積極的保護(hù)，而且需要保護(hù)以不受機(jī)械和光損害。在被構(gòu)造的每一級(jí)上，為此而需要的半導(dǎo)體工藝要求盡可能一致的表面輪廓和至少由每一級(jí)上的元件提供的最小覆蓋量。給定這一點(diǎn)，則因此已知不僅要生成由芯片設(shè)計(jì)所擬想的電性有源結(jié)構(gòu)，而且在剩余的殘留區(qū)中還要生成另外的填充結(jié)構(gòu)(瓦片)，該填充結(jié)構(gòu)不是電性有源的且由此也沒有彼此進(jìn)行電連接。在這種情況下，一些由芯片設(shè)計(jì)所擬想的電性有源結(jié)構(gòu)(在該結(jié)構(gòu)中例如產(chǎn)生電路)被引入到可由硅構(gòu)成的晶片中作為傳導(dǎo)結(jié)構(gòu)，且它們中的一些以由諸如氧化物、多晶硅、金屬跡線等等形成的附加層的形式制造在晶片上。填充結(jié)構(gòu)(瓦片)尤其由金屬構(gòu)成，這些填充結(jié)構(gòu)附加到由芯片設(shè)計(jì)所擬想的電性有源結(jié)構(gòu)上且在剩余的區(qū)域中生成，而且它們不是電性有源的，由此也沒有彼此進(jìn)行電連接。在這種情況下在多個(gè)水平延伸的級(jí)上的填充結(jié)構(gòu)通過(guò)氧化硅絕緣，且彼此按一定距離排列，在該情況下距由多晶硅組成的層也存在此距離。
然而，一些已被證明是缺點(diǎn)的狀況是尤其對(duì)于對(duì)安全性敏感的半導(dǎo)體產(chǎn)品而言，可以從它們的平面構(gòu)造來(lái)分析布局和連接結(jié)構(gòu)，以及在剩余的殘留區(qū)中生成的瓦片在對(duì)安全性敏感的半導(dǎo)體產(chǎn)品中以及由此在智能卡芯片中并不進(jìn)行任何的其它功能。
本發(fā)明的目的在于提供一種如在權(quán)利要求1的前序中定義的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，尤其是智能卡芯片，其不僅極大地阻止了從平面構(gòu)造對(duì)布局和連接結(jié)構(gòu)進(jìn)行的任何分析，而且其中通過(guò)制造有用的附加電路而并入了附加功能。
依靠如下事實(shí)而依照本發(fā)明實(shí)現(xiàn)了這種目的，即尤其是在對(duì)安全性敏感的半導(dǎo)體產(chǎn)品如智能卡芯片中，附加的信號(hào)通路是通過(guò)在填充結(jié)構(gòu)的各部分(該填充結(jié)構(gòu)被生成且在前已被電絕緣)之間以及在所生成的這些填充結(jié)構(gòu)和芯片設(shè)計(jì)的有源元件之間插入附加的觸點(diǎn)而產(chǎn)生的。填充結(jié)構(gòu)中的這些附加信號(hào)通路被以這樣的方式插入到半導(dǎo)體芯片的現(xiàn)有線路中兩個(gè)或多個(gè)節(jié)點(diǎn)之間，即產(chǎn)生一個(gè)或多個(gè)閉合電流通路。填充結(jié)構(gòu)中附加觸點(diǎn)的插入可以通過(guò)使用合適的定線程序(routingprogram)而自動(dòng)化。
在本發(fā)明的另一實(shí)施例中，該觸點(diǎn)要以這樣的方式來(lái)設(shè)置，即可以水平和垂直地進(jìn)行填充結(jié)構(gòu)各部分的任意相互鏈接。這樣的意思是觸點(diǎn)要以這樣的方式來(lái)設(shè)置，即在填充結(jié)構(gòu)的每個(gè)部分之后，在布線級(jí)中即級(jí)的分層結(jié)構(gòu)中存在變化。然而，當(dāng)設(shè)置上述觸點(diǎn)時(shí)，同時(shí)也允許在填充結(jié)構(gòu)的每個(gè)部分內(nèi)水平方向充分地改變，即盡可能頻繁地改變。
為了防止在顯微鏡下發(fā)生任何光學(xué)差別，當(dāng)設(shè)置上述觸點(diǎn)時(shí)，將盡可能多但不是所有的、所生成的、由金屬構(gòu)成的填充結(jié)構(gòu)，即基本上是所述填充結(jié)構(gòu)的主要部分，合并到信號(hào)通路中，這意味著甚至可能使填充結(jié)構(gòu)的有源的電連接部分處于與作為假結(jié)構(gòu)(dummy structure)或瓦片的填充結(jié)構(gòu)各部分鄰接的位置，其與被電連接在一起的該填充結(jié)構(gòu)的有源部分隔離。
當(dāng)通過(guò)以當(dāng)今的半導(dǎo)體工藝生成的填充結(jié)構(gòu)的電連接、以其中通過(guò)本發(fā)明進(jìn)行的方式來(lái)創(chuàng)建閉合的信號(hào)通路時(shí)，可以在該信號(hào)通路中包括要在芯片設(shè)計(jì)中構(gòu)造的所有級(jí)，諸如擴(kuò)散區(qū)、多晶硅結(jié)構(gòu)和金屬跡線，其目的在于沿著盡可能任意的通路來(lái)引導(dǎo)信號(hào)。
依照本發(fā)明的另一特征，通過(guò)執(zhí)行觸點(diǎn)的設(shè)置而形成的閉合信號(hào)通路還可以連接到其它合適的有源電子電路上，作為在所有構(gòu)造的級(jí)上填充結(jié)構(gòu)各部分的電相互鏈接的結(jié)果，通過(guò)該閉合信號(hào)通路阻止了對(duì)半導(dǎo)體表面的機(jī)械損害。
將通過(guò)相互鏈接填充結(jié)構(gòu)而依照本發(fā)明形成的信號(hào)通路取做起始點(diǎn)，所述信號(hào)通路使許多種應(yīng)用成為可能。這樣，通過(guò)經(jīng)由彼此相互鏈接的填充結(jié)構(gòu)各部分將電子電路組件如晶體管或二極管、電容器或光電組件連接到電源電壓上，包括彼此相互鏈接的填充結(jié)構(gòu)部分的信號(hào)通路可被用作為電源跡線，在這種情況下在填充結(jié)構(gòu)的每個(gè)部分之后在布線級(jí)中要有改變，而且在每個(gè)布線級(jí)內(nèi)，在水平方向上要有盡可能頻繁的改變。
然而，通過(guò)使彼此相互鏈接的填充結(jié)構(gòu)各部分在電子線路的電源電壓和地電位之間形成導(dǎo)電電流通路，也可將包括彼此相互鏈接的填充結(jié)構(gòu)部分的信號(hào)通路用作為電源到地的通路。通過(guò)所創(chuàng)建的信號(hào)通路的這種應(yīng)用，有時(shí)在所設(shè)置的觸點(diǎn)中的兩個(gè)之間可能存在敏感元件，其可被饋給電子分析器電路。在這種情況下，在填充結(jié)構(gòu)的每個(gè)部分之后在布線級(jí)中也應(yīng)當(dāng)存在改變，且水平方向在每個(gè)布線級(jí)內(nèi)也應(yīng)當(dāng)存在盡可能頻繁的改變。
然而，最后，包括彼此相互鏈接的填充結(jié)構(gòu)部分的信號(hào)通路也可能用作為電阻性信號(hào)通路，在這種情況下，使彼此相互鏈接的填充結(jié)構(gòu)部分位于電子線路的電源電壓和地電位之間，且借助所設(shè)置的觸點(diǎn)將電阻器，諸如，舉例而言擴(kuò)散電阻器以隨機(jī)的間隔插入電阻性信號(hào)通路中。在這種情況下，也可能存在敏感元件，也就是說(shuō)有時(shí)在兩個(gè)電阻器之間，且也可將此饋給電子分析器電路。在這個(gè)也是通過(guò)本發(fā)明創(chuàng)建的信號(hào)通路的應(yīng)用中，在填充結(jié)構(gòu)的每個(gè)部分之后在布線級(jí)中應(yīng)當(dāng)存在改變，且水平方向應(yīng)當(dāng)在每個(gè)布線級(jí)內(nèi)盡可能頻繁地改變。
作為產(chǎn)生有用的附加電路的結(jié)果，由此通過(guò)本發(fā)明而將附加的功能合并到智能卡芯片中。
彼此相互鏈接的填充結(jié)構(gòu)部分的不同尺寸和位置在很大程度上阻止了對(duì)智能卡芯片的電子線路的任何光學(xué)跟蹤。
本發(fā)明的其它優(yōu)選實(shí)施例將從從屬權(quán)利要求中規(guī)定的剩余特征而明顯。
本發(fā)明的這些和其它的方面從實(shí)施例來(lái)看是明顯的，且將參考下文描述的實(shí)施例進(jìn)行說(shuō)明。
在圖中

圖1是彼此相互鏈接的智能卡填充結(jié)構(gòu)的那些部分的截面圖。
圖2是由圖1所示的填充結(jié)構(gòu)部分形成的且形成電源跡線的信號(hào)通路的電路圖。
圖3是由圖1所示的填充結(jié)構(gòu)部分形成的且形成電源到地通路的信號(hào)通路的電路圖。
圖4是由圖1所示的填充結(jié)構(gòu)部分形成的且形成電阻性信號(hào)通路的信號(hào)通路的電路圖。
借助示例，圖1示出了穿過(guò)具有五個(gè)金屬布線級(jí)的典型半導(dǎo)體結(jié)構(gòu)的示意截面圖。在這種情況下，將電路的一些有源元件如例如晶體管、電阻器、電容器等以導(dǎo)電層2的形式引入到可由硅構(gòu)成的晶片1中，且它們中的一些是借助附加的層如氧化物3和多晶硅(4)而在晶片上制造的。線路的這些有源元件借助觸點(diǎn)5和金屬跡線6連接在一起。除了這些有源結(jié)構(gòu)外，已在剩余的殘留區(qū)中生成了小的填充結(jié)構(gòu)或瓦片42、61、62，由此在每個(gè)構(gòu)造的級(jí)上給出了基本均勻的表面輪廓且至少被該級(jí)上的元件最小覆蓋。而所生成的一些填充部分42、62通常沒有被電連接在一起，所生成的填充部分的一大部分61通過(guò)附加的觸點(diǎn)51連接在一起，由此生成了一個(gè)信號(hào)通路，它在一端經(jīng)由觸點(diǎn)51連接到晶體管結(jié)構(gòu)21、31、41。在導(dǎo)電結(jié)構(gòu)之間，存在例如氧化硅的絕緣層7、71。除了這個(gè)外，作為其定位和尺寸的結(jié)果，填充部分在很大程度上防止了電性線路被光學(xué)地跟蹤。
當(dāng)設(shè)置觸點(diǎn)51時(shí)，允許布線級(jí)在填充結(jié)構(gòu)的每個(gè)部分61之后改變，且允許水平方向在該級(jí)內(nèi)也盡可能頻繁地改變。然而，當(dāng)設(shè)置觸點(diǎn)51時(shí)還允許的其它事物是使彼此電連接的至少一些有源部分61位于與彼此未電連接的填充結(jié)構(gòu)部分42、62鄰接的位置，由此使它們很難在顯微鏡下被光學(xué)地區(qū)分。
圖2示出了制造附加電路和由此在圖1所示的智能卡芯片中合并附加功能的可能的一種變形方式，其中作為在填充結(jié)構(gòu)的部分61和晶體管9的源區(qū)之間設(shè)置觸點(diǎn)51的結(jié)果，信號(hào)通路用作電源跡線。在這種情況下，布線級(jí)在填充結(jié)構(gòu)的每個(gè)部分61之后改變，且水平方向在該級(jí)內(nèi)盡可能頻繁地改變。
圖3中示出該應(yīng)用的另一示例。在這種情況下，填充結(jié)構(gòu)的部分61借助觸點(diǎn)51連接以形成閉合的信號(hào)通路，且該通路的一端連接到電源電壓vdd，而另一端經(jīng)由電阻器連接到地電位gnd。該部分61中形成的電位經(jīng)由另一觸點(diǎn)10被饋給合適的分析器電路。在圖中由pMOS晶體管11的柵極端子41指示該分析器電路的輸入。同樣在該應(yīng)用中，對(duì)于布線級(jí)而言重要的是盡可能頻繁地改變，且該級(jí)內(nèi)的方向也盡可能頻繁地改變。
可以從圖4看出信號(hào)通路的另一變形應(yīng)用，通過(guò)在圖1中所示的智能卡芯片中設(shè)置觸點(diǎn)51，該信號(hào)通路被創(chuàng)建作為在智能卡芯片中合并附加功能的先決條件。如該圖中所示，信號(hào)通路用作電阻性信號(hào)通路。在這種情況下，填充結(jié)構(gòu)的部分61再一次通過(guò)觸點(diǎn)51連接，以形成閉合信號(hào)通路，同樣該通路的一端連接到電源電壓vdd，而另一端經(jīng)由電阻器連接到地電位gnd。此外，電阻器14借助觸點(diǎn)51而插入到填充結(jié)構(gòu)的金屬跡線61之間，在這種情況下電阻器甚至可以是擴(kuò)散電阻器。由此形成的是由交變電阻器(alternating resistor)和填充結(jié)構(gòu)的部分組成的信號(hào)通路。
在這種電阻性信號(hào)通路的情況下，借助另外的觸點(diǎn)15在每?jī)蓚€(gè)電阻器之間存在一個(gè)電位敏感元件。然后經(jīng)由觸點(diǎn)15再一次將該電位饋給合適的分析器電路-在當(dāng)前的情況下表示為pMOS晶體管16。
同樣在該應(yīng)用中，對(duì)于布線級(jí)而言重要的是盡可能頻繁地改變，且級(jí)內(nèi)的方向也是盡可能頻繁地改變。
參考標(biāo)記列表1 晶片2 傳導(dǎo)層3 氧化物4 多晶硅，柵極端子5 觸點(diǎn)6 金屬跡線7 氧化物(絕緣)8 觸點(diǎn)9 晶體管10 觸點(diǎn)11 晶體管12 觸點(diǎn)13 電阻器14 電阻器15 觸點(diǎn)16 晶體管17 觸點(diǎn)
18 電阻器21 傳導(dǎo)層31 氧化物41 多晶硅，柵極端子42 填充部分，多晶硅51 觸點(diǎn)61 填充部分，金屬62 填充部分，金屬71 氧化物gnd 地電位vdd 電源電壓
權(quán)利要求
1.一種對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，尤其是智能卡芯片，其中不僅在例如可由硅構(gòu)成的晶片(1)中和晶片(1)上以電路功能的形式制造由芯片設(shè)計(jì)所擬想的電性有源結(jié)構(gòu)，而且還制造彼此絕緣的、被生成作為填充結(jié)構(gòu)的附加導(dǎo)電部分(42、61、62)(瓦片)，其特征在于，所生成的填充結(jié)構(gòu)的部分(42、61、62)以這樣的方式與觸點(diǎn)(51)結(jié)合，即生成附加的電路功能以及為電路制造的電路結(jié)構(gòu)(2、3、4、5、6)。
2.如權(quán)利要求1所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，所生成的填充結(jié)構(gòu)的部分(42、61、62)由金屬、多晶硅、擴(kuò)散區(qū)或半導(dǎo)體產(chǎn)品的其它導(dǎo)電材料構(gòu)成。
3.如權(quán)利要求2所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，觸點(diǎn)(51)還由屬于用于芯片設(shè)計(jì)的設(shè)計(jì)程序的定線程序來(lái)設(shè)置。
4.如在前述權(quán)利要求中任何一個(gè)所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，由金屬構(gòu)成的無(wú)源填充結(jié)構(gòu)(61)被電連接在一起，以便在電路的有源線路的兩個(gè)或多個(gè)節(jié)點(diǎn)之間形成至少一個(gè)閉合信號(hào)通路。
5.如在前述權(quán)利要求中任何一個(gè)所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，觸點(diǎn)(51)通過(guò)制造填充結(jié)構(gòu)部分(61)的水平和垂直的任意相互鏈接來(lái)設(shè)置。
6.如權(quán)利要求5所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，觸點(diǎn)(51)通過(guò)在填充結(jié)構(gòu)的每個(gè)部分(61)之后改變布線級(jí)和在該級(jí)內(nèi)改變水平方向來(lái)設(shè)置。
7.如在前述權(quán)利要求中任何一個(gè)所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，所生成的基本上大部分的填充結(jié)構(gòu)(61)被合并到信號(hào)通路中，使得該填充結(jié)構(gòu)的有源的、電連接部分(61)甚至處于與假填充結(jié)構(gòu)(62)鄰接的位置，該假填充結(jié)構(gòu)(62)與該填充結(jié)構(gòu)的有源的電連接部分(61)絕緣。
8.如權(quán)利要求7所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，信號(hào)通路被連接到另外的合適的集成電子電路組件，例如晶體管、二極管、電阻器和電容器。
9.如權(quán)利要求8所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，由彼此相互鏈接的填充結(jié)構(gòu)的部分(61)組成的信號(hào)通路通過(guò)將電子電路組件如晶體管、二極管、電阻器、電容器或光電組件經(jīng)由彼此相互鏈接的填充結(jié)構(gòu)的部分(61)連接到電源電壓，而被用作為電源跡線。
10.如權(quán)利要求8所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，由彼此相互鏈接的填充結(jié)構(gòu)的部分(61)組成的信號(hào)通路通過(guò)使彼此相互鏈接的填充結(jié)構(gòu)的部分(61)在電子線路的電源電壓(vdd)和地電位(gnd)之間形成導(dǎo)電的電流通路，而被用作為電源到地通路。
11.如權(quán)利要求9所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，在信號(hào)通路上有時(shí)在兩個(gè)觸點(diǎn)(51)之間會(huì)出現(xiàn)敏感元件，該敏感元件可被饋給電子分析器電路。
12.如權(quán)利要求10所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，由彼此相互鏈接的填充結(jié)構(gòu)的部分(61)組成的信號(hào)通路被用作為電阻性信號(hào)通路，在這種情況下彼此相互鏈接的填充結(jié)構(gòu)的部分(61)被連接在電子線路的電源電壓(vdd)和地電位(gnd)之間，以及這樣，半導(dǎo)體電阻器借助所設(shè)置的觸點(diǎn)而以隨機(jī)的間隔插入在此通路中。
13.如權(quán)利要求11所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，其特征在于，有時(shí)在兩個(gè)電阻器(14)之間出現(xiàn)敏感元件，該敏感元件可被饋給電子分析器電路。
14.如權(quán)利要求12所要求的對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，特征在于，對(duì)安全性敏感的半導(dǎo)體產(chǎn)品且尤其是智能卡芯片的電子線路的光學(xué)跟蹤在很大程度上通過(guò)填充結(jié)構(gòu)的相互鏈接部分(61)的尺寸和位置而被阻止。
全文摘要
為了提供一種對(duì)安全性敏感的半導(dǎo)體產(chǎn)品，尤其是智能卡芯片，其中不僅在例如可由硅構(gòu)成的晶片(1)中和晶片(1)上以電路功能的形式制造由芯片設(shè)計(jì)所擬想的電性有源結(jié)構(gòu)(2、3、4、5、6)，而且還制造彼此絕緣的、借助剩余的殘留區(qū)中的設(shè)計(jì)程序而生成的填充結(jié)構(gòu)的附加導(dǎo)電部分(42、61、62)(瓦片)，對(duì)于逆向工程(reverse engineer)而言，這極大地阻止了對(duì)位于它們下面的、該對(duì)安全性敏感的電路結(jié)構(gòu)的分析。在所生成的各部分之間的觸點(diǎn)可通過(guò)“手工”或者通過(guò)正被討論的設(shè)計(jì)程序與相應(yīng)的定線程序的結(jié)合來(lái)設(shè)置，該觸點(diǎn)是用于將各部分與所描述的偶然信號(hào)通路相互鏈接的。該填充的傳導(dǎo)部分還可以被連接到電路組件，如晶體管、二極管、電阻器或電容器，以便提供附加的電路功能(例如，分析器電路)。
文檔編號(hào)H01L29/06GK1820369SQ200480019735
公開日2006年8月16日 申請(qǐng)日期2004年7月5日 優(yōu)先權(quán)日2003年7月11日
發(fā)明者E·布勒特施奈德 申請(qǐng)人:皇家飛利浦電子股份有限公司