專(zhuān)利名稱(chēng)：淺溝隔離方法及結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于集成電路(IC)裝置，以及制造此集成電路裝置之制程。詳言之，本發(fā)明系關(guān)于在襯底上或在包括譬如應(yīng)變硅(strainedsilicon)之應(yīng)變層(strained layer)之各層上形成溝渠隔離(trenchisolation)結(jié)構(gòu)的方法。
背景技術(shù)：
集成電路(IC)包括形成在半導(dǎo)體襯底上之許多晶體管。于此技術(shù)方面已知形成晶體管之各種方法。一般而言，藉由絕緣或隔離結(jié)構(gòu)而使晶體管彼此隔離。
一種于硅襯底上形成晶體管的方法，包括已知之硅的局部氧化(LOCOS)制程。習(xí)知之LOCOS制程典型包括下列簡(jiǎn)化步驟。首先，將氮化硅層熱生長(zhǎng)于硅襯底上。一般而言，習(xí)知之LOCOS制程需要高品質(zhì)、熱生長(zhǎng)氮化硅層以避免分層(delamination)和其它的制程問(wèn)題。其次，使用微影技術(shù)(lithography)和蝕刻制程，以選擇方式去除氮化物層，以產(chǎn)生晶體管源極/汲極所在位置之圖案。于圖案化源極/汲極區(qū)域后，生長(zhǎng)場(chǎng)氧化物(field oxide)。因?yàn)槿员Ａ粲械飳又课蛔柚寡趸锷L(zhǎng)，場(chǎng)氧化物僅生長(zhǎng)在于源極/汲極圖案化步驟期間曝露之硅襯底上。最后，于完成氧化物生長(zhǎng)后，去除氮化物層之剩余部分，僅留下氧化之源極/汲極區(qū)域于曝露之硅襯底上。
用來(lái)形成絕緣結(jié)構(gòu)和界定源極和汲極區(qū)域之另外的制程為淺溝渠隔離(STI，shallow trench isolation)制程。習(xí)知的STI制程典型包括下列之簡(jiǎn)化步驟。首先，將氮化硅層熱生長(zhǎng)或沉積于硅襯底上。其次，使用光學(xué)微影和蝕刻制程，選擇性地去除氮化硅層以產(chǎn)生晶體管源極/汲極所在位置之圖案。于圖案化源極/汲極區(qū)域后，蝕刻襯底形成溝渠。形成溝渠后，于溝渠之曝露表面上熱生長(zhǎng)襯層(liner)。襯層氧化物一般于非常高的溫度于鹽酸(HCl)的環(huán)境中形成。然后將譬如二氧化硅(SiO2)之絕緣材料沉積在整個(gè)氮化物層上和溝渠內(nèi)之襯層氧化物上。將該絕緣材料研磨以造成平整表面。接著去除氮化物層而留氧化物結(jié)構(gòu)于溝渠內(nèi)。
使用淺溝渠隔離(STI)結(jié)構(gòu)于應(yīng)變硅(SMOS)制程。使用SMOS制程，藉由增加硅之載子移動(dòng)率(mobility)而增加晶體管(MOSFET)性能，由此減少電阻和功率消耗，并增加驅(qū)動(dòng)電流、頻率反應(yīng)、和操作速度。一般系藉由生長(zhǎng)硅層于硅-鍺襯底或?qū)由隙纬蓱?yīng)變硅。
與硅-鍺襯底關(guān)聯(lián)之硅-鍺晶格一般較之純硅晶格要分隔的更開(kāi)，而鍺之百分比愈高，晶格間隔更寬，因?yàn)楣杈Ц衽c較大之硅-鍺晶格對(duì)直，則在硅層中造成張力應(yīng)變。硅原子本質(zhì)上彼此拉開(kāi)。
松散或非應(yīng)變之硅具有包含6個(gè)等價(jià)帶之導(dǎo)電帶。應(yīng)用于硅之張力應(yīng)變?cè)斐?個(gè)價(jià)帶增加能量，和2個(gè)價(jià)帶減少能量。量子效應(yīng)之結(jié)果，電子當(dāng)通過(guò)較低能帶時(shí)，有效地減少30％重量。因此，較低能帶對(duì)于電子流動(dòng)具有較少電阻。此外，電子遭遇到從硅原子之原子核來(lái)之較低的振動(dòng)能量，如此造成該等原子散射較在松散硅的硅時(shí)少500至1000倍比率。結(jié)果，載子移動(dòng)率(mobility)在應(yīng)變硅情況下要較在松散硅情況下戲劇性地增加，如此提供了對(duì)電子增加80％之移動(dòng)率或更多，以及對(duì)電洞增加20％之移動(dòng)率或更多。已發(fā)現(xiàn)增加移動(dòng)率會(huì)持續(xù)增加電流場(chǎng)至1.5百萬(wàn)伏特/公分。這些因素相信使得裝置能增加速度35％，而不須進(jìn)一步減小裝置體積，或減少25％功率消耗而不會(huì)降低性能。
于習(xí)知之SMOS制程中，于硅-鍺層之上設(shè)有應(yīng)變硅層，并蝕刻以形成用于STI結(jié)構(gòu)之溝渠。該等溝渠延伸通過(guò)應(yīng)變硅層和至少部分進(jìn)入到硅-鍺層中。使用習(xí)知之STI襯層氧化物制程以生長(zhǎng)溝渠襯層。習(xí)知之STI襯層氧化物制程能使用非常高溫和HCl周?chē)h(huán)境。于此制程期間，增強(qiáng)鍺氣體釋放，該鍺氣體釋放會(huì)不良沖激到薄膜之形成，會(huì)污染IC結(jié)構(gòu)、各層和裝備，并會(huì)引起鍺累積或“堆?！庇谝r層之界面，由此而引起對(duì)于STI結(jié)構(gòu)之可靠度問(wèn)題。
于習(xí)知之SMOS制程中，STI結(jié)構(gòu)可能容易形成硅懸垂(overhang)于STI結(jié)構(gòu)之邊緣，因?yàn)楣?鍺層較之應(yīng)變硅層更容易蝕刻。再者，應(yīng)變硅層較之硅-鍺層于溝渠襯層和填塞制程期間更容易消耗掉。此外，習(xí)知之SMOS STI結(jié)構(gòu)能承受STI側(cè)壁漏電。
因此，需要形成一種STI結(jié)構(gòu)而不會(huì)損害到應(yīng)變材料或?qū)?。再者，亦需要一種形成具有好的兼容性，不容易相關(guān)于應(yīng)變材料而產(chǎn)生問(wèn)題之高品質(zhì)之氧化物制程。再者，仍需要一種改良之不容易形成硅懸垂之SMOS溝渠形成制程。而且，需要一種襯層形成制程，較不容易產(chǎn)生鍺氣體之釋放。再者，需要一種STI制程，較不會(huì)受到應(yīng)變硅污染、STI側(cè)壁漏電、和硅懸垂之至少其中之一之影響。

發(fā)明內(nèi)容
本發(fā)明之一個(gè)實(shí)施范例系關(guān)于于包括第一層之襯底上制造具有溝渠隔離區(qū)域之集成電路的方法。本方法包括選擇性地蝕刻第一層以形成關(guān)聯(lián)于溝渠隔離區(qū)域的位置的孔洞(aperture)，并在該第一層之上形成應(yīng)變半導(dǎo)體材料。本方法亦包括于該等孔洞中形成絕緣材料，以形成溝渠隔離區(qū)域。
另一個(gè)實(shí)施范例系關(guān)于于埋置的氧化物(BOX，buried oxide)層之上化合物半導(dǎo)體層中形成淺溝渠隔離結(jié)構(gòu)的方法。本方法包括在化合物半導(dǎo)體層之上設(shè)有硬掩膜層，去除于各位置上之硬掩膜層，以及在該各位置下于該化合物半導(dǎo)體層中形成溝渠。本方法亦包括剝除該硬掩膜層，在該化合物半導(dǎo)體層之上形成應(yīng)變半導(dǎo)體層，以及提供隔離材料于各溝渠中，以形成淺溝渠隔離結(jié)構(gòu)。
又另一個(gè)實(shí)施范例系關(guān)于集成電路。該集成電路包括化合物半導(dǎo)體層、應(yīng)變半導(dǎo)體層、以及隔離溝渠。該應(yīng)變半導(dǎo)體層系位于該化合物半導(dǎo)體層之上。該隔離溝渠系設(shè)置于該化合物半導(dǎo)體層中。該隔離溝渠包括絕緣材料，而該隔離溝渠的側(cè)壁系至少由該應(yīng)變半導(dǎo)體層所部分覆蓋。


由下列之詳細(xì)說(shuō)明，配合所附圖式，各實(shí)施范例將變得更完全了解，其中相同之參考號(hào)碼系參考為相同之部分，以及其中圖1為絕緣體上半導(dǎo)體(SOI)襯底之部分之剖面示意圖，該絕緣體上半導(dǎo)體襯底包括氧化物層、硬掩膜層、和光阻層，用于圖10和圖15中所示淺溝渠隔離(STI)制程之實(shí)施范例；圖2為圖1中所示部分之橫剖面圖，顯示微影術(shù)圖案化步驟；
圖3為圖2中所示部分之橫剖面圖，顯示用于硬掩膜層之選擇蝕刻步驟；圖4為圖3中所示部分之橫剖面圖，顯示用于氧化物層之選擇蝕刻步驟；圖5為圖4中所示部分之橫剖面圖，顯示用于相關(guān)于SOI襯底之化合物半導(dǎo)體層之選擇蝕刻步驟；圖6為圖5中所示部分之橫剖面圖，顯示用于硬掩膜層和氧化物層之去除步驟；圖7為圖6中所示部分之橫剖面圖，顯示應(yīng)變半導(dǎo)體形成步驟；圖8為圖7中所示部分之橫剖面圖，顯示溝渠填充步驟；圖9為圖7中所示部分之橫剖面圖，顯示柵極形成和硅化作用步驟；圖10為顯示圖1至圖9中所示部分之淺溝渠隔離制程一般方塊圖；圖11為圖15中所示用于淺溝渠隔離(STI)制程之實(shí)施范例之絕緣體上半導(dǎo)體襯底之部分之橫剖面圖，顯示氧化物和硬掩膜去除步驟；圖12為圖11中所示部分之橫剖面圖，顯示溝渠填充步驟；圖13為圖12中所示部分之橫剖面圖，顯示應(yīng)變硅形成步驟；圖14為圖13中所示部分之橫剖面圖，顯示柵極形成和硅化作用步驟；以及圖15顯示用于圖1至圖5和圖11至圖14所示部分之淺溝渠隔離制程之一般方塊圖。
具體實(shí)施例方式
圖1至圖15顯示依照實(shí)施范例制造集成電路(IC)的方法。此等方法之優(yōu)點(diǎn)是，制程100(圖10)和制程200(圖15)并不提供應(yīng)變硅材料，直到溝渠形成于下面層中后為止。于此方法中，相關(guān)于硅懸垂于STI邊緣之問(wèn)題，對(duì)于形成STI結(jié)構(gòu)之應(yīng)變硅消耗，和STI結(jié)構(gòu)側(cè)壁漏電會(huì)減少。于溝渠形成于下面層后依照制程之變化，而提供應(yīng)變材料。
顯示于圖1至圖9中方法之實(shí)施例(制程100)減少有關(guān)硅-鍺層之鍺氣體釋放和擴(kuò)散出之問(wèn)題。制程100使用應(yīng)變硅層于STI溝渠處側(cè)壁上。
制程100和200能使用于淺溝渠隔離(STI)制程或任何需要溝渠隔離和使用鍺或其它于高溫時(shí)容易放出氣體之物質(zhì)的制程。較有利的情況是，襯層氧化物層能于相對(duì)低溫形成，而仍具備含有良好兼容性之高品質(zhì)氧化物。低溫制程乃指低于約750℃(例如，正在或低于700℃)溫度完成之制程。
參照?qǐng)D1至圖10，顯示集成電路(IC)之部分12之橫剖面圖。部分12經(jīng)歷制程100(圖10)以形成淺溝渠隔離(STI)結(jié)構(gòu)。部分12包括設(shè)在襯底15之上之氧化物層18。襯底15包括設(shè)于埋置的氧化物(BOX)層14和基底層13之上之化合物半導(dǎo)體層16(例如，硅-鍺)。襯底15最好是包括層16之絕緣體上半導(dǎo)體(semiconductor-on-insulator；SOI)襯底。
可選用(optional)基底層13，以及部分12能設(shè)有BOX層14作為最下層。襯底15之基底層13可以是與層16相同的材料或不同的材料。于一個(gè)實(shí)施例中，基底層13為譬如硅襯底之半導(dǎo)體襯底，在此襯底上已生長(zhǎng)有或沉積了如二氧化硅層之層14。層16以物理方式生長(zhǎng)或沉積于層14之上。層16不須直接沉積于層14之上?；蛘撸r底15能夠從晶圓供貨商處購(gòu)得。
部分12能夠是任何型式之半導(dǎo)體裝置，或該半導(dǎo)體裝置之一部分，并亦可從任何不同之半導(dǎo)體制程制得，譬如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制程、雙極制程、或其它的半導(dǎo)體制程。部分12可以是整個(gè)IC，或是IC之一部分，并可包括許多的電子組件部分。
層16最好是硅-鍺或其它的包括鍺之半導(dǎo)體材料，并能夠用P型摻雜物或N型摻雜物摻雜。層16能夠是設(shè)在半導(dǎo)體或譬如層14之絕緣基底上之磊晶層(epitaxial layer)。再者，層16最好是硅和鍺之化合物(Si1-xGex，其中X大約為0.2而更一般是在0.1至0.3之范圍)。
層14能藉由離子植入于底層13上，而生長(zhǎng)、沉積、或形成。層14較佳地是在約200至2000埃( )厚度之間。依照另一選用的實(shí)施例，層14可以具有厚度大約500至2000埃之間(例如，若層14是SIMOX層，則氧植入于硅中)。
于一個(gè)實(shí)施例中，層16藉由化學(xué)氣相沉積(CVD)使用乙硅烷(disilane)(Si2H6)和鍺烷(germane)(GeH4)作為來(lái)源氣體，具有襯底溫度650℃，乙硅烷部分壓力(partial pressure)30毫帕(mPa)，以及鍺烷部分壓力(partial pressure)60毫帕?？墒褂眠@些比例而開(kāi)始硅-鍺材料之生長(zhǎng)，或可選擇使用，鍺之部分壓力可從低壓或0壓開(kāi)始漸漸增加，形成梯度組成?；蚩蛇x擇使用，藉由使用鍺之離子植入而摻雜硅層，或可使用其它制程以形成層16。較佳之情況是，可藉由磊晶生長(zhǎng)層16至低于約2微米之厚度(并最好是在約0.5微米(μm)至2微米之間)。
襯墊氧化物膜(pad oxide film)或氧化物層18設(shè)于層16之上。層18為選擇性之層。層18較佳熱生長(zhǎng)于層16上，至厚度約100埃至300埃。層18作用為緩沖層并能用習(xí)知之高溫制程藉由加熱至大約1000℃于含氧環(huán)境中而熱生長(zhǎng)。
在氧化物層18上設(shè)有障壁(barrier)或硬掩膜層(hard mask layer)22。最好，掩膜層22為氮化硅(Si3N4)，系藉由沉積、CVD、或熱生長(zhǎng)制程而設(shè)置約300至1000埃之間之厚度。亦可使用低壓、電漿增強(qiáng)化學(xué)蒸氣沉積(PECVD)制程?？墒褂糜诟邷?例如，600℃或以上)使用二氯甲硅烷(dichlorosilane，Si2H2Cl2)、氨(NH3)和氮(N2)混合物之習(xí)知熱氮化物制程。用來(lái)沉積氮化物之PECVD制程于400℃使用具有大約550至650瓦(W)之間功率之硅烷(SiH4)、氮(N2)、和氨(NH3)。相反于相關(guān)習(xí)知CVD或生長(zhǎng)制程之N2/NH3/SiCl2H2，可使用氨(NH3)硅烷(SiH4/N2)混合電漿，以形成掩膜層22。
光阻層24設(shè)于(例如，使用旋轉(zhuǎn)涂布)掩膜層22之上。較佳之情況是，光阻層24為任何可從商業(yè)上購(gòu)得之i-線(xiàn)或深紫外線(xiàn)光阻，譬如(Shipley公司，MA)SPR955(i-線(xiàn))UV5(深紫外線(xiàn))。于圖1至圖2中，依照制程100之步驟102，使用掩膜或光罩(reticle)28經(jīng)由光學(xué)微影術(shù)制程(photolithographicprocess)以選擇方式去除光阻層24留下孔洞34。
于圖3中，依照制程100之步驟104(圖10)，掩膜層22最好是硬掩膜，并經(jīng)由干蝕刻制程來(lái)蝕刻，而使得孔洞34到達(dá)氧化物層18。相對(duì)于氧化物層18，氮化硅選擇使用干蝕刻制程。層24得于蝕刻層22之后予以剝除。
于圖4中，依照制程100之步驟104(圖10)，改變蝕刻制程以蝕穿二氧化硅材料，并蝕刻層18，使得孔洞34到達(dá)層16。能用干蝕刻制程蝕刻層18?；蚩扇《?，使用其它的蝕刻技術(shù)，來(lái)去除選擇之層18之部分。于蝕刻氧化物層18之前或之后，能去除光阻層24(圖1)。層22得于蝕刻層18之后予以剝除。
于圖5中，改變蝕刻制程以蝕穿層16之化合物半導(dǎo)體材料。能依照干蝕刻制程去除層16，而使得孔洞34到達(dá)層14之上端?？锥?4能夠是適用于STI構(gòu)造之任何寬度。于一個(gè)實(shí)施例中，孔洞34得依技術(shù)，最好是在大約150nm至300nm之間。依照制程100之步驟104(圖10)，通過(guò)孔洞34蝕穿層16以形成用于淺溝渠隔離結(jié)構(gòu)之溝渠。溝渠最好具有對(duì)應(yīng)于孔洞34之寬度。溝渠最好具有大約500至300埃之間之深度(依于層16之厚度)，以及150至300nm之寬度。溝渠能夠是具有較窄底部之梯形剖面形狀。另一選用之實(shí)施例包括具有更成矩形剖面形狀之溝渠。
雖然已說(shuō)明于干蝕刻制程之蝕刻，但是溝渠能用任何適用于層16中開(kāi)設(shè)孔洞之任何制程而形成。于一個(gè)實(shí)施例中，用所有之方式將溝渠用的孔洞開(kāi)設(shè)于層14中?；蚩蛇x擇使用，依于層16之厚度，關(guān)聯(lián)于孔洞34之溝渠之底部可以到達(dá)層14。
于圖6中，去除(例如，用剝除)層18和22。能使用任何習(xí)知之制程去除層18和22。于圖7中，依照制程100之步驟104(圖10)，應(yīng)變之半導(dǎo)體材料36設(shè)于層16之上。層36最好具有厚度100至200埃之間，并且為張力應(yīng)變硅層。能夠藉由使用硅烷、乙硅烷或二氯甲硅烷，于溫度500℃至650℃之化學(xué)氣相沉積CVD，或藉由分子束磊晶法(molecular beam epitaxy；MBE)，而形成層36。
于一個(gè)較佳實(shí)施例中，關(guān)聯(lián)于孔洞34之溝渠的側(cè)壁用層36所覆蓋。所具有的優(yōu)點(diǎn)是，層36能夠防止與STI溝渠制程有關(guān)之鍺擴(kuò)散，因?yàn)樵搶?6覆蓋了化合物半導(dǎo)體層16。能夠藉由許多之制程，包括CVD和MEB，而沉積層36，該層36可以具有各不同之尺寸。
于設(shè)置層36后，得將襯層(圖中未顯示)形成于與孔洞34有關(guān)之溝渠中。較佳之情況是，襯層為低溫制程所形成之氧化物(例如，氧化硅或二氧化硅)材料。于一個(gè)實(shí)施例中，襯層為大約50至200埃之間厚度，而設(shè)置在溝渠之底部和側(cè)壁之上。
于另一個(gè)實(shí)施例中，能于電漿增強(qiáng)低壓化學(xué)蒸氣沉積(LPCVD)制程，或相似于上述討論之CVD制程之高密度電漿氧化物沉積(HDP)制程，而形成襯層。較佳之情況是，沉積制程并不使用NH3，而是代替使用硅烷于低于700℃之溫度。
于圖8中，依照制程100之步驟108，將一層之絕緣材料42沉積在整個(gè)材料36上，和在關(guān)聯(lián)于孔洞34之溝渠內(nèi)。絕緣材料42最好是沉積于CVD制程中之二氧化硅。較佳之情況是，將絕緣材料42沉積于四乙氧基硅烷(TEOS)制程?；蚩蛇x擇使用，磷酸硼硅玻璃(BPSG)制程。絕緣材料42最好是在約2000至8000埃厚度之間。
藉由研磨和/或蝕刻而去除絕緣材料42，直到到達(dá)材料36之上表面為止。去除絕緣材料42會(huì)留絕緣材料于與孔洞34相關(guān)之溝渠內(nèi)。能藉由許多之剝除或蝕刻制程而去除絕緣材料42。較理想之情況是，藉由干蝕刻方法而從材料36之上去除絕緣材料42。
于絕緣材料42設(shè)于與孔洞34相關(guān)之溝渠內(nèi)之后，能提供柵極結(jié)構(gòu)48。柵極結(jié)構(gòu)48能夠是習(xí)知之MOSFET柵極結(jié)構(gòu)，譬如氧化物上金屬之柵極結(jié)構(gòu)或氧化物上多晶硅之柵極結(jié)構(gòu)。
使用硅化作用以形成硅化物層46于與柵極結(jié)構(gòu)48相關(guān)之晶體管之源極和汲極位置。能藉由習(xí)知之使用鎳之鍺-硅化作用制程而形成層46。
參照?qǐng)D1至圖5和圖11至圖15，制程200相似于制程100。制程200本質(zhì)上與參照?qǐng)D1至圖5所描述之制程100相關(guān)之步驟相同。于制程200中，于步驟202將光阻層24于化合物半導(dǎo)體層16之上圖案化，并于步驟204蝕刻該化合物半導(dǎo)體層以形成溝渠(參照?qǐng)D1至圖5)。
參照?qǐng)D11，在層16中的孔洞134能夠稍微小于參照?qǐng)D2至圖9討論的孔洞34。較佳之情況是，孔洞134是在約150至300nm寬之間，并具有與上述討論的孔洞34之深度相似之深度。掩膜層118(例如，像是上述之相對(duì)于層18和22所述之氧化物或氮化物掩膜層)設(shè)于層16之上。掩膜層118具有實(shí)質(zhì)將于后續(xù)提供之應(yīng)變材料136(圖13)相似之厚度。
如圖12中所示，于制程200之步驟207中，相關(guān)于孔洞134之溝渠填滿(mǎn)了絕緣材料142。絕緣材料142能夠相似于參照?qǐng)D8所討論之絕緣材料42。相關(guān)于孔洞134之溝渠能以不同之制程填滿(mǎn)，包括上述有關(guān)填滿(mǎn)相關(guān)于孔洞34之溝渠之制程。絕緣材料填滿(mǎn)溝渠至掩膜層118之上表面。依照實(shí)施范例，絕緣材料亦設(shè)置在掩膜層118之表面上，并研磨或蝕刻回至掩膜層118之表面。
如圖13中所示，于制程200之步驟209中，去除掩膜層118，并藉由選擇性磊晶硅于層16之上而生長(zhǎng)應(yīng)變材料。因?yàn)閷?18與136之厚度實(shí)質(zhì)上相似，則絕緣材料142延伸至應(yīng)變材料136之上表面。不像參照?qǐng)D1至圖10所討論之制程100之實(shí)施例，材料136并不提供于相關(guān)于溝渠的側(cè)壁上。
參照?qǐng)D14，設(shè)置柵極結(jié)構(gòu)48，而將硅化物層46設(shè)于相關(guān)于關(guān)聯(lián)柵極結(jié)構(gòu)48之晶體管之源極和汲極的位置。于步驟212形成柵極結(jié)構(gòu)48，而于步驟213形成硅化物層46。
應(yīng)了解到，雖然詳細(xì)之圖式，特定之實(shí)例，和所給定之特定值提供了本發(fā)明之較佳實(shí)施范例，但是這些實(shí)施范例只是為了說(shuō)明之目的。溝渠之形狀和大小并非揭示于限定之形式。本發(fā)明的方法和裝置并非限定于所揭示之精確詳細(xì)內(nèi)容和狀況。對(duì)于所揭示之詳細(xì)內(nèi)容可以作各種之改變，而不會(huì)偏離由下列申請(qǐng)專(zhuān)利范圍所界定之本發(fā)明之范圍。
權(quán)利要求
1.一種制造集成電路的方法，該集成電路在襯底(15)中具有溝渠隔離區(qū)域，該襯底(15)包括第一層(16)，該方法包括選擇性地蝕刻該第一層(16)以形成關(guān)聯(lián)于該溝渠隔離區(qū)域的位置的孔洞(aperture)(34)；在該第一層(16)上形成應(yīng)變半導(dǎo)體材料(36)；以及在孔洞(34)中形成絕緣材料(42)，以形成該溝渠隔離區(qū)域。
2.如權(quán)利要求1所述的方法，其中該應(yīng)變半導(dǎo)體材料(36)形成于該孔洞(34)的側(cè)壁上。
3.如權(quán)利要求1所述的方法，其中該應(yīng)變半導(dǎo)體材料(36)為硅而該第一層(16)為硅-鍺。
4.如權(quán)利要求1所述的方法，其中該第一層位于埋置的氧化物層上。
5.一種在埋置的氧化物層(14)上的化合物半導(dǎo)體層(16)中形成淺溝渠隔離結(jié)構(gòu)的方法，該方法包括在該化合物半導(dǎo)體層(16)上設(shè)硬掩膜層(22)；去除在各位置上的該硬掩膜層(22)；在該各位置下于該化合物半導(dǎo)體層(16)中形成溝渠(34)；剝除該硬掩膜層(22)；在該化合物半導(dǎo)體層(16)上形成應(yīng)變半導(dǎo)體層(36)；以及提供隔離材料(42)于各溝渠(34)中，以形成淺溝渠隔離結(jié)構(gòu)。
6.如權(quán)利要求5所述的方法，還包括在該應(yīng)變半導(dǎo)體層(36)上設(shè)置硅化物層(46)的步驟。
7.如權(quán)利要求5所述的方法，還包括在低溫750。C以下于該等溝渠(34)中設(shè)置襯層的步驟。
8.一種集成電路，包括化合物半導(dǎo)體層(15)；位于該化合物半導(dǎo)體層(16)下方的埋置的氧化物層(14)；位于該化合物半導(dǎo)體層(16)上的應(yīng)變半導(dǎo)體層(36)；以及設(shè)置于該化合物半導(dǎo)體層(16)中的隔離溝渠(34)，其中該隔離溝渠(34)包括絕緣材料(42)和各側(cè)壁，該隔離溝渠(34)的各側(cè)壁至少由該應(yīng)變半導(dǎo)體層(36)所部分覆蓋。
9.如權(quán)利要求8所述的集成電路，還包括位于該隔離溝渠(34)之間的柵極結(jié)構(gòu)(48)。
10.如權(quán)利要求8所述的集成電路，其中該應(yīng)變半導(dǎo)體層(36)包括硅，而該化合物半導(dǎo)體層包括硅-鍺，而該溝渠(34)從在頂部的該應(yīng)變半導(dǎo)體層(36)延伸至在底部該埋置的氧化物層(14)。
全文摘要
一種利用淺溝隔離(STI)技術(shù)制造集成電路(IC)的方法。該淺溝隔離技術(shù)使用于應(yīng)變硅(SMOS)制程。于形成溝渠(34)后形成應(yīng)變材料(36)。制程能使用于埋置的氧化物(buried oxide；Box)層(14)之上之化合物半導(dǎo)體層(16)。
文檔編號(hào)H01L21/336GK1902748SQ200480040304
公開(kāi)日2007年1月24日 申請(qǐng)日期2004年12月21日 優(yōu)先權(quán)日2004年1月12日
發(fā)明者相奇, J·N·潘, 丘政錫 申請(qǐng)人:先進(jìn)微裝置公司