專利名稱：導線架式半導體封裝件及其導線架的制作方法
技術領域：
本發(fā)明是關于一種導線架式半導體封裝件及其導線架，特別是關于一種具有溢膠導流道的導線架式半導體封裝件及其導線架。
背景技術：
傳統(tǒng)以導線架(Lead Frame)為芯片承載件的半導體封裝件，例如四方扁平式半導體封裝件(Quad Flat Package，QFP)或四方扁平無管腳式(Quad Flat Non-leaded，QFN)半導體封裝件等，制作方式均是在一具有芯片座(Die Pad)及多個管腳(Lead)的導線架上粘置半導體芯片，通過多條金線(Wire)電性連接該芯片表面上的焊墊與其對應的多條管腳，以封裝膠體包覆該芯片及金線并形成一半導體封裝件；同時，也可設計使該芯片座的一個表面外露于該封裝膠體外，通過芯片座加速散逸該芯片上的熱量。
目前的設計在形成封裝膠體的模壓工序時，會出現如圖1A、圖1B所示(以QFN半導體封裝件為例)的溢膠缺點；這是因為在進行模壓時，該導線架50的芯片座51下表面52會與下模具緊鄰接觸，若出現夾持不緊的情形，會導致該芯片座51下表面52出現溢膠53，這不但影響美觀，更需要進行額外的去除溢膠步驟，增加了工序，也可能影響封裝膠體與該導線架50之間結合的強度。
美國第6,204,553號專利針對此問題提出解決方法，它是如圖2A、圖2B所示，在該芯片座61的下表面62開設多條通道圍置成方形的溝槽63(Groove)，這些溝槽63是以等距相鄰間隔，且具有相同的深度；因此當進行模壓工序時，芯片座61下表面62的溢膠可被這些凹陷的溝槽63收納，不會繼續(xù)將溢膠擴散到芯片座61下的表面62上，進而可解決上述溢膠問題。
然而，該現有技術仍有其缺點，因為該設計只能讓溢膠填入鄰近位置的溝槽63中，無法平均分配溢膠的流動，也沒有導流功能，因此，會造成如圖3A所示的溝槽63中溢膠65分配不均等現象，仍有美觀與品質問題；再有該溝槽63的深度與寬度均有限，當溢膠量過大時，有可能超過其能容納的填充量，如圖3B所示，出現溢膠65過多，再溢出到芯片座61下表面62的現象，仍需進行額外去除溢膠65的工序，因此該技術并未徹底解決現有的溢膠問題。
因此，如何設計一種導線架式半導體封裝件，能夠徹底解決芯片座下表面的溢膠問題，進而減省不必要的去除溢膠步驟與成本，已成為迫切需要解決的課題。

發(fā)明內容
為解決上述現有技術的問題，本發(fā)明的主要目的在于提供一種可避免溢膠產生的導線架式半導體封裝件及其導線架。
本發(fā)明的還一目的在于提供一種可簡化工序步驟的導線架式半導體封裝件及其導線架。
本發(fā)明的另一目的在于提供一種可節(jié)省制造成本的導線架式半導體封裝件及其導線架。
本發(fā)明的再一目的在于提供一種可提高封裝膠體與導線架的結合強度的導線架式半導體封裝件及其導線架。
為達到上述及其它目的，本發(fā)明的導線架式半導體封裝件包括導線架，具有至少一個芯片座與布設在該芯片座周圍的多個管腳，其中，該芯片座的一表面開設有多條溝槽與導流道，每一個溝槽均借由至少一個導流道連通到該芯片座的邊緣；至少一個芯片，接置在該芯片座上未開設有溝槽與導流道的表面，并電性連接到該多個管腳以及包覆該芯片的封裝膠體，令該溝槽與導流道外露出該封裝膠體外。
另外，本發(fā)明的導線架包括至少一個芯片座，該芯片座的一表面開設有多條溝槽與導流道，每一個溝槽均借由至少一個導流道連通到該芯片座的邊緣；以及多個管腳，布設在該芯片座的周圍。
上述溝槽間是連通且圍置成一與該芯片座的形狀對應的形狀，且每一溝槽均借由兩導流道而連通至該芯片座的邊緣，也就是令該芯片座底面的每一邊均具有至少一可連通至該溝槽的導流道。
同時，上述溝槽與導流道具有相同的深度與寬度，且該導流道的深度是該芯片座厚度的一半，一般而言，該導流道的深度可設計為0.05mm至0.15mm，較佳是0.1mm；同時，該導流道的寬度是0.03mm至0.2mm，較佳則是0.1mm。
因此，本發(fā)明的導線架式半導體封裝件及其導線架進行現有的模壓工序時，若出現多余的溢膠時，該導流道可以引導溢膠的流動，該溝槽可用以填充溢膠，進而令溢膠沿著芯片座的每一個邊緣進入導流道中，再填充在該溝槽的空間；同時，由于該多條導流道與溝槽均是相互連通，因此這些溢膠的填充可平均分配，不會附著在芯片座的表面，進而通過對溢膠的疏導，徹底避免溢膠的產生，簡化了去除溢膠的工序、節(jié)省了成本，進而還可提高封裝膠體與導線架的結合強度。


圖1A是現有QFN半導體封裝件的剖視圖與其溢膠的示意；圖1B是圖1A的半導體封裝件的仰視圖；圖2A是美國第6,204,553號專利發(fā)明的半導體封裝件的剖視圖；圖2B是圖2A的半導體封裝件的仰視圖；圖3A及圖3B是圖2A的半導體封裝件溢膠后的仰視圖；圖4A是本發(fā)明的半導體封裝件剖視圖；圖4B是圖4A的半導體封裝件的仰視圖；圖5是本發(fā)明設計的另一個芯片座仰視圖；以及圖6是本發(fā)明設計的再一個芯片座仰視圖。
具體實施例方式
實施1如圖4A、圖4B所示，本發(fā)明的導線架式半導體封裝件包括一導線架10，該導線架10具有一方形芯片座11與布設在該芯片座11周圍的多個管腳12，其中，該芯片座11的底面110開設有多條溝槽15與導流道16，它是如圖4B的底視圖，令這些溝槽15連通且圍置成與該芯片座11的形狀對應的方形，且每一個溝槽15均借由兩個導流道16連通到該芯片座11的邊緣，也就是令該芯片座11底面110的每一邊均具有至少一個可連通到該溝槽15的導流道16。
該半導體封裝件還包括接置在該芯片座11頂面的芯片20，該芯片20是借由多條例如金線的焊線21電性連接到所對應的多個管腳12，進而可利用模壓工序，用封裝膠體25包覆該芯片20、焊線21與部分管腳12，露出該管腳12與芯片座11的底面，使該多條溝槽15與導流道16均外露出該封裝膠體25外。
因此，借由上述設計，當進行現有的模壓工序時，該導流道16將可用以引導溢膠30的流動，該溝槽15可用以填充溢膠30，進而令溢膠30沿著芯片座11的每一邊緣進入導流道16中，再填充在該溝槽15的空間；同時，由于該多條導流道16與溝槽15均是相互連通，因此這些溢膠30的填充會很平均，不會粘附在芯片座11的表面，可通過對溢膠的疏導，徹底解決現有的溢膠問題。
上述溝槽15與導流道16具有相同的深度與寬度，且該導流道16的深度是該芯片座11厚度的一半。一般而言，該導流道16的深度可設計為0.05mm至0.15mm，其深度最好是0.1mm；同時，該導流道16的寬度是0.03mm至0.2mm，寬度是0.1mm為最好。
本發(fā)明的溝槽15與導流道16除了上述設計外，也可有其它數量與位置上的變化。如圖5所示的芯片座11仰視圖，每一個溝槽15之間互不連通，且每一個溝槽15均僅與一個導流道16連通；或如圖6所示的仰視圖，它增加了該溝槽15的圍置圈數，增加溢膠30可填充的空間，這具有更佳的防溢膠效果。
因此，本發(fā)明的導線架10包括至少一芯片座11，該芯片座11的一表面開設有多條溝槽15與導流道16，每一溝槽15均借由至少一導流道16連通到該芯片座11的邊緣；以及多個布設在該芯片座11周圍的管腳12。
綜上所述，本發(fā)明的導線架式半導體封裝件及其導線架，在出現溢膠時，該導流道可引導溢膠的流動，該溝槽可填充溢膠，進而令溢膠沿著芯片座的每一個邊緣進入導流道中，再填充在該溝槽的空間；同時，由于該多條導流道與溝槽均是相互連通，因此這些溢膠的填充可平均分配，不會附著在芯片座的表面，進而通過對溢膠的疏導，徹底避免溢膠的產生，簡化了去除溢膠的工序、節(jié)省了成本，進而還可提高封裝膠體與導線架的結合強度。
權利要求
1.一種導線架式半導體封裝件，其特征在于，半導體封裝件包括導線架，具有至少一個芯片座與布設在該芯片座周圍的多個管腳，其中，該芯片座的一表面開設有多條溝槽與導流道，每一個溝槽均借由至少一個導流道連通到該芯片座的邊緣；至少一個芯片，接置在該芯片座上未開設有溝槽與導流道的表面，并電性連接到該多個管腳；以及包覆該芯片的封裝膠體，令該溝槽與導流道外露出該封裝膠體外。
2.如權利要求1所述的導線架式半導體封裝件，其特征在于，該多條溝槽是在該芯片座的表面上圍置出一區(qū)域。
3.如權利要求1所述的導線架式半導體封裝件，其特征在于，該多條溝槽是在該芯片座的表面上圍置成方形。
4.如權利要求1所述的導線架式半導體封裝件，其特征在于，該多條溝槽之間相互連通。
5.如權利要求1所述的導線架式半導體封裝件，其特征在于，每一個溝槽均與兩個導流道連通。
6.如權利要求1所述的導線架式半導體封裝件，其特征在于，每一個導流道均從該芯片座的邊緣向內延伸。
7.如權利要求1所述的導線架式半導體封裝件，其特征在于，該導流道是用以引導溢膠的流動。
8.如權利要求1所述的導線架式半導體封裝件，其特征在于，該溝槽是用以填充溢膠。
9.如權利要求1所述的導線架式半導體封裝件，其特征在于，該溝槽與該導流道具有相同的深度。
10.如權利要求1所述的導線架式半導體封裝件，其特征在于，該溝槽與該導流道具有相同的寬度。
11.如權利要求1所述的導線架式半導體封裝件，其特征在于，該導流道的深度是該芯片座厚度的一半。
12.如權利要求1所述的導線架式半導體封裝件，其特征在于，該導流道的深度是0.05mm至0.15mm。
13.如權利要求1所述的導線架式半導體封裝件，其特征在于，該導流道的深度是0.1mm。
14.如權利要求1所述的導線架式半導體封裝件，其特征在于，該導流道的寬度是0.03mm至0.2mm。
15.如權利要求1所述的導線架式半導體封裝件，其特征在于，該導流道的寬度是0.1mm。
16.如權利要求1所述的導線架式半導體封裝件，其特征在于，該芯片借由焊線與該多個管腳電性連接。
17.如權利要求16所述的導線架式半導體封裝件，其特征在于，該焊線是金線。
18.一種導線架，其特征在于，該導線架包括至少一個芯片座，該芯片座的一表面開設有多條溝槽與導流道，每一個溝槽均借由至少一個導流道連通到該芯片座的邊緣；以及多個管腳，布設在該芯片座的周圍。
19.如權利要求18所述的導線架，其特征在于，該多條溝槽在該芯片座的表面上圍置出一區(qū)域。
20.如權利要求18所述的導線架，其特征在于，該多條溝槽在該芯片座的表面上圍置成方形。
21.如權利要求18所述的導線架，其特征在于，該多條溝槽之間相互連通。
22.如權利要求18所述的導線架，其特征在于，每一個溝槽均與兩個導流道連通。
23.如權利要求18所述的導線架，其特征在于，每一個導流道均從該芯片座的邊緣向內延伸。
24.如權利要求18所述的導線架，其特征在于，該導流道是用以引導溢膠的流動。
25.如權利要求18所述的導線架，其特征在于，該溝槽是用以填充溢膠。
26.如權利要求18所述的導線架，其特征在于，該溝槽與該導流道具有相同的深度。
27.如權利要求18所述的導線架，其特征在于，該溝槽與該導流道具有相同的寬度。
28.如權利要求18所述的導線架，其特征在于，該導流道的深度是該芯片座厚度的一半。
29.如權利要求18所述的導線架，其特征在于，該導流道的深度是0.05mm至0.15mm。
30.如權利要求18所述的導線架，其特征在于，該導流道的深度是0.1mm。
31.如權利要求18所述的導線架，其特征在于，該導流道的寬度是0.03mm至0.2mm。
32.如權利要求18所述的導線架，其特征在于，該導流道的寬度是0.1mm。
全文摘要
一種導線架式半導體封裝件及其導線架，該封裝件包括導線架，具有至少一個芯片座與布設在該芯片座周圍的多個管腳，其中，該芯片座的一表面開設有多條溝槽與導流道，每一個溝槽均借由至少一個導流道連通到該芯片座的邊緣；至少一個芯片，接置在該芯片座上未開設有溝槽與導流道的表面，并電性連接到該多個管腳；以及包覆該芯片的封裝膠體，令該溝槽與導流道外露出該封裝膠體外；在出現多余的溢膠時，本發(fā)明可令溢膠沿著芯片座的每一個邊緣進入導流道中，再填充在該溝槽的空間，徹底避免溢膠的產生，簡化了去除溢膠的工序、節(jié)省了成本，進而還可提高封裝膠體與導線架的結合強度。
文檔編號H01L23/28GK1808713SQ200510002539
公開日2006年7月26日 申請日期2005年1月20日 優(yōu)先權日2005年1月20日
發(fā)明者林宥緯, 湯富地, 李春源, 蔡岳穎, 何玉婷 申請人:矽品精密工業(yè)股份有限公司