專利名稱：圖形化應(yīng)變的半導(dǎo)體襯底和器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到制造具有改進(jìn)了的器件性能的半導(dǎo)體器件的方法和結(jié)構(gòu)，更確切地說(shuō)是涉及到用來(lái)在襯底上形成應(yīng)變的和非應(yīng)變的區(qū)域的方法和結(jié)構(gòu)。
背景技術(shù)：
諸如埋置動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)、專用集成電路(ASIC)、以及芯片上系統(tǒng)(SoC)之類的正在涌現(xiàn)的技術(shù)要求在同一個(gè)芯片上組合高性能的邏輯器件和存儲(chǔ)器件。對(duì)于某些應(yīng)用，還希望在同一個(gè)芯片上具有數(shù)字電路和模擬電路。已經(jīng)表明，當(dāng)邏輯器件形成在外延生長(zhǎng)于已經(jīng)弛豫的另一外延生長(zhǎng)的硅鍺(SiGe)層上的張應(yīng)變的硅層上時(shí)，此邏輯器件表現(xiàn)出更好的性能。
完全弛豫的SiGe層具有比硅更大的晶格常數(shù)。于是，當(dāng)硅層被外延生長(zhǎng)在其上時(shí)，硅層就遵從弛豫的SiGe層的較大晶格常數(shù)，這就將物理雙軸應(yīng)力施加到形成在其上的硅層。施加到硅層的這一物理雙軸應(yīng)力提高了形成在應(yīng)變硅中的邏輯器件的性能。
通過(guò)失配位錯(cuò)的形成而出現(xiàn)硅襯底上SiGe中的弛豫，當(dāng)位錯(cuò)等距離分隔來(lái)釋放應(yīng)力時(shí)，這些位錯(cuò)就使襯底完全弛豫。此外，失配位錯(cuò)提供了襯底中硅的額外的半平面。這使SiGe層中的晶格常數(shù)能夠找到其本征值。以這種方式，隨著跨越SiGe/硅界面的失配應(yīng)變被適應(yīng)，SiGe的晶格常數(shù)變大。
這種方法的問(wèn)題在于要求非常厚的多層SiGe層。此外，形成在SiGe層與外延硅層之間的失配位錯(cuò)是無(wú)序的，密度高度不均勻，且由于不容易控制的異質(zhì)成核而相當(dāng)不可控制。因此，施加到硅層的物理應(yīng)力有不良傾向。在失配密度高的位置處，就在應(yīng)變硅層中形成缺陷。這些缺陷使器件各個(gè)端子短路，引起其它的泄漏問(wèn)題。因此，雖然當(dāng)邏輯器件被形成在應(yīng)變硅區(qū)域中時(shí)，邏輯器件的性能得到了提高，但當(dāng)諸如DRAM器件之類的對(duì)缺陷敏感的器件被形成在其中時(shí)，其性能就退化。當(dāng)對(duì)缺陷敏感的器件被形成在應(yīng)變區(qū)中時(shí)，生產(chǎn)成品率也受到損害。于是，對(duì)于在同一個(gè)芯片上制造應(yīng)變的和非應(yīng)變的硅區(qū)，以便能夠在應(yīng)變的硅區(qū)中制作高性能的邏輯器件并能夠在非應(yīng)變區(qū)中制作高性能的對(duì)缺陷敏感的器件的方法(及其襯底)，就存在著需求。

發(fā)明內(nèi)容
在本發(fā)明的一種情況下，提供了一種形成電子器件的方法。此方法包括在襯底上形成應(yīng)變材料和非應(yīng)變(弛豫)材料的圖形。此方法還包括在應(yīng)變材料中形成應(yīng)變器件。此方法還包括在非應(yīng)變材料中形成非應(yīng)變器件。
在本發(fā)明的另一情況下，提供了另一種形成電子器件的方法。此方法包括形成與部分襯底接觸的緩沖層。此緩沖層具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配。此方法還包括在緩沖層上形成弛豫層。此方法還包括在弛豫層的頂部表面上形成應(yīng)變材料。此弛豫層使應(yīng)變材料處于其中之一的拉伸或壓縮狀態(tài)。此方法還包括對(duì)應(yīng)變材料附近的非應(yīng)變(弛豫)材料進(jìn)行圖形化。
在本發(fā)明的再一種情況下，提供了一種電子器件。此器件包括襯底。此器件還包括形成在襯底上的應(yīng)變材料和弛豫材料的圖形。此器件還包括形成在應(yīng)變材料中的應(yīng)變器件。此器件還包括形成在弛豫材料中的非應(yīng)變器件。
在本發(fā)明的另一情況下，提供了另一種電子器件。此電子器件包括形成為與部分襯底接觸的緩沖層。
此緩沖層具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配。此器件還包括形成在緩沖層上的弛豫層。此器件還包括形成在弛豫層頂部表面上的應(yīng)變材料。此弛豫層使應(yīng)變材料處于其中之一的拉伸或壓縮狀態(tài)。此器件還包括在應(yīng)變材料附近的圖形化的非應(yīng)變材料。


圖1-4示出了制造根據(jù)本發(fā)明第一實(shí)施方案的電子器件的各個(gè)制造步驟；圖5示出了根據(jù)本發(fā)明第一實(shí)施方案的電子器件的最終結(jié)構(gòu)；圖6-10示出了制造根據(jù)本發(fā)明第二實(shí)施方案的電子器件的各個(gè)制造步驟；圖11示出了根據(jù)本發(fā)明第二實(shí)施方案的電子器件的最終結(jié)構(gòu)；圖12-15示出了制造根據(jù)本發(fā)明第三實(shí)施方案的電子器件的各個(gè)制造步驟；圖16示出了根據(jù)本發(fā)明第三實(shí)施方案的電子器件的最終結(jié)構(gòu)；圖17-21示出了制造根據(jù)本發(fā)明第四實(shí)施方案的電子器件的各個(gè)制造步驟；圖22示出了根據(jù)本發(fā)明第四實(shí)施方案的電子器件的最終結(jié)構(gòu)；圖23-26示出了制造根據(jù)本發(fā)明第五實(shí)施方案的電子器件的各個(gè)制造步驟；圖27示出了根據(jù)本發(fā)明第五實(shí)施方案的電子器件的最終結(jié)構(gòu)；圖28-31示出了制造根據(jù)本發(fā)明第六實(shí)施方案的電子器件的各個(gè)制造步驟；圖32示出了根據(jù)本發(fā)明第六實(shí)施方案的電子器件的最終結(jié)構(gòu)；圖33是用圖1-32所示方法和材料的組合而形成的根據(jù)本發(fā)明第七實(shí)施方案的電子器件的剖面圖；圖34是流程圖，表示了制造圖1-5所示的電子器件的各個(gè)制造步驟；圖35是流程圖，表示了制造圖6-11所示的電子器件的各個(gè)制造步驟；圖36是流程圖，表示了制造圖12-16所示的電子器件的各個(gè)制造步驟；圖37是流程圖，表示了制造圖17-22所示的電子器件的各個(gè)制造步驟；圖38是流程圖，表示了制造圖23-27所示的電子器件的各個(gè)制造步驟；圖39是流程圖，表示了制造圖28-32所示的電子器件的各個(gè)制造步驟。
具體實(shí)施例方式
本發(fā)明的目標(biāo)是一種電子、數(shù)字、半導(dǎo)體、或其它的器件，它具有其上形成了應(yīng)變材料和非應(yīng)變(亦即弛豫)材料的圖形的襯底。應(yīng)變材料可以處于與下方弛豫材料層的晶格常數(shù)/結(jié)構(gòu)差異所造成的拉伸或壓縮中。弛豫材料又被形成在與部分襯底接觸的緩沖層上。
形成緩沖層的材料的濃度在整個(gè)層中變化，并具有與形成襯底的材料的晶格常數(shù)/結(jié)構(gòu)失配。由于形成緩沖層的材料的濃度隨著緩沖層從襯底的延伸而增大，故通常由晶格失配引起的缺陷最終被消除。在緩沖層上形成弛豫層，將缺陷進(jìn)一步降低和/或消除到這樣一種程度，以至于應(yīng)變材料最終無(wú)缺陷。應(yīng)變材料中缺陷的大幅度減少或消除，使形成在其中的電子器件或數(shù)字器件能夠非?？焖俣行У剡\(yùn)行。故還使得諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)之類的器件能夠被形成在相鄰的弛豫材料中，因?yàn)檫@種器件通常對(duì)缺陷非常敏感。于是，本發(fā)明的各個(gè)實(shí)施方案允許在同一個(gè)襯底上并列形成應(yīng)變的邏輯器件和非應(yīng)變的存儲(chǔ)器件。
現(xiàn)在參照?qǐng)D1-5，示出了部分電子器件100的剖面?！半娮悠骷敝傅氖请娮?、電機(jī)械、半導(dǎo)體、數(shù)字、或相似的器件。說(shuō)明性的電子器件類型包括但不局限于晶體管、電容器、電阻器、邏輯器件、存儲(chǔ)器件、計(jì)算機(jī)處理器、記錄線、通道、半導(dǎo)體晶片、計(jì)算機(jī)芯片、專用集成電路(ASIC)、芯片上系統(tǒng)(SoC)等。如圖1所示，電子器件100包括覆蓋有襯墊層103的襯底101。
襯底101由例如硅(Si)的適當(dāng)材料組成。其它適當(dāng)變通的襯底類型包括鍺(Ge)、硅鍺(SiGe)、碳化硅(SiC)、以及主要由具有下列公式所定義的組分的一種或多種化合物半導(dǎo)體組成的材料AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1是總的相對(duì)克分子量)。其它適當(dāng)?shù)囊r底的組分為ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2表示各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1(1是總的相對(duì)克分子量)?；蛘撸r底具有絕緣體上半導(dǎo)體類型的結(jié)構(gòu)，例如絕緣體上硅(SOI)襯底。在一個(gè)實(shí)施方案中，襯底的厚度接近本技術(shù)領(lǐng)域熟知的標(biāo)準(zhǔn)半導(dǎo)體晶片的厚度。
襯墊層103用來(lái)防止直接位于其下方的各個(gè)層被任何后續(xù)工藝清除。如下面所述，借助于在襯墊層中選擇性地圖形化窗口，能夠形成穿過(guò)所有或部分下方襯底層的凹陷。此外，襯墊層的使用使得能夠外延生長(zhǎng)(以及淀積)具體的材料，例如Si、Ge、SiGe、SiC，主要由具有下列公式所定義的組分的一種或多種化合物半導(dǎo)體組成的材料AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1是總的相對(duì)克分子量)，以及組分為ZnA1CdA2SeB1TeB2的材料，其中，A1、A2、B1、B2表示各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1(1是總的相對(duì)克分子量)。這些示例性材料中的每一種可以被應(yīng)用于此處所述的所有實(shí)施方案。
形成襯墊層103的材料將依賴于所用工藝的類型而變化。示例性的襯墊層材料包括但不局限于氮化硅和/或氧化硅。但本技術(shù)領(lǐng)域的熟練人員可以容易地理解能夠用來(lái)形成襯墊層的其它材料類型。示例性地說(shuō)，當(dāng)希望形成深度約為2.0微米的凹陷時(shí)，襯墊層的總厚度約為0.2微米。此示例性厚度可以應(yīng)用于此處所述的所有實(shí)施方案。
在圖2中，襯底101被示為其中形成有用反應(yīng)離子刻蝕或干法腐蝕工藝形成的凹陷105。凹陷105的準(zhǔn)確寬度不是關(guān)鍵的，但深度被形成在大約1.0-3.0微米的范圍內(nèi)。示例性寬度約為100微米。這些示例性凹陷測(cè)量結(jié)果可以被應(yīng)用于此處公開(kāi)的所有實(shí)施方案。然后，用本技術(shù)領(lǐng)域所知的任何適當(dāng)?shù)牡矸e或生長(zhǎng)工藝，將氧化物或氮化物材料組成的絕緣層107共形淀積在凹陷105的側(cè)壁和底部109上。示例性地說(shuō)，此絕緣層被形成為厚度約為10-100埃。此示例性測(cè)量結(jié)果可以應(yīng)用于此處所述的所有實(shí)施方案。在形成絕緣層107之后，用諸如反應(yīng)離子刻蝕(RIE)之類的各向異性腐蝕方法，從凹陷清除掉其橫向部分而不是垂直部分。亦即，形成在凹陷底部109上的絕緣層107部分被清除；但形成在凹陷側(cè)壁上的絕緣層仍然保留在其上。最終的結(jié)果是凹陷底部109被暴露，而凹陷側(cè)壁被絕緣層107共形地覆蓋。如所示，在此示例性實(shí)施方案中，絕緣層107還被形成在襯墊層的內(nèi)部暴露邊沿上。
在圖3中，緩沖層113與襯底101形成晶格常數(shù)/結(jié)構(gòu)失配121，并用來(lái)約束失配引起的大多數(shù)位錯(cuò)。示例性地說(shuō)，緩沖層的總厚度可以從小于大約0.5微米到大于大約2.0微米。弛豫層111被形成在緩沖層上，且保持相對(duì)無(wú)缺陷。示例性地說(shuō)，弛豫層111的總厚度可以約為0.2微米。這些示例性厚度測(cè)量結(jié)果可以被應(yīng)用于此處所述的所有緩沖層113和弛豫層111被外延生長(zhǎng)在絕緣層107范圍內(nèi)的凹陷105中。首先形成緩沖層113，然后形成弛豫層111。緩沖層113的生長(zhǎng)過(guò)程從凹陷底部開(kāi)始，并逐層向上生長(zhǎng)，直至達(dá)到約為0.5-2.0微米的總厚度。在一個(gè)實(shí)施方案中，硅鍺(SiGe)被用來(lái)形成緩沖層113和弛豫層111，以便隨后形成弛豫層111頂部的具有張應(yīng)力的諸如硅的半導(dǎo)體層。在一個(gè)變通實(shí)施方案中，碳化硅(SiC)可以被用來(lái)在隨后形成的硅層中提供壓應(yīng)變。
可以用諸如化學(xué)氣相淀積方法之類的常規(guī)技術(shù)來(lái)淀積或生長(zhǎng)緩沖層113和弛豫層111。例如，可以以常規(guī)方式使用超高真空化學(xué)氣相淀積(UHVCVD)來(lái)生長(zhǎng)器件質(zhì)量的SiGe或SiC層。其它的常規(guī)技術(shù)包括快速熱化學(xué)氣相淀積(RTCVD)、低壓化學(xué)氣相淀積(LPCVD)、有限反應(yīng)加工CVD(LRPCVD)、以及分子束外延(MBE)?？梢栽谛纬蒘iGe或SiC之前，將薄的硅緩沖層(未示出)可選地形成在凹陷105的內(nèi)壁上。
以材料(例如Ge)的濃度從凹陷底部附近的本底濃度119逐漸增大到緩沖層頂部表面附近的基準(zhǔn)濃度117的方式，構(gòu)成了多層緩沖層113。濃度的這種逐漸增大可以以任何部進(jìn)的方式進(jìn)行，例如每個(gè)新的淀積或生長(zhǎng)層增大10％。但依賴于所希望的應(yīng)用和所要求的成本，可以采用任何百分比的增大。理論上Ge的濃度范圍可以從小于大約1％的本底濃度到100％的基準(zhǔn)濃度。但由于成本和其它的理由，可以采用大約40％的基準(zhǔn)濃度。為了防止在弛豫層中出現(xiàn)缺陷，用來(lái)形成弛豫層111的材料的第二本底濃度115(亦即若用SiGe，則是Ge濃度)被選擇來(lái)大致地匹配緩沖層113中的Ge基準(zhǔn)濃度117。
參照?qǐng)D4，襯墊層被清除，且材料(例如硅，但不局限于硅)層被外延生長(zhǎng)在絕緣層107范圍內(nèi)以形成應(yīng)變材料125和不在絕緣層107的范圍內(nèi)以形成弛豫材料123。材料123被描述為弛豫的(或非應(yīng)變的)，因?yàn)槠渚Ц癯?shù)大致等于襯底101的晶格常數(shù)。材料125被描述為應(yīng)變的，因?yàn)槠渚Ц癯?shù)不同于用來(lái)形成弛豫層111的材料的晶格常數(shù)。因此，在應(yīng)變材料125與緩沖層113的界面處出現(xiàn)晶格失配127。依賴于用來(lái)形成弛豫層111的材料的類型，應(yīng)變材料125可以被置于拉伸狀態(tài)或壓縮狀態(tài)的其中之一。示例性地說(shuō)，當(dāng)應(yīng)變材料125由硅組成且弛豫層由SiGe組成時(shí)，應(yīng)變材料125被張應(yīng)變?；蛘?，當(dāng)應(yīng)變材料125由硅組成且弛豫層111由SiC組成時(shí)，應(yīng)變材料125被壓應(yīng)變。但由于各種材料的不同的晶格結(jié)構(gòu)/常數(shù)會(huì)施加壓應(yīng)變或張應(yīng)變，故可以采用任何二種不同的半導(dǎo)體材料。在一個(gè)實(shí)施方案中，應(yīng)變材料125和弛豫材料123各具有從小于大約20nm到大于大約100nm的總厚度。這些示例性厚度可以被應(yīng)用于此處所述的各種實(shí)施方案。
參照?qǐng)D5，分別在應(yīng)變材料125和弛豫材料123中形成應(yīng)變器件129和非應(yīng)變器件131。示例性地說(shuō)，應(yīng)變器件129是一邏輯器件或第一晶體管；而非應(yīng)變器件131是DRAM或第二晶體管。
現(xiàn)在參照?qǐng)D6-11來(lái)描述變通實(shí)施方案和制造方法。由于用來(lái)形成圖6-11的實(shí)施方案的材料、腐蝕方法、外延生長(zhǎng)方法、以及淀積方法與上述的相同，故為了不使本發(fā)明的各種情況不必要地難以理解，故這些特點(diǎn)將更簡(jiǎn)單地加以描述。
在圖6中示出了電子器件100的剖面。器件100包括被襯墊層103覆蓋的襯底101。如圖7所示，凹陷105如上所述被腐蝕穿過(guò)襯墊層103進(jìn)入到襯底101預(yù)定深度。然后，氧化物或氮化物絕緣層107被共形地涂敷在凹陷105內(nèi)部。絕緣層107的底部然后被清除，留下粘合到凹陷側(cè)壁的部分實(shí)際上原封不動(dòng)。
圖8示出了在絕緣層107的范圍內(nèi)的凹陷105中形成緩沖層113和弛豫層111。如上所述，形成緩沖層的材料的濃度從本底濃度119變化到基準(zhǔn)濃度117。形成弛豫層111的第二本底濃度115被選擇成大致匹配緩沖層113的基準(zhǔn)濃度117。如前面公開(kāi)的那樣，緩沖層113用來(lái)包含晶格失配121引起的位錯(cuò)。圖9示出了在絕緣層107的范圍內(nèi)的凹陷105中，并在弛豫層111頂部上分立和選擇性形成應(yīng)變材料125。如前面所公開(kāi)的那樣，用來(lái)形成弛豫層111的材料的類型決定了是張力還是壓力被施加到應(yīng)變材料125。
圖10示出了襯墊層103的清除以及襯底101的后續(xù)整平。此圖還示出了應(yīng)變材料125與弛豫層111之間的晶格失配127。用來(lái)清除襯墊層的工藝的類型依賴于用來(lái)形成這些層的材料的類型。例如，若氮化硅被用作襯墊層，則可以采用熱磷酸(H3PO4)的濕法腐蝕。所使用的整平方法的類型可以是任何適當(dāng)?shù)恼郊夹g(shù)。例如，在一個(gè)實(shí)施方案中，可以采用化學(xué)機(jī)械拋光(CMP)。在另一實(shí)施方案中，可以采用存在氫的高溫回流工藝。
圖11示出了在襯底101的應(yīng)變材料125和非應(yīng)變區(qū)中形成電子器件129和131。在此實(shí)施方案中，處于絕緣層107的范圍之外的襯底101部分構(gòu)成了圖4所示的弛豫材料123。如前面所述，應(yīng)變器件129可以示例性地是但不局限于邏輯器件或第一晶體管；非應(yīng)變器件131可以示例性地是但不局限于DRAM或第二晶體管。
第三實(shí)施方案被示于圖12-16。圖12示出了電子器件100(亦即硅晶片)的剖面，此電子器件包括其上按上升順序形成緩沖層113、弛豫層111、以及應(yīng)變材料125的襯底101。此圖還示出了形成在襯底101與緩沖層下表面之間的晶格失配121以及形成在弛豫層111與應(yīng)變材料125之間的晶格失配127?？梢砸匀魏问熘姆绞絹?lái)生長(zhǎng)或淀積這些層，在一個(gè)實(shí)施方案中，以最靠近應(yīng)變層的緩沖層113具有較高的材料濃度，并逐漸減小濃度。這將消除或減少最終產(chǎn)品的缺陷形成。
圖13示出了延伸穿過(guò)襯墊層103、應(yīng)變材料125、弛豫層111、以及緩沖層113，但襯底101的頂部表面作為其底部的凹陷105。
圖14示出了絕緣層107在凹陷105側(cè)壁上的形成。如前面所述，用淀積或生長(zhǎng)工藝隨之以腐蝕工藝來(lái)形成絕緣層107。圖15示出了在絕緣材料范圍內(nèi)的凹陷中選擇性地外延生長(zhǎng)在弛豫材料(例如硅)以完全填充凹陷。然后，襯墊層被清除，且襯底被整平成使應(yīng)變材料125、絕緣材料、以及弛豫材料123的暴露表面大致齊平。在此實(shí)施方案中，應(yīng)變材料125在絕緣材料107的范圍之外，而弛豫材料123在絕緣材料107的范圍之內(nèi)。亦即，弛豫材料被形成在凹陷內(nèi)。
參照?qǐng)D16，示出了應(yīng)變材料125中應(yīng)變器件129的形成以及弛豫材料123中非應(yīng)變器件131的形成。如所示，應(yīng)變器件129位于絕緣材料范圍之外，而非應(yīng)變器件位于絕緣材料范圍之內(nèi)。
圖17-22示出了第四實(shí)施方案。圖17示出了根據(jù)第四實(shí)施方案的電子器件100的剖面圖。器件100包括其上形成SiGe緩沖層113的襯底101。在一個(gè)變通實(shí)施方案中，也可以形成SiC。也由SiGe(或SiC)組成的弛豫層111覆蓋著緩沖層的的頂部表面。緩沖層與硅襯底101之間的晶格失配在2％或以下的示例性范圍內(nèi)。這意味著最下面的SiGe緩沖層的晶格常數(shù)不同于硅襯底的晶格常數(shù)大約2％或以下。此同一個(gè)百分比也可以被應(yīng)用于此處所公開(kāi)的任何一個(gè)實(shí)施方案。
圖18示出了延伸穿過(guò)襯墊層103、弛豫層111、以及緩沖層113以暴露硅襯底101的頂部表面的凹陷105的形成。如前面所述，圖19示出了凹陷105側(cè)壁上絕緣層107的形成以及凹陷中弛豫材料123的形成。在圖20中，襯墊層已經(jīng)被清除，且弛豫層111、絕緣層107、以及弛豫材料123的頂部表面已經(jīng)被整平。然后，如圖21所示，外延生長(zhǎng)硅層，以便覆蓋整個(gè)被整平了的表面。
此工藝的結(jié)果是，弛豫層與硅層之間的晶格失配在硅上形成了張應(yīng)變或壓應(yīng)變，從而產(chǎn)生應(yīng)變材料125。由于硅層另一部分與弛豫材料123(Si)之間的晶格失配可忽略，故在凹陷105的范圍內(nèi)產(chǎn)生了弛豫的(非應(yīng)變的)材料124。雖然在此實(shí)施方案中絕緣層107不將應(yīng)變材料125分隔于第二弛豫材料124，但與由弛豫層111加載的應(yīng)變相比，應(yīng)變材料125與非應(yīng)變材料124之間的橫向應(yīng)變是最小的。
圖22示出了應(yīng)變材料125中應(yīng)變器件129的形成以及弛豫材料124中非應(yīng)變器件131的形成。如前面所公開(kāi)的那樣，應(yīng)變器件129可以是邏輯器件，而非應(yīng)變器件可以是DRAM。但也可以使用諸如晶體管和電容器之類的其它電子器件。
圖23-27是電子器件100的剖面圖，示出了用摻雜的硅在襯底101上形成應(yīng)變材料125。如圖23所示，襯墊層103被形成在硅襯底101上。然后，如圖24所示，凹陷105被腐蝕穿過(guò)襯墊層并進(jìn)入到襯底101中從襯底101頂部表面算起大約0.05-1微米的示例性深度。然后，用化學(xué)氣相淀積或其它熟知的工藝，將氧化物或氮化物材料組成的可選絕緣層107形成在凹陷105的側(cè)壁和底部上。隨之以腐蝕工藝，以便從凹陷105的底部清除絕緣層107，應(yīng)變材料125被外延生長(zhǎng)在絕緣材料107范圍內(nèi)的凹陷中，直至應(yīng)變材料的頂部表面大致與襯底101的頂部表面一致。應(yīng)變層125的厚度小于所謂“臨界厚度”。此臨界厚度被定義為實(shí)際上不產(chǎn)生缺陷時(shí)的應(yīng)變層最大厚度。示例性地說(shuō)，應(yīng)變材料125是摻碳的硅。但也可以采用其它的摻雜半導(dǎo)體材料。例如，借助于在硅襯底上形成摻鍺的硅層，可以形成壓應(yīng)變層。
圖26表明，已經(jīng)如前面所述用干法腐蝕或濕法腐蝕方法腐蝕掉了襯墊層103，且表明襯底101的頂部表面被整平到了與應(yīng)變材料125、絕緣層107、以及襯底101的頂部表面大致齊平。以這種方式，應(yīng)變材料125被選擇性地形成在凹陷105中，并被絕緣層107分隔于襯底101的非應(yīng)變區(qū)126。如圖27所示，諸如邏輯器件的應(yīng)變器件129被形成在應(yīng)變材料125中，而非應(yīng)變器件131被形成在襯底101的非應(yīng)變區(qū)126中。
圖28-32是電子器件100的剖面圖，示出了用摻雜的硅在硅襯底101上形成另一個(gè)應(yīng)變材料125。在圖28中，為加工而準(zhǔn)備了硅襯底101。在圖29中，摻碳的應(yīng)變材料125被外延生長(zhǎng)在襯底101的頂部表面上。應(yīng)變層125的厚度小于所謂“臨界厚度”。此臨界厚度被定義為實(shí)際上不產(chǎn)生缺陷時(shí)的應(yīng)變層最大厚度。示例性地說(shuō)，應(yīng)變材料125是摻碳的硅。但也可以采用其它的摻雜半導(dǎo)體材料。例如，借助于在硅襯底上形成摻鍺的硅層，可以形成壓應(yīng)變層。
在圖30中，圖形化的襯墊層103被形成在應(yīng)變材料125上。利用腐蝕工藝，以便清除未被襯墊層103覆蓋的應(yīng)變摻雜材料125區(qū)域，非應(yīng)變的硅襯底區(qū)域被暴露。
在圖31中，非應(yīng)變(弛豫)材料123被外延生長(zhǎng)在襯底101的暴露區(qū)域上，生長(zhǎng)至大致與應(yīng)變層125相同的高度，以便形成基本上平坦的頂部表面。由于在本實(shí)施方案中應(yīng)變材料125非常薄(例如小于大約100nm)，故非應(yīng)變層123的外延生長(zhǎng)是可選的。然后，如圖32所示，襯墊層103被腐蝕掉，且應(yīng)變器件129被形成在應(yīng)變材料125中。非應(yīng)變器件131被形成在弛豫材料123中?；蛘撸舨徊捎贸谠ゲ牧?23，則非應(yīng)變器件131被形成在襯底101的非應(yīng)變區(qū)中。由于二種材料經(jīng)受的橫向應(yīng)變都顯著地小于形成應(yīng)變材料125的摻雜半導(dǎo)體材料所引起的應(yīng)變，故允許應(yīng)變材料125與相鄰的弛豫材料123接觸仍然不成問(wèn)題。示例性地說(shuō)，應(yīng)變材料125是摻碳的硅。但也可以采用其它的摻雜半導(dǎo)體材料。例如，借助于在硅襯底上形成摻鍺的硅層，可以形成壓應(yīng)變層。
圖33是剖面圖，示出了分別具有張應(yīng)變的、壓應(yīng)變的、以及非應(yīng)變的材料123、124、以及123的電子器件100。如所示，用上面討論的各種技術(shù)的任何組合，這些材料中的每一個(gè)被形成在襯底101的表面上。與分別由晶格失配127A和127B施加的垂直應(yīng)變相比，在各個(gè)結(jié)133處經(jīng)受的橫向應(yīng)變最小。或者，這些層也可以被絕緣材料分隔開(kāi)。在一個(gè)實(shí)施方案中，張應(yīng)變材料125A是形成在硅上的摻碳的硅層，而壓應(yīng)變材料125B是形成在硅上的摻鍺的硅層?；蛘撸瑥垜?yīng)變材料125A是形成在SiGe緩沖層(未示出)上的硅層，而壓應(yīng)變材料125B是形成在SiC緩沖層(未示出)上的硅層。雖然示例性地示為一個(gè)層，但如先前參照?qǐng)D31和32所述那樣，弛豫材料123也可以是襯底101的弛豫的頂部表面。雖然示例性地示出了這些層具有相同的厚度，但它們的厚度不一定要相同。
應(yīng)該理解的是，圖1-33能夠同樣表示制造的方法。在任何情況下，圖34-39示出了用來(lái)制造根據(jù)本發(fā)明各種情況的設(shè)備的各種方法。雖然此處參照順序的參考號(hào)進(jìn)行了描述，但各種方法的各個(gè)步驟可以按任何順序來(lái)執(zhí)行?？梢杂萌魏我阎闹圃旆椒▉?lái)提供為形成凹陷而對(duì)各個(gè)層的清除、各個(gè)層的形成、以及其它的工藝。例如，示例性的制造工藝包括但不局限于化學(xué)氣相淀積、超高真空化學(xué)氣相淀積、反應(yīng)離子刻蝕(RIE)、電解腐蝕、等離子體刻蝕、干法腐蝕等。離子刻蝕是一種借助于用高能離化粒子選擇性地轟擊固體或液體物質(zhì)區(qū)域而清除不需要的材料的工藝。在微電子制造中常常使用的等離子體刻蝕在等離子體中產(chǎn)生反應(yīng)性物質(zhì)，然后用此反應(yīng)性物質(zhì)來(lái)選擇性地清除不需要的材料。
圖34是流程圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造電子器件100的一種示例性方法。在步驟3401中，凹陷被圖形化并形成在被襯墊層覆蓋的襯底中。在步驟3403中，絕緣層被可選地形成在凹陷的側(cè)壁和底部上。在步驟3405中，部分絕緣層被從凹陷的底部清除，以便暴露部分襯底。在步驟3407中，緩沖層被形成在絕緣層范圍內(nèi)的凹陷中，此緩沖層具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配。在步驟3409中，隨著緩沖層的形成，將形成緩沖層的材料的濃度從本底濃度提高到基準(zhǔn)濃度。在步驟3411中，弛豫層被形成在緩沖層上。在步驟3413中，襯墊層被剝離。在步驟3415中，應(yīng)變材料被形成在絕緣層范圍內(nèi)的弛豫層上，且非應(yīng)變材料被形成在絕緣層范圍以外的襯底部分上。在步驟3417中，應(yīng)變器件被形成在應(yīng)變材料中。在步驟3419中，非應(yīng)變器件被形成在弛豫材料中。在一個(gè)實(shí)施方案中，形成弛豫層的材料在其底部表面附近具有第二基底濃度，此第二基底濃度大致等于緩沖層頂部表面附近的基準(zhǔn)濃度。
圖35是流程圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造電子器件100的一種示例性方法。在步驟3501中，凹陷被圖形化并形成在被襯墊層覆蓋的襯底中。在步驟3503中，絕緣層被形成在凹陷的側(cè)壁和底部上。在步驟3505中，部分絕緣層被從凹陷的底部清除，以便暴露部分襯底。在步驟3507中，緩沖層被形成在絕緣層范圍內(nèi)的凹陷中，此緩沖層具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配。在步驟3509中，隨著緩沖層的形成，將形成緩沖層的材料的濃度從本底濃度提高到基準(zhǔn)濃度。在步驟3511中，弛豫層被形成在緩沖層上。在步驟3513中，應(yīng)變材料被形成在絕緣層范圍內(nèi)的凹陷中的弛豫層上。在步驟3515中，襯墊層被剝離。在步驟3517中，襯底被整平。在步驟3519中，應(yīng)變器件被形成在應(yīng)變材料中。在步驟3521中，非應(yīng)變器件被形成在弛豫材料中。在一個(gè)實(shí)施方案中，形成弛豫層的材料在其底部表面附近具有第二本底濃度，此第二基底濃度大致等于緩沖層頂部表面附近的基準(zhǔn)濃度。
圖36是流程圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造電子器件100的一種示例性方法。在步驟3601中，襯墊層被形成在應(yīng)變材料上。在步驟3603中，凹陷被圖形化并形成為穿過(guò)應(yīng)變材料、穿過(guò)先前形成在其附近的弛豫層、以及穿過(guò)先前形成在弛豫層附近的緩沖層且與襯底接觸。在步驟3605中，絕緣層被形成在凹陷的側(cè)壁和底部上。在步驟3607中，絕緣層被從凹陷的底部清除。在步驟3609中，弛豫材料被形成在絕緣材料范圍內(nèi)的凹陷中。在步驟3611中，襯墊層被剝離。在步驟3613中，襯底被整平。在步驟3615中，應(yīng)變器件被形成在應(yīng)變材料中。在步驟3617中，非應(yīng)變器件被形成在弛豫材料中。
圖37是流程圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造電子器件100的一種示例性方法。在步驟3701中，襯墊層被圖形化并形成在先前形成在緩沖層上的弛豫層上，此緩沖層是先前形成在襯底上的。在步驟3703中，凹陷被形成為穿過(guò)弛豫層和緩沖層。在步驟3705中，絕緣層被形成在凹陷的側(cè)壁和底部上。在步驟3707中，部分絕緣層被從凹陷的底部清除，以便暴露部分襯底。在步驟3709中，弛豫材料被形成在絕緣材料范圍內(nèi)的凹陷中。在步驟3711中，襯墊層被剝離。在步驟3713中，襯底被整平。在步驟3715中，應(yīng)變材料被形成在絕緣層范圍以外的弛豫層上。在步驟3717中，弛豫材料被形成在絕緣層范圍內(nèi)的凹陷中。在步驟3719中，應(yīng)變器件被形成在應(yīng)變材料中。在步驟3721中，非應(yīng)變器件被形成在弛豫材料中。
圖38是流程圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造電子器件100的一種示例性方法。在步驟3801中，凹陷被圖形化并形成在襯墊層覆蓋的襯底中。在步驟3803中，絕緣層被形成在凹陷的側(cè)壁和底部上。在步驟3805中，部分絕緣層被從凹陷的底部清除，以便暴露部分襯底。在步驟3807中，應(yīng)變材料被選擇性地外延生長(zhǎng)在絕緣層范圍內(nèi)的凹陷中。在步驟3809中，襯墊層被剝離。在步驟3811中，應(yīng)變器件被形成在應(yīng)變材料中。在步驟3813中，非應(yīng)變器件被形成在絕緣層范圍以外的襯底弛豫區(qū)中。在此實(shí)施方案中，應(yīng)變材料可以是摻碳的材料，例如但不局限于摻碳的硅?；蛘撸瑧?yīng)變材料可以是摻鍺的材料，例如但不局限于摻鍺的硅。
圖39是流程圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造電子器件100的一種示例性方法。在步驟3901中，應(yīng)變材料被形成在襯底上。在步驟3903中，襯墊層被形成在應(yīng)變材料上。在步驟3905中，應(yīng)變材料的選擇區(qū)域被清除，以便暴露相應(yīng)的襯底部分。在步驟3907中，弛豫材料被可選地生長(zhǎng)在暴露的襯底上，大致與應(yīng)變層的高度相同。在步驟3909中，襯墊層被剝離。在步驟3911中，應(yīng)變器件被形成在應(yīng)變材料中。在步驟3913中，非應(yīng)變器件被形成在弛豫材料中。在此實(shí)施方案中，應(yīng)變材料可以是摻碳的材料，例如但不局限于摻碳的硅。
雖然本發(fā)明的各個(gè)實(shí)施方案已經(jīng)被示于圖1-22中作為熔融SiGe來(lái)形成張應(yīng)變材料125，但可以理解的是，諸如SiC之類的其它材料可以代替其中希望形成壓應(yīng)變材料的SiGe。此外，可以借助于在硅襯底上外延生長(zhǎng)摻碳的硅來(lái)形成張應(yīng)變材料125。依賴于所希望的應(yīng)用和所要求的成本，諸如磷化鎵和砷化鎵之類的其它材料也可以代替SiGe。如此處所述，根據(jù)本發(fā)明實(shí)施方案制作的電子器件可以具有如圖4、15、21、26、31、33示例性所述的在應(yīng)變材料125、125A、以及125B附近圖形化的非應(yīng)變(弛豫)材料123、124、126。
雖然已經(jīng)詳細(xì)地描述了本發(fā)明的一些示例性實(shí)施方案，但本技術(shù)領(lǐng)域的熟練人員可以理解的是，可以在這些示例性實(shí)施方案中進(jìn)行許多可能的修正和改變而仍然保持本發(fā)明的許多新穎特點(diǎn)和優(yōu)點(diǎn)。
權(quán)利要求
1.一種方法，它包含在襯底上形成應(yīng)變材料和弛豫材料的圖形；在應(yīng)變材料中形成應(yīng)變器件；以及在弛豫材料中形成非應(yīng)變器件。
2.權(quán)利要求1的方法，其中，在襯底上形成應(yīng)變材料和弛豫材料的圖形的步驟還包含在襯底中形成凹陷，此凹陷具有側(cè)壁；在凹陷中形成緩沖層，它具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配；在緩沖層上形成弛豫層；在弛豫層上形成應(yīng)變材料并在襯底上形成弛豫材料，其中，弛豫層具有與應(yīng)變材料的晶格常數(shù)/結(jié)構(gòu)失配。
3.權(quán)利要求2的方法，還包含在形成緩沖層之前，在側(cè)壁上形成絕緣層。
4.權(quán)利要求2的方法，其中，弛豫層和緩沖層各選自碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1是總的相對(duì)克分子量)；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1(1是總的相對(duì)克分子量)。
5.權(quán)利要求2的方法，其中，應(yīng)變材料和弛豫材料各選自以下材料之一硅(Si)；碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1。
6.權(quán)利要求2的方法，其中，形成緩沖層的步驟還包含外延生長(zhǎng)多個(gè)形成緩沖層的材料層，使形成緩沖層的材料在襯底附近具有本底濃度，并在弛豫層附近具有提高了的基準(zhǔn)濃度。
7.權(quán)利要求6的方法，其中，形成弛豫層的步驟還包含外延生長(zhǎng)多個(gè)形成弛豫層的材料層，使形成弛豫層的材料在緩沖層附近具有第二本底濃度，此第二本底濃度大致等于緩沖層材料的基準(zhǔn)濃度。
8.權(quán)利要求1的方法，其中，在襯底上形成應(yīng)變材料和弛豫材料的圖形的步驟還包含在襯底上形成緩沖層，此緩沖層具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配；在緩沖層上形成弛豫層；形成穿過(guò)弛豫層和緩沖層的凹陷，此凹陷具有側(cè)壁；在凹陷中形成弛豫材料；以及在凹陷范圍以外的弛豫層上形成應(yīng)變材料，此應(yīng)變材料具有與弛豫層的晶格常數(shù)/結(jié)構(gòu)失配。
9.權(quán)利要求8的方法，還包含在凹陷中形成弛豫層之前，在側(cè)壁上形成絕緣層。
10.權(quán)利要求8的方法，其中，弛豫層和緩沖層選自碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1。
11.權(quán)利要求8的方法，其中，形成緩沖層的步驟還包含外延生長(zhǎng)多個(gè)形成緩沖層的材料層，使形成緩沖層的材料在襯底附近具有本底濃度，并在弛豫層附近具有提高了的基準(zhǔn)濃度。
12.權(quán)利要求11的方法，其中，形成弛豫層的步驟還包含外延生長(zhǎng)多個(gè)形成弛豫層的材料層，使形成弛豫層的材料在緩沖層附近具有第二本底濃度，此第二本底濃度大致等于緩沖層材料的基準(zhǔn)濃度。
13.權(quán)利要求1的方法，其中，應(yīng)變材料由摻碳的硅或摻鍺的硅組成。
14.一種用來(lái)形成電子器件的方法，此方法包含形成與部分襯底接觸的緩沖層，此緩沖層具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配；在緩沖層上形成弛豫層；在弛豫層的頂部表面上形成應(yīng)變材料，此弛豫層使應(yīng)變材料處于拉伸或壓縮狀態(tài)的其中之一；以及對(duì)應(yīng)變材料附近的非應(yīng)變材料進(jìn)行圖形化。
15.權(quán)利要求14的方法，還包含在應(yīng)變材料中形成應(yīng)變器件；以及在非應(yīng)變材料中形成非應(yīng)變器件。
16.權(quán)利要求14的方法，其中，弛豫層包含具有與應(yīng)變材料的晶格常數(shù)/結(jié)構(gòu)失配的材料。
17.權(quán)利要求14的方法，其中，緩沖層選自碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1。
18.權(quán)利要求14的方法，其中，形成緩沖層的步驟還包含外延生長(zhǎng)多個(gè)形成緩沖層的材料層，使形成緩沖層的材料在襯底附近具有本底濃度，并在弛豫層附近具有提高了的基準(zhǔn)濃度。
19.權(quán)利要求14的方法，其中，弛豫層選自碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1。
20.權(quán)利要求1的方法，其中，應(yīng)變材料是摻碳或摻鍺的半導(dǎo)體材料。
21.一種電器件，它包含形成在襯底上的應(yīng)變材料和弛豫材料的圖形；形成在襯底上且具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配的緩沖層；以及形成在緩沖層上的弛豫層，此弛豫層的頂部表面使應(yīng)變材料處于拉伸狀態(tài)或壓縮狀態(tài)的其中之一，其中，弛豫層包含具有與應(yīng)變材料的晶格常數(shù)/結(jié)構(gòu)失配的材料，其中，形成緩沖層的材料的濃度從襯底附近的本底濃度提高到弛豫層附近的基準(zhǔn)濃度。
22.權(quán)利要求21的電器件，還包含形成在襯底中且包圍緩沖層的凹陷，此凹陷具有側(cè)壁。
23.權(quán)利要求22的電器件，還包含形成在側(cè)壁上的絕緣層。
24.權(quán)利要求21的電器件，其中，弛豫層和緩沖層選自碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1。
25.權(quán)利要求21的電器件，其中，形成弛豫層的材料在緩沖層附近具有第二本底濃度，此第二本底濃度大致等于基準(zhǔn)濃度。
26.權(quán)利要求23的電器件，其中，形成絕緣層的材料是氧化物和氮化物之一。
27.權(quán)利要求23的電器件，其中，部分襯底形成了弛豫材料并位于絕緣材料范圍以外。
28.權(quán)利要求21的電器件，還包含形成在應(yīng)變材料中的應(yīng)變器件；以及形成在弛豫材料中的非應(yīng)變器件。
29.權(quán)利要求23的電器件，其中，弛豫材料被形成在絕緣層范圍內(nèi)的凹陷中。
30.權(quán)利要求29的電器件，其中，弛豫層和緩沖層各選自碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1。
31.一種電器件，它包含形成在襯底上的應(yīng)變材料和弛豫材料的圖形；形成在第一應(yīng)變材料中的第一器件；以及形成在弛豫材料中的第二器件。
32.權(quán)利要求31的電器件，還包含形成為與部分襯底接觸的緩沖層，此緩沖層具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配；形成在緩沖層上的弛豫層；形成在弛豫層頂部表面上的應(yīng)變材料，其中，此弛豫層使應(yīng)變材料處于拉伸或壓縮狀態(tài)的其中之一；以及在應(yīng)變材料附近的圖形化的非應(yīng)變材料。
33.權(quán)利要求31的電器件，其中，形成在應(yīng)變材料中的第一器件是邏輯器件，且形成在非應(yīng)變材料中的第二器件是對(duì)缺陷敏感的器件。
34.權(quán)利要求32的電器件，其中，弛豫材料包含具有與應(yīng)變材料的晶格常數(shù)/結(jié)構(gòu)失配的材料。
35.權(quán)利要求32的電器件，其中，緩沖層和弛豫層選自碳化硅(SiC)；硅鍺(SiGe)；AlX1GaX2InX3AsY1PY2NY3SbY4，其中，X1、X2、X3、Y1、Y2、Y3、Y4表示各大于或等于0的相對(duì)比例，且X1+X2+X3+Y1+Y2+Y3+Y4＝1；以及ZnA1CdA2SeB1TeB2，其中，A1、A2、B1、B2是各大于或等于0的相對(duì)比例，且A1+A2+B1+B2＝1。
36.權(quán)利要求32的電器件，其中，形成緩沖層的材料的濃度從襯底附近的本底濃度提高到弛豫層附近的基準(zhǔn)濃度。
37.權(quán)利要求32的電器件，其中，應(yīng)變材料是摻碳的半導(dǎo)體材料或摻鍺的半導(dǎo)體材料。
38.權(quán)利要求31的電器件，還包含形成在應(yīng)變材料和非應(yīng)變材料附近的第二應(yīng)變材料，其中，應(yīng)變材料處于拉伸或壓縮狀態(tài)，分別地，第二應(yīng)變材料處于壓縮或拉伸狀態(tài)。
39.權(quán)利要求31的電器件，其中，應(yīng)變材料是摻碳的材料或摻鍺的材料。
40.權(quán)利要求31的電器件，還包含形成在襯底中的凹陷，此凹陷具有側(cè)壁，其中，應(yīng)變材料被形成在側(cè)壁范圍內(nèi)，并且是摻碳的材料或摻鍺的材料。
41.權(quán)利要求40的電器件，其中，側(cè)壁具有絕緣層，且應(yīng)變材料被形成在絕緣層范圍內(nèi)。
全文摘要
公開(kāi)了一種方法，它包括在襯底上形成應(yīng)變材料和弛豫材料的圖形；在應(yīng)變材料中形成應(yīng)變器件；以及在弛豫材料中形成非應(yīng)變器件。在一個(gè)實(shí)施方案中，應(yīng)變材料是處于拉伸或壓縮狀態(tài)的硅(Si)，而弛豫材料是處于正常狀態(tài)的Si。硅鍺(SiGe)、碳化硅(SiC)、或相似材料的緩沖層被形成在襯底上，且具有與襯底的晶格常數(shù)/結(jié)構(gòu)失配。SiGe、SiC、或相似材料的弛豫層被形成在緩沖層上，并使應(yīng)變材料處于拉伸或壓縮狀態(tài)。在另一實(shí)施方案中，摻碳的硅或摻鍺的硅被用來(lái)形成應(yīng)變材料。此結(jié)構(gòu)包括其上圖形化有應(yīng)變材料和非應(yīng)變材料的多層襯底。
文檔編號(hào)H01L21/00GK1725437SQ200510008258
公開(kāi)日2006年1月25日 申請(qǐng)日期2005年2月7日 優(yōu)先權(quán)日2004年7月23日
發(fā)明者程慷果, 拉馬查恩德拉·德瓦卡魯尼 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司