專利名稱：半導(dǎo)體器件中雙柵側(cè)壁的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造方法，特別涉及半導(dǎo)體器件中雙柵側(cè)壁的制造方法。
背景技術(shù)：
半導(dǎo)體器件中，特別是64兆動態(tài)隨機(jī)存取存儲器(64M DRAM)中，氮化硅(SiN)柵側(cè)壁的基本功能是作為形成輕摻雜漏(LDD)區(qū)的膜層。
圖1A和1B顯示出半導(dǎo)體器件中柵側(cè)壁的一種現(xiàn)有制造方法所制造的器件結(jié)構(gòu)剖視圖，按該方法，首先形成柵，然后在單元區(qū)和外圍區(qū)淀積氮化硅(SiN)柵側(cè)壁。該氮化硅(SiN)柵側(cè)壁的功能是作為形成輕摻雜漏(LDD)區(qū)的膜層。
圖2A和2B顯示出半導(dǎo)體器件中柵側(cè)壁的另一種現(xiàn)有制造方法所制造的器件結(jié)構(gòu)剖視圖，按該方法，在淀積氮化硅(SiN)柵側(cè)壁后，深腐蝕處理淀積的氮化硅(SiN)以形成輕摻雜漏(LDD)區(qū)。
用半導(dǎo)體器件中氮化硅(SiN)柵側(cè)壁現(xiàn)有的兩種制造方法所形成的單元晶體管和外圍晶體管的柵側(cè)壁隔離層相同，柵側(cè)壁是用氮化硅(SiN)構(gòu)成的，具有用氮化硅(SiN)構(gòu)成的相同柵側(cè)壁隔離層的單元晶體管和外圍晶體管的特性不可能一致。

發(fā)明內(nèi)容
為了克服上述的缺點(diǎn)，提出本發(fā)明。
本發(fā)明的技術(shù)方案是，半導(dǎo)體器件中雙柵側(cè)壁的制造方法，包括以下工藝步驟步驟1，形成柵；步驟2，淀積氮化硅(SiN)構(gòu)成的第一柵側(cè)壁；步驟3，淀積氧化硅(SiO)構(gòu)成的第二柵側(cè)壁；
步驟4，干腐蝕所淀積的氮化硅(SiN)構(gòu)成的第一柵側(cè)壁和所淀積的氧化硅(SiO)構(gòu)成的第二柵側(cè)壁，在外圍區(qū)形成包括氮化硅(SiN)第一柵側(cè)壁和氧化硅(SiO)第二柵側(cè)壁的雙柵側(cè)壁隔離層；步驟5，用濕腐蝕除去單元區(qū)中的氧化硅(SiO)第二柵側(cè)壁；步驟6，通過干腐蝕，使單元區(qū)中的氮化硅(SiN)第一柵側(cè)壁形成單柵側(cè)壁隔離層。
進(jìn)一步，單元晶體管的柵側(cè)壁隔離層是用(SiN)第一柵側(cè)壁形成的單層?xùn)艂?cè)壁。
外圍晶體管柵側(cè)壁隔離層是包括氮化硅(SiN)第一柵側(cè)壁和氧化硅(SiO)第二柵側(cè)壁的雙柵側(cè)壁隔離層。
所用的淀積方法、干腐蝕方法和濕腐蝕方法是半導(dǎo)體器件制造方法中通用的方法。
按照本發(fā)明方法，半導(dǎo)體器件中的單元區(qū)晶體管的柵側(cè)壁隔離層與外圍區(qū)晶體管的柵側(cè)壁隔離層不同，單元區(qū)晶體管用SiN形成單層的柵側(cè)壁隔離層，外圍區(qū)晶體管用SiN/SiO形成雙層的柵側(cè)壁隔離層，通過分別控制單元區(qū)的晶體管特性和外圍區(qū)的晶體管特性，使單元區(qū)的晶體管和外圍區(qū)的晶體管具有一致的特性。


通過結(jié)合附圖進(jìn)行的以下描述可以更好地理解本發(fā)明的目的和本發(fā)明的優(yōu)點(diǎn)，附圖是說明書的一個(gè)組成部分，附圖與說明書的文字部分一起說明本發(fā)明的原理和特征，附圖中顯示出代表本發(fā)明原理和特征的實(shí)施例。其中，圖1A是現(xiàn)有半導(dǎo)體器件中柵側(cè)壁制造方法所制造的器件結(jié)構(gòu)的單元矩陣剖視圖；圖1B是現(xiàn)有半導(dǎo)體器件中柵側(cè)壁制造方法所制造的器件結(jié)構(gòu)的外圍剖視圖；圖2A是另一種現(xiàn)有半導(dǎo)體器件中柵側(cè)壁的制造方法所制造的器件結(jié)構(gòu)的單元矩陣剖視圖；圖2B是另一種現(xiàn)有半導(dǎo)體器件中柵側(cè)壁的制造方法所制造的器件結(jié)構(gòu)的外圍剖視圖；圖3A是按本發(fā)明的半導(dǎo)體器件中雙柵側(cè)壁的制造方法所制造的器件結(jié)的單元矩陣剖視圖；圖3B是按本發(fā)明的半導(dǎo)體器件中雙柵側(cè)壁的制造方法所制造的器件結(jié)的外圍剖視圖；圖4A按本發(fā)明的半導(dǎo)體器件中雙柵側(cè)壁的另一種制造方法所制造的器件結(jié)構(gòu)剖視圖的單元矩陣剖視圖；和圖4B按本發(fā)明的半導(dǎo)體器件中雙柵側(cè)壁的另一種制造方法所制造的器件結(jié)構(gòu)剖視圖的外圍剖視圖。
圖1至圖4中相同的部分用相同的參考數(shù)字或符號指示。
附圖中的參考數(shù)字和符號所指示的內(nèi)容說明1-SiN柵側(cè)壁(Side Wall SiN)；2-SiO柵(Gate SiO)；3-Sin柵覆蓋層(Gate Cap SiN)；4-WSi柵(Gate WSi)；5-多晶硅柵(Gate Poly)；6-p-阱(p-Well)7-n-阱(n-Well)8-柵側(cè)壁隔離層(Gate Side Wall Spacer)STI-淺溝道隔離層(shallow trench isolation)。
具體實(shí)施例方式
按照本發(fā)明的半導(dǎo)體器件中雙柵側(cè)壁的制造方法，包括以下工藝步驟步驟1，形成柵；步驟2，淀積氮化硅(SiN)構(gòu)成的第一柵側(cè)壁；步驟3，淀積氧化硅(SiO)構(gòu)成的第二柵側(cè)壁；步驟4，干腐蝕所淀積的氮化硅(SiN)構(gòu)成的第一柵側(cè)壁和所淀積的氧化硅(SiO)構(gòu)成的第二柵側(cè)壁，在外圍區(qū)形成包括氮化硅(SiN)第一柵側(cè)壁和氧化硅(SiO)第二柵側(cè)壁的雙柵側(cè)壁隔離層；
步驟5，用濕腐蝕除去單元區(qū)中的氧化硅(SiO)第二柵側(cè)壁；步驟6，通過干腐蝕，使單元區(qū)中的氮化硅(SiN)第一柵側(cè)壁形成單柵側(cè)壁隔離層；通過以上工藝可以獲得單元晶體管與外圍晶體管之間不同的柵側(cè)壁隔離層。由此，可以分別控制單元晶體管的特性和外圍晶體管的特性。
本發(fā)明方法中用的淀積方法、干腐蝕方法和濕腐蝕方法是半導(dǎo)體器件制造方法中通用的方法。所用的淀積方法例如是化學(xué)汽相淀積法(CVD)。所用的干腐蝕方法例如是等離子體腐蝕方法。所用的濕腐蝕方法例如是通用的化學(xué)溶劑腐蝕法。
圖3A和3B顯示出按本發(fā)明的半導(dǎo)體器件中雙柵側(cè)壁的一種制造方法所制造的器件結(jié)構(gòu)剖視，包括以下工藝步驟步驟1，形成柵；步驟2，在單元區(qū)和外圍區(qū)中淀積氮化硅(SiN)構(gòu)成的第一柵側(cè)壁；步驟3，在單元區(qū)和外圍區(qū)中淀積氧化硅(SiO)構(gòu)成的第二柵側(cè)壁；步驟4，干腐蝕所淀積的氮化硅(SiN)構(gòu)成的第一柵側(cè)壁和所淀積的氧化硅(SiO)構(gòu)成的第二柵側(cè)壁，在外圍區(qū)形成包括氮化硅(SiN)第一柵側(cè)壁和氧化硅(SiO)第二柵側(cè)壁的雙柵側(cè)壁隔離層。
圖4A和4B顯示出按本發(fā)明的半導(dǎo)體器件中雙柵側(cè)壁的另一種制造方法所制造的器件結(jié)構(gòu)剖視圖，包括以下步驟在完成實(shí)施例1中所述方法的步驟1至步驟4后，所構(gòu)成的器件再進(jìn)行步驟5，用濕腐蝕除去單元區(qū)中的氧化硅(SiO)第二柵側(cè)壁；步驟6，通過干腐蝕，使單元區(qū)中的柵側(cè)壁隔離層的氮化硅(SiN)第一柵側(cè)壁形成的單柵側(cè)壁隔離層。
通過以上工藝可以獲得單元晶體管與外圍晶體管之間不同的柵側(cè)壁隔離層。由此，可以分別控制單元晶體管和特性和外圍晶體管的特性。
本行業(yè)的技術(shù)人員應(yīng)了解，在不脫離本發(fā)明精神或者主要特征的前提下，本發(fā)明還可以以其他特定的形式實(shí)施。因此，按本發(fā)明的全部技術(shù)方案，所列舉的實(shí)例和實(shí)施例只是用于說明本發(fā)明而不是限制本發(fā)明，并且，本發(fā)明不局限于本文中描述的細(xì)節(jié)。本發(fā)明要求保護(hù)的范圍由所附的權(quán)利要求書界定。
權(quán)利要求
1.半導(dǎo)體器件中雙柵側(cè)壁的制造方法，包括以下工藝步驟步驟1，形成柵；步驟2，淀積氮化硅(SiN)構(gòu)成的第一柵側(cè)壁；步驟3，淀積氧化硅(SiO)構(gòu)成的第二柵側(cè)壁；步驟4，干腐蝕所淀積的氮化硅(SiN)構(gòu)成的第一柵側(cè)壁和所淀積的氧化硅(SiO)構(gòu)成的第二柵側(cè)壁，在外圍區(qū)形成包括氮化硅(SiN)第一柵側(cè)壁和氧化硅(SiO)第二柵側(cè)壁的雙柵側(cè)壁隔離層；步驟5，用濕腐蝕除去單元區(qū)中的氧化硅(SiO)第二柵側(cè)壁；步驟6，通過干腐蝕，使單元區(qū)中的氮化硅(SiN)第一柵側(cè)壁形成單柵側(cè)壁隔離層。
2.按照權(quán)利要求1所述的的方法，其特征是，單元晶體管的柵側(cè)壁隔離層是用(SiN)第一柵側(cè)壁形成的單層?xùn)艂?cè)壁。
3.按照權(quán)利要求1所述的的方法，其特征是，外圍晶體管柵側(cè)壁隔離層是包括氮化硅(SiN)第一柵側(cè)壁和氧化硅(SiO)第二柵側(cè)壁的雙柵側(cè)壁隔離層。
4.按照權(quán)利要求1所述的的方法，其特征是，所用的淀積方法、干腐蝕方法和濕腐蝕方法是半導(dǎo)體器件制造方法中通用的方法。
全文摘要
半導(dǎo)體器件中雙柵側(cè)壁的制造方法，包括步驟1，形成柵；步驟2，淀積氮化硅(SiN)構(gòu)成的第一柵側(cè)壁；步驟3，淀積氧化硅(SiO)構(gòu)成的第二柵側(cè)壁；步驟4，干腐蝕所淀積的氮化硅(SiN)構(gòu)成的第一柵側(cè)壁和所淀積的氧化硅(SiO)構(gòu)成的第二柵側(cè)壁，在外圍區(qū)形成包括氮化硅(SiN)第一柵側(cè)壁和氧化硅(SiO)第二柵側(cè)壁的雙柵側(cè)壁隔離層；步驟5，濕腐蝕除去單元區(qū)中的氧化硅(SiO)第二柵側(cè)壁；步驟6，干腐蝕，使單元區(qū)中的氮化硅(SiN)第一柵側(cè)壁形成單柵側(cè)壁隔離層。
文檔編號H01L21/8242GK1949479SQ20051003038
公開日2007年4月18日 申請日期2005年10月11日 優(yōu)先權(quán)日2005年10月11日
發(fā)明者李奉載 申請人:中芯國際集成電路制造(上海)有限公司