專利名稱：半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲器件。
背景技術(shù)：
非易失性半導(dǎo)體存儲器件能夠無須電源供應(yīng)而保存信息，因此廣泛用于多種設(shè)備，比如便攜信息設(shè)備。在許多信息設(shè)備中，在工廠裝運(yùn)時存儲的永久信息(為了方便起見，后文稱為“固定信息”)存儲在存儲器中，比如掩模ROM(只讀存儲器)，要在用戶使用信息的階段寫入和重寫的信息(為了方便起見，后文稱為“半固定信息”)存儲在EEPROM(電擦除可編程只讀存儲器)等中。
EEPROM通常包括柵電極和半導(dǎo)體基底之間的電荷存儲層，以便存儲電荷，從而存儲半固定信息。這種存儲過程使用的現(xiàn)象是當(dāng)電荷存儲層中的電荷為負(fù)時，導(dǎo)通電流量減小，當(dāng)電荷為正時，導(dǎo)通電流量增大。作為電荷存儲層，常用的是由絕緣層圍繞的導(dǎo)體形成的浮動?xùn)?、由絕緣層和導(dǎo)電層的堆疊形成的MONOS(金屬氧化物氮氧化物半導(dǎo)體)層結(jié)構(gòu)、MNOS(金屬氮氧化物半導(dǎo)體)層結(jié)構(gòu)等。
常規(guī)情況下，固定信息和半固定信息不能存儲在同一元件中。所以，掩模ROM區(qū)域和EEPROM區(qū)域分開安裝在信息設(shè)備中。因此就產(chǎn)生了問題，非易失性半導(dǎo)體存儲器件占據(jù)的面積大，而且這種設(shè)備的結(jié)構(gòu)復(fù)雜。
所以，已經(jīng)提議一種結(jié)構(gòu)，固定信息和半固定信息存儲在同一存儲元件中(參見日本專利3,420,165號)。進(jìn)行固定信息的存儲取決于在存儲元件中是否存在著源極雜質(zhì)擴(kuò)散層，根據(jù)的現(xiàn)象是在沒有源極雜質(zhì)擴(kuò)散層的EEPROM中導(dǎo)體電流量小。存儲半固定信息取決于電荷存儲層中的電荷量，與通常EEPROM的方式相同。
通過調(diào)換源極和漏極，進(jìn)行讀取半固定信息的操作。當(dāng)調(diào)換源極和漏極的角色時，根據(jù)有/沒有漏極雜質(zhì)擴(kuò)散層，改變過去存儲的固定信息。與有/沒有源極雜質(zhì)擴(kuò)散層以及電荷存儲層中電荷的正/負(fù)相比，有/沒有漏極雜質(zhì)擴(kuò)散層對導(dǎo)通電流量的影響小。所以，對導(dǎo)通電流量的影響最大的是電荷存儲層中電荷的正/負(fù)，能夠以高的通/斷特征反映半固定信息。
不過，源極和漏極的調(diào)換意味著在電路設(shè)計上必須施加進(jìn)一步的限制，這往往導(dǎo)致電路復(fù)雜。
另一方面，已經(jīng)提議了一種存儲元件，在柵電極面對源極和漏極的兩個側(cè)面都形成電荷存儲層，并且在電荷存儲層的每一個中都存儲電荷，以便存儲2位半固定信息。不過，所提議的存儲元件有以下問題在源極和漏極兩側(cè)的電荷存儲層中的電荷相互影響，因此通/斷特征低。
所以，已經(jīng)提議了一種方法，在結(jié)構(gòu)中改進(jìn)通/斷特征，其中電荷存儲層是由堆疊結(jié)構(gòu)形成，比如MONOS或MNOS(參見JP-A-2003-203998)。在所提議的方法中，在寫入和讀取操作中，在源極/漏極區(qū)域之間施加電壓的過程中向柵電極施加電壓。不過，這種方法需要控制施加電壓的計時裝置，因此有以下問題使存儲元件的結(jié)構(gòu)復(fù)雜并增大。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，半導(dǎo)體存儲器件具有半導(dǎo)體基底；所述半導(dǎo)體基底上的柵絕緣膜；所述柵絕緣膜上的柵電極；在所述柵電極的柵極長度方向分別在兩個側(cè)面上形成的控制絕緣膜；通過所述控制絕緣膜在所述柵電極的所述柵極長度方向分別在兩個所述側(cè)面上形成的電荷存儲層；在所述電荷存儲層和所述半導(dǎo)體基底之間形成的隧道絕緣膜；以及在所述半導(dǎo)體基底的表面上形成的、其間在所述柵極長度方向插入了所述柵電極和所述電荷存儲層的源極/漏極區(qū)域。優(yōu)選情況下，存儲固定信息取決于在直接在所述隧道絕緣膜之下的所述半導(dǎo)體基底的表面部位中有/沒有形成雜質(zhì)擴(kuò)散層，存儲半固定信息取決于所述電荷存儲層中的電荷量，與所述電荷存儲層中的電荷極性相反的電荷在直接在所述隧道絕緣膜之下的所述半導(dǎo)體基底的表面部位中感應(yīng)。
根據(jù)本發(fā)明的另一個方面，半導(dǎo)體存儲器件具有半導(dǎo)體基底；所述半導(dǎo)體基底之上的第一柵絕緣膜和所述半導(dǎo)體基底之下的第二柵絕緣膜；所述第一柵絕緣膜之上的第一柵電極和所述第二柵絕緣膜之下的第二柵電極；通過控制絕緣膜在所述第一柵電極的柵極長度方向分別在兩個側(cè)面上形成的第一電荷存儲層；通過控制絕緣膜在所述第二柵電極的柵極長度方向分別在兩個側(cè)面上形成的第二電荷存儲層；在所述第一電荷存儲層和所述半導(dǎo)體基底之間形成的第一隧道絕緣膜；以及在所述第二電荷存儲層和所述半導(dǎo)體基底之間形成的第二隧道絕緣膜。優(yōu)選情況下，在所述半導(dǎo)體基底的表面上形成源極/漏極區(qū)域，其間在所述柵極長度方向插入了所述第一和第二柵電極和所述第一和第二電荷存儲層，在所述半導(dǎo)體基底中，在所述第一和第二隧道絕緣膜之間形成雜質(zhì)擴(kuò)散層，與所述第一電荷存儲層中的電荷極性相反的電荷和與所述第二電荷存儲層中的電荷極性相反的電荷分別在直接在所述第一和第二隧道絕緣膜之下的所述半導(dǎo)體基底的表面部位中感應(yīng)。
根據(jù)本發(fā)明，也可能提供一種半導(dǎo)體存儲器件，其中在所述電路設(shè)計中不施加大的限制，固定信息和半固定信息能夠存儲在同一元件中，而且由簡單的結(jié)構(gòu)獲得了優(yōu)良的通/斷特征。
附圖簡要說明

圖1A至圖1D是第一個實施例中存儲元件的剖視圖，取自柵極長度方向；圖2是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第一個步驟，取自柵極長度方向；圖3是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第二個步驟，取自柵極長度方向；圖4A和圖4B是剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第三個步驟，取自柵極長度方向；圖5是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第四個步驟，取自柵極長度方向；圖6是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第五個步驟，取自柵極長度方向；圖7是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第六個步驟，取自柵極長度方向；圖8是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第七個步驟，取自柵極長度方向；圖9是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第八個步驟，取自柵極長度方向；圖10是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第九個步驟，取自柵極長度方向；圖11是一幅剖視圖，顯示了第一個實施例中生產(chǎn)存儲元件的過程的第十個步驟，取自柵極長度方向；圖12A至圖12D是修改1.1中存儲元件的剖視圖，取自柵極長度方向；圖13是一幅剖視圖，顯示了修改1.1中生產(chǎn)存儲元件的過程的第9.1個步驟，取自柵極長度方向；圖14是一幅剖視圖，顯示了修改1.1中生產(chǎn)存儲元件的過程的第9.2個步驟，取自柵極長度方向；圖15是一幅剖視圖，顯示了修改1.1中生產(chǎn)存儲元件的過程的第9.3個步驟，取自柵極長度方向；
圖16是一幅剖視圖，顯示了修改1.1中生產(chǎn)存儲元件的過程的第9.4個步驟，取自柵極長度方向；圖17是一幅剖視圖，顯示了修改1.1中生產(chǎn)存儲元件的過程的第9.5個步驟，取自柵極長度方向；圖18是一幅剖視圖，顯示了修改1.1中生產(chǎn)存儲元件的過程的第十個步驟，取自柵極長度方向；圖19A至圖12D是第二個實施例中存儲元件的剖視圖，取自柵極長度方向；圖20A至圖20D是修改2.1中存儲元件的剖視圖，取自柵極長度方向；圖21A至圖21D是修改2.2中存儲元件的剖視圖，取自柵極長度方向；圖22A至圖22D是第三個實施例中存儲元件的剖視圖，取自柵極長度方向；圖23是一幅曲線圖，顯示了第三個實施例中存儲元件中的模擬電子能量分布。
具體實施例方式
后文將參考附圖，介紹本發(fā)明的若干實施例。在實施例中，同一組件以相同的附圖標(biāo)記標(biāo)注，并且將省略重復(fù)的說明。圖件是展示本發(fā)明和使本發(fā)明便于理解所用的圖。盡管圖件中顯示的形狀、尺寸和尺寸比例可能與實際器件不同，但是考慮到以下的說明和公知技術(shù)，能夠?qū)λ鼈冞M(jìn)行適當(dāng)?shù)男薷摹?br> (第一個實施例)參考圖1A至圖1D將介紹第一個實施例中的存儲元件。存儲元件是存儲器件中獨(dú)立地執(zhí)行特定功能的最小單位，存儲器件就是這種存儲元件集成而形成的器件。
圖1A至圖1D是剖視圖，展示了第一個實施例中的存儲元件，取自柵極長度方向。為了方便起見，存儲元件的導(dǎo)通電流量小的狀態(tài)設(shè)定為1狀態(tài)，導(dǎo)通電流量大的狀態(tài)設(shè)定為0狀態(tài)。下面將介紹一種情況，由絕緣層圍繞的導(dǎo)體制作的浮動?xùn)判纬呻姾纱鎯印?br> 首先，將介紹其中僅僅在工廠裝運(yùn)時存儲固定信息的存儲元件。圖1A顯示了固定信息處于1狀態(tài)(后文稱為固定信息(1))的存儲元件，圖1B顯示了固定信息處于0狀態(tài)(后文稱為固定信息(0))的存儲元件。
在固定信息(1)的存儲元件中，如圖1A所示，通道區(qū)域在半導(dǎo)體基底1的表面上，通過柵絕緣膜9在通道區(qū)域上形成柵電極(在圖中由CG注明)。通過控制絕緣膜13分別在柵電極(CG)的柵極長度方向上兩個側(cè)面都形成電荷存儲層(在圖中由FG注明)。在電荷存儲層(FG)和半導(dǎo)體基底1之間通過插入而形成隧道絕緣膜15。在半導(dǎo)體基底1的表面上形成金屬硅化物層7，所以源極電荷存儲層(FG)、柵電極(CG)和漏極電荷存儲層(FG)插入金屬硅化物層之間。
如圖1B所示，固定信息(0)的存儲元件與圖1A中固定信息(1)的存儲元件基本相同，只不過形成雜質(zhì)擴(kuò)散層17以便把柵電極(CG)夾在中間，其位置深于半導(dǎo)體基底1的表面上的金屬硅化物層7。
下面將介紹讀取固定信息的操作。
與圖1B所示的固定信息(0)的存儲元件相比，圖1中固定信息(1)的存儲元件的源極漏極距離更大，金屬硅化物層7和半導(dǎo)體基底1之間的肖特基勢壘更厚。所以，導(dǎo)通電流很難在固定信息(1)的存儲元件中流動，而導(dǎo)通電流在固定信息(0)的存儲元件中流動，所以存儲元件能夠反映固定信息。
作為特定的實例，將介紹一種存儲元件，其中柵絕緣膜的厚度tox0＝1nm，隧道絕緣膜的厚度tox1＝8nm，控制絕緣膜的厚度tox2＝15nm，柵電極(CG)的長度為130nm，電荷存儲層(FG)的長度為20nm，柵電極(CG)的高度為60nm。
在固定信息(1)和固定信息(0)的存儲元件中，把2.5V的電壓施加在柵電極(CG)上，把2.5V的電壓施加在源極/漏極區(qū)域之間。在前一個元件中導(dǎo)通電流很難流動，在后一個元件中流動著大約0.5至1mA的導(dǎo)通電流。以這種方式，每個存儲元件都反映了存儲的固定信息。
通過形成或不形成雜質(zhì)擴(kuò)散層17，如圖1A和圖1B所示，進(jìn)行固定信息的寫入。在后面介紹第一個實施例中生產(chǎn)存儲元件的方法時，將詳細(xì)介紹形成方法。
下一步，將介紹一種存儲元件，它存儲著半固定信息，作為用戶進(jìn)行的寫入/重寫的結(jié)果。為了方便起見，在將要介紹的存儲元件中，存儲的半固定信息與存儲的固定信息不同。
圖1C顯示了存儲元件，其中有固定信息(1)，半固定信息處于0狀態(tài)(后文稱為半固定信息(0))，圖1D顯示了存儲元件，其中有固定信息(0)，半固定處于1狀態(tài)(后文稱為半固定信息(1))。
下面將介紹讀取半固定信息的操作。
如圖1C所示，在圖1A所示的固定信息(1)和半固定信息(0)的存儲元件中，正電荷存儲在電荷存儲層(FG)中，所以把電子吸引向直接在電荷存儲層(FG)之下的半導(dǎo)體基底1的表面部位，從而形成偽雜質(zhì)擴(kuò)散層17’。電荷存儲層(FG)中存儲的正電荷使金屬硅化物層7和半導(dǎo)體基底1之間的肖特基勢壘變薄，從而使導(dǎo)通電流能夠流動。結(jié)果，存儲元件就能夠反映半固定信息。
如圖1D所示，在圖1B所示的固定信息(0)的存儲元件中，負(fù)電荷存儲在電荷存儲層(FG)中，所以把雜質(zhì)擴(kuò)散層17中的電子推開，形成耗盡的雜質(zhì)擴(kuò)散層17”。此外，金屬硅化物層7和半導(dǎo)體基底1之間的肖特基勢壘變厚。所以，導(dǎo)通電流很難流動，存儲元件就能夠反映半固定信息。
作為特定的實例，將介紹上述存儲元件。如果把2.5V的電壓施加在柵電極(CG)上，把2.5V的電壓施加在源極/漏極區(qū)域之間，在固定信息(1)和半固定信息(0)的存儲元件中流動著大約0.5至1mA的導(dǎo)通電流，在固定信息(0)和半固定信息(1)的存儲元件中導(dǎo)通電流很難流動。以這種方式，每個存儲元件都反映了存儲的半固定信息。
在第一個實施例中，在柵電極(CG)的柵極長度方向兩個側(cè)面分別都形成電荷存儲層(FG)，而且形成偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”，因而能夠改進(jìn)半固定信息的通/斷特征。此外，金屬硅化物層用作源極/漏極區(qū)域，肖特基勢壘的厚度受到控制，因而能夠進(jìn)一步改進(jìn)半固定信息的通/斷特征。
即使在具有相同半固定信息的存儲元件中，在寫入的半固定信息與固定信息不同的情況下，導(dǎo)通電流量也不同于寫入的半固定信息與固定信息一致的情況。
確切地說，為了寫入半固定信息(1)而在圖1A所示的固定信息(1)的存儲元件的電荷存儲層(FG)中存儲負(fù)電荷時，就使導(dǎo)通電流量進(jìn)一步下降，為了寫入半固定信息(0)而在圖1B所示的固定信息(0)的存儲元件的電荷存儲層(FG)中存儲正電荷時，就使導(dǎo)通電流量進(jìn)一步上升。所以，導(dǎo)通電流量在以下序列中由小變大固定信息(1)和半固定信息(1)的存儲元件、固定信息(0)和半固定信息(1)的存儲元件、固定信息(1)和半固定信息(0)的存儲元件以及固定信息(0)和半固定信息(0)的存儲元件。恰當(dāng)?shù)卦O(shè)計存儲器件時，前兩種存儲元件可以與后兩種存儲元件隔離開，以便存儲兩個數(shù)值，所以能夠僅僅讀取半固定信息。另外，全部存儲元件也都可以相互隔離開，所以能夠同時讀取固定信息和半固定信息。在后一種情況下，在工廠裝運(yùn)時的信息和用戶已經(jīng)寫入或重寫的信息可以同時相互對比。
下一步將介紹寫入半固定信息的操作。通過把電荷存儲在電荷存儲層(FG)中而寫入半固定信息。在寫入半固定信息時，利用了量子力學(xué)的隧道現(xiàn)象。
首先將介紹把正電荷存儲在電荷存儲層(FG)中的方法。
例如在以上已經(jīng)舉例介紹的存儲元件中，電荷存儲層(FG)設(shè)定在2V的過度擦除狀態(tài)。分別對柵電極(CG)和源極/漏極區(qū)域施加-20V和0V的電壓0.1ms，從而把電子推出電荷存儲層(FG)，通過隧道絕緣膜15進(jìn)入半導(dǎo)體基底1。結(jié)果，電荷存儲層(FG)處于電子不足狀態(tài)，把正電荷存儲進(jìn)電荷存儲層(FG)中。
下一步將介紹把負(fù)電荷存儲在電荷存儲層(FG)中的方法。
例如在以上已經(jīng)舉例介紹的存儲元件中，電荷存儲層(FG)設(shè)定在-2V的寫入狀態(tài)。分別對柵電極(CG)和源極/漏極區(qū)域施加+20V和0V的電壓0.1ms，從而把電子從半導(dǎo)體基底1通過隧道絕緣膜15注入電荷存儲層(FG)。結(jié)果，把電子寫入電荷存儲層(FG)中，把負(fù)電荷存儲進(jìn)電荷存儲層(FG)中。
通過熱電子注入等方法，可以獨(dú)立地控制源極電荷存儲層(FG)和漏極電荷存儲層(FG)。
后文將介紹存儲元件的優(yōu)選模式。
優(yōu)選情況下，源極/漏極區(qū)域由化合物制成，它與半導(dǎo)體基底1協(xié)作形成肖特基結(jié)，比如上述金屬硅化物層7，或者一種金屬。另外，源極/漏極區(qū)域也可以由高濃雜質(zhì)擴(kuò)散層等形成。
優(yōu)選情況下，電荷存儲層由以上介紹的浮動?xùn)判纬?，因為能夠容易地控制電荷。另外，MONOS層結(jié)構(gòu)、MMNOS層結(jié)構(gòu)等也可以用在電荷存儲層中。
在電荷存儲層由浮動?xùn)?FG)形成的情況下，優(yōu)選情況下每層控制絕緣膜13的厚度tox2都大于隧道絕緣膜15的厚度tox1，而且每層控制絕緣膜13的面積S2都大于隧道絕緣膜15的面積S1。
控制絕緣膜13的厚度tox2表明了經(jīng)過控制絕緣膜13的、柵電極(CG)與各個電荷存儲層(FG)之間的距離，控制絕緣膜13的面積S2表明了經(jīng)過控制絕緣膜13的、柵電極(CG)通過其面對電荷存儲層(FG)的平面的面積。隧道絕緣膜15的厚度tox1表明了經(jīng)過隧道絕緣膜15的、半導(dǎo)體基底1與各個電荷存儲層(FG)之間的距離，隧道絕緣膜15的面積S1表明了半導(dǎo)體基底通過其面對電荷存儲層(FG)的平面的面積。
對于把電子寫入電荷存儲層(FG)以及從其中擦除，以便操作的觀點(diǎn)，優(yōu)選情況下隧道絕緣膜15的厚度tox1要制作得薄。為了阻止電荷從電荷存儲層(FG)逃逸到柵電極(CG)，優(yōu)選情況下控制絕緣膜13的厚度tox2大于隧道絕緣膜15的厚度tox1，或者說優(yōu)選情況下設(shè)定了tox2＞tox1的關(guān)系。
反之，為了高效地進(jìn)行把電子寫入電荷存儲層(FG)以及從其擦除的操作，柵電極(CG)的電位必須高效地傳遞到電荷存儲層(FG)。如果控制絕緣膜13的電容量是C2，隧道絕緣膜15的的電容量是C1，所以優(yōu)選情況下設(shè)定C2＞C1的關(guān)系。一般說來，如果電容量是C，面積是S，厚度是t，介電常數(shù)是k，就建立了C＝kS/t的關(guān)系。所以，使控制絕緣膜13的面積S2和隧道絕緣膜15的面積S1確定為滿足S2/tox2＞S1/tox1的關(guān)系。
如果以這種方式調(diào)整tox1、tox2、S1和S2，電容量耦合比(Cr＝C2/(C1+C2))就大，電荷能夠容易地存儲進(jìn)電荷存儲層(FG)中。另外，通過調(diào)整控制絕緣膜13和隧道絕緣膜15的介電常數(shù)，也可以實現(xiàn)C2＞C1的關(guān)系。
下一步將參考圖2至圖11，介紹第一個實施例中生產(chǎn)存儲元件的方法實例。為了方便起見，將對由浮動?xùn)判纬善潆姾纱鎯拥拇鎯υM(jìn)行介紹。
如圖2所示，在第一個步驟中，對p半導(dǎo)體基底1(Si)的表面進(jìn)行加熱氧化，以便形成柵絕緣膜前驅(qū)層8(SiO2)。然后，通過使用公知的薄膜形成方法，比如CVD(化學(xué)氣相沉積)、真空噴鍍或MBE(分子束外延)，在柵絕緣膜前驅(qū)層8(SiO2)上沉積柵電極前驅(qū)層2(poly-Si)，并且使用POCl3氣體等通過離子注入，利用P對柵電極前驅(qū)層2(poly-Si)進(jìn)行摻雜，以便使層設(shè)定為n型。
如圖3所示，在第二個步驟中，通過各向異性蝕刻，對柵絕緣膜前驅(qū)層8(SiO2)和柵電極前驅(qū)層2(poly-Si)進(jìn)行處理，以便形成柵絕緣膜9(SiO2)和柵電極3(poly-Si)。
如圖4A和圖4B所示，在第三個步驟中，根據(jù)是否形成雜質(zhì)擴(kuò)散層17，寫入固定信息。然后，沉積了控制絕緣膜前驅(qū)層12(SiN)。圖4A顯示的存儲元件其中不形成雜質(zhì)擴(kuò)散層17。圖4B顯示的存儲元件其中通過幾十kV能量之As+的離子注入，以As摻雜半導(dǎo)體基底1的表面，然后在900℃通過RTA(快速退火)大約30秒進(jìn)行激活處理，形成雜質(zhì)擴(kuò)散層17。
為了方便起見，后文將介紹圖4A所示的、其中不形成雜質(zhì)擴(kuò)散層17的存儲元件的生產(chǎn)步驟。
如圖5所示，在第四個步驟中，通過各向異性蝕刻，對控制絕緣膜前驅(qū)層12(SiN)進(jìn)行處理，以便在柵電極3(poly-Si)的側(cè)壁上分別形成控制絕緣膜13(SiN)。
如圖6所示，在第五個步驟中，通過加熱氧化在半導(dǎo)體基底1(Si)的表面上形成隧道絕緣膜前驅(qū)層14(SiO2)。在這個步驟中，在柵電極3(poly-Si)的表面上也形成SiO2層19。
如圖7所示，在第六個步驟中，沉積電荷存儲層前驅(qū)層4(poly-Si)，然后使用POCl3氣體等通過離子注入，利用P對電荷存儲層前驅(qū)層4(poly-Si)進(jìn)行摻雜，以便使層設(shè)定為n型。
如圖8所示，在第七個步驟中，通過各向異性蝕刻，對電荷存儲層前驅(qū)層4(poly-Si)進(jìn)行處理，以便形成電荷存儲層5(poly-Si)，在柵極長度方向把控制絕緣膜13(SiN)夾在中間。
如圖9所示，在第八個步驟中，通過蝕刻去除暴露在外的隧道絕緣膜前驅(qū)層14(SiO2)和SiO2層。
如圖10所示，在第九個步驟中，沉積金屬硅化物前驅(qū)層6(Co)。
如圖11所示，在第十個步驟中，通過退火處理，使與Si區(qū)域接觸的金屬硅化物前驅(qū)層6(Co)經(jīng)歷硅化反應(yīng)，從而形成金屬硅化物層7(CoSi2)。隨后，去除未反應(yīng)的Co。
作為上述步驟的結(jié)果，就生產(chǎn)出了第一個實施例中的存儲元件。
下一步將介紹第一個實施例的材料。
為了方便起見，將對圖11所示的存儲元件的材料進(jìn)行介紹。
作為半導(dǎo)體基底1的材料，使用Si、SiGe、Ge、應(yīng)變硅(strainedSi)等。
作為通道區(qū)域的材料，使用Si、SiGe、Ge、應(yīng)變硅或另一種通道區(qū)域材料。優(yōu)選情況下，把雜質(zhì)比如B、P或As適當(dāng)?shù)丶尤氩牧?，使得在p-MOSFET的情況下，通道區(qū)域優(yōu)選情況下設(shè)定為n型，在n-MOSFET的情況下，通道區(qū)域優(yōu)選情況下設(shè)定為p型。
作為柵絕緣膜9的材料，使用氧化硅膜、高介電常數(shù)絕緣膜(介電常數(shù)高于氧化硅膜的絕緣膜材料)、這些材料的混合物等。作為高介電常數(shù)絕緣膜的材料，使用金屬硅酸鹽(把金屬離子加入氧化硅而獲得的材料)比如硅酸鋯或硅酸鉿、或者Si3N4、Al2O3、Ta2O5、TiO2、La2O5、CeO2、ZrO2、HfO2、SrTiO3、Pr2O3等。
作為控制絕緣膜13的材料，使用絕緣材料比如SiN。優(yōu)選情況下使用SiN，因為SiN具有在后處理中阻止雜質(zhì)擴(kuò)散到柵堆疊結(jié)構(gòu)中的效果。
作為隧道絕緣膜15的材料，使用絕緣材料比如SiO2。
作為柵電極3的材料，使用多晶硅(poly-Si)、半導(dǎo)體化合物比如SiGe、難熔金屬、難熔金屬化合物等。
作為電荷存儲層5的材料，使用與柵電極3相同的材料。
作為金屬硅化物層7的材料，使用金屬比如V、Cr、Mn、Y、Mo、Ru、Rh、Hf、Ta、W、Ir、Co、Ti、Pt、Pd、Zr、Gd、Dy、Ho或Er的硅化物。
雜質(zhì)擴(kuò)散層17設(shè)定為具有與通道區(qū)域不同的導(dǎo)電類型。
后面將要介紹的若干實施例和若干修改的存儲元件的材料，是參考第一個實施例的材料適當(dāng)選擇的。
后文中，將參考圖12A至圖12D介紹修改1.1。為了簡單起見，將僅僅介紹與第一個實施例不同之處。
圖12A至圖12D是剖視圖，展示了修改1.1中的存儲元件，取自柵極長度方向。圖12A顯示了固定信息(1)的存儲元件，圖12B顯示了固定信息(0)的存儲元件，圖12C顯示了固定信息(1)和半固定信息(0)的存儲元件，圖12D顯示了固定信息(0)和半固定信息(1)的存儲元件。
如圖12A至圖12D所示，修改1.1中的存儲元件包括雜質(zhì)擴(kuò)散層23，它們直接形成在金屬硅化物層7之下，因而深于雜質(zhì)擴(kuò)散層17。所以，金屬硅化物層7和半導(dǎo)體基底1之間的接觸面積。由深部雜質(zhì)擴(kuò)散層23和半導(dǎo)體基底1的結(jié)形成耗盡層。
根據(jù)修改1.1，也可能減小金屬硅化物層7和半導(dǎo)體基底1之間的漏極電流。在固定信息(1)的存儲元件中，這種效應(yīng)尤為明顯。
下一步將參考圖13至圖18介紹修改1.1中生產(chǎn)存儲元件的方法實例。為了簡單起見，將介紹與第一個實施例不同的第九個和其后的步驟。
如圖13所示，在第9.1個步驟中，沉積掩模前驅(qū)層20(SiO2)。
如圖14所示，在第9.2個步驟中，通過各向異性蝕刻對沉積掩模前驅(qū)層20(SiO2)進(jìn)行處理，以便在電荷存儲層5的側(cè)壁上形成掩模21(SiO2)。
如圖15所示，在第9.3個步驟中，注入As離子以便在半導(dǎo)體基底1的暴露表面上形成深部雜質(zhì)擴(kuò)散層23。
如圖16所示，在第9.4個步驟中，通過蝕刻去除掩模21(SiO2)。
如圖17所示，在第9.5個步驟中，沉積金屬硅化物前驅(qū)層6(Co)。
如圖18所示，在第十個步驟中，通過退火處理使與Si區(qū)域接觸的金屬硅化物前驅(qū)層6(Co)經(jīng)歷硅化反應(yīng)，從而形成金屬硅化物層7(CoSi2)。隨后去除未反應(yīng)的Co。
作為上述步驟的結(jié)果，就生產(chǎn)出了修改1.1中的存儲元件。
(第二個實施例)參考圖19A至圖19D將介紹第二個實施例中的存儲元件。為了簡單起見，將僅僅介紹與第一個實施例不同之處。
圖19A至圖19D是剖視圖，展示了第二個實施例中的存儲元件，取自柵極長度方向。圖19A顯示了固定信息(1)的存儲元件，圖19B顯示了固定信息(0)的存儲元件，圖19C顯示了固定信息(1)和半固定信息(0)的存儲元件，圖19D顯示了固定信息(0)和半固定信息(1)的存儲元件。
如圖19A至圖19D所示，在第二個實施例中的存儲元件中，半導(dǎo)體基底1包含嵌入的絕緣層25。
在第二個實施例中，直接在偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”之下的半導(dǎo)體基底1的區(qū)域變窄了，因此能夠增強(qiáng)偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”的影響。此外，在偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”之下的漏極電流通道也變窄了，因此能夠減小流經(jīng)金屬硅化物層7和半導(dǎo)體基底1之間的漏極電流。
后文將參考圖20A至圖20D，介紹修改2.1。為了簡單起見，將僅僅介紹與第二個實施例不同之處。
圖20A至圖20D是剖視圖，展示了修改2.1中的存儲元件，取自柵極長度方向。圖20A顯示了固定信息(1)的存儲元件，圖20B顯示了固定信息(0)的存儲元件，圖20C顯示了固定信息(1)和半固定信息(0)的存儲元件，圖20D顯示了固定信息(0)和半固定信息(1)的存儲元件。
如圖20A至圖20D所示，在修改2.1中的存儲元件中，嵌入的絕緣層直接置于金屬硅化物層7之下。所以，直接在偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”之下的部位不存在半導(dǎo)體基底1。此外，也進(jìn)一步減小了金屬硅化物層7和半導(dǎo)體基底1之間的接觸面積。
根據(jù)修改2.1，與第二個實施例中的存儲元件相比，能夠增強(qiáng)偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”的影響。不僅如此，也能夠減小流經(jīng)金屬硅化物層7和半導(dǎo)體基底1之間的漏極電流。
后文將參考圖21A至圖21D，介紹修改2.2。為了簡單起見，將僅僅介紹與第二個實施例不同之處。
圖21A至圖21D是剖視圖，展示了修改2.2中的存儲元件，取自柵極長度方向。圖21A顯示了固定信息(1)的存儲元件，圖21B顯示了固定信息(0)的存儲元件，圖21C顯示了固定信息(1)和半固定信息(0)的存儲元件，圖21D顯示了固定信息(0)和半固定信息(1)的存儲元件。
如圖21A至圖21D所示，在修改2.2中的存儲元件中，深部雜質(zhì)擴(kuò)散層23直接置于金屬硅化物層7之下，嵌入的絕緣層25直接置于深部雜質(zhì)擴(kuò)散層23之下。所以，在金屬硅化物層7和半導(dǎo)體基底1的結(jié)鄰近形成耗盡層。直接在偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”之下的部位不存在半導(dǎo)體基底1。此外，也進(jìn)一步減小了金屬硅化物層7和半導(dǎo)體基底1之間的接觸面積。
根據(jù)修改2.2，與第二個實施例中的存儲元件相比，能夠減小流經(jīng)金屬硅化物層7之間的漏極電流。
(第三個實施例)參考圖22A至圖22D將介紹第三個實施例中的存儲元件。為了簡單起見，將僅僅介紹與第一個實施例不同之處。
圖22A至圖22D是剖視圖，展示了第三個實施例中的存儲元件，取自柵極長度方向。圖22A顯示了固定信息(1)的存儲元件，圖22B顯示了固定信息(0)的存儲元件，圖22C顯示了固定信息(1)和半固定信息(0)的存儲元件，圖22D顯示了固定信息(0)和半固定信息(1)的存儲元件。
如圖22A至圖22D所示，在第三個實施例中的存儲元件具有所謂的雙柵結(jié)構(gòu)。柵絕緣膜9被配置為第一柵絕緣膜9a在半導(dǎo)體基底1之上，第二柵絕緣膜9b在半導(dǎo)體基底1之下。柵電極(CG)在第一柵絕緣膜9a之上有第一柵電極(CG)，在第二柵絕緣膜9b之下有第二柵電極(CG)。通過控制絕緣膜13在第一和第二柵電極(CG)中每一個的柵極長度方向上分別在兩個側(cè)面都形成電荷存儲層(FG)。在電荷存儲層(FG)和半導(dǎo)體基底1之間形成隧道絕緣膜15。在半導(dǎo)體基底1插入電荷存儲層(FG)之間的部位上形成雜質(zhì)擴(kuò)散層17，形成的金屬硅化物層7把半導(dǎo)體基底1的各個雜質(zhì)擴(kuò)散層17夾在中間。
根據(jù)第三個實施例，能夠增強(qiáng)偽雜質(zhì)擴(kuò)散層17’和耗盡的雜質(zhì)擴(kuò)散層17”的影響，能夠減小漏極電流。
對第三個實施例中的存儲元件進(jìn)行了模擬，以便檢驗肖特基勢壘的狀態(tài)。
圖23是一幅曲線圖，顯示了第三個實施例中存儲元件中的模擬電子能量分布。在對其進(jìn)行模擬的存儲元件中，柵電極的長度為50nm，半導(dǎo)體基底的厚度為10nm，半導(dǎo)體基底的雜質(zhì)濃度為1015cm-3的B。在柵電壓為1V和漏電壓為1V的條件下進(jìn)行電壓施加。
圖中實線顯示了在圖22C中所示之存儲元件的電荷存儲層(FG)存儲著電位為2V之正電荷情況下的電子能量分布。在源極電荷存儲層(FG)的左端肖特基勢壘陡峭。反之，圖中虛線顯示了在沒有形成電荷存儲層(FG)情況下的電子能量分布。在柵電極(CG)的左端肖特基勢壘厚。
從以上情況確信通過在柵電極的兩側(cè)都布置電荷存儲層(FG)并存儲正電荷，能夠使肖特基勢壘變薄。所以，將會發(fā)現(xiàn)在第三個實施例中，半固定信息(0)的存儲元件中的導(dǎo)通電流量增大了。
盡管以上已經(jīng)介紹了本發(fā)明的實施例，但是本發(fā)明不限于它們，而是能夠在附帶的權(quán)利要求書中闡述的、本發(fā)明的實質(zhì)和范圍之內(nèi)進(jìn)行多種改變。此外，在實施階段，本發(fā)明能夠進(jìn)行多種修改而不脫離其實質(zhì)。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括半導(dǎo)體基底；所述半導(dǎo)體基底上的柵絕緣膜；所述柵絕緣膜上的柵電極；在所述柵電極的柵極長度方向分別在兩個側(cè)面上形成的控制絕緣膜；通過所述控制絕緣膜在所述柵電極的所述柵極長度方向分別在兩個所述側(cè)面上形成的電荷存儲層；在所述電荷存儲層和所述半導(dǎo)體基底之間形成的隧道絕緣膜；以及在所述半導(dǎo)體基底的表面上形成的、其間在所述柵極長度方向插入了所述柵電極和所述電荷存儲層的源極/漏極區(qū)域，其中，存儲固定信息取決于在直接在所述隧道絕緣膜之下的所述半導(dǎo)體基底的表面部位中有/沒有形成雜質(zhì)擴(kuò)散層，存儲半固定信息取決于所述電荷存儲層中的電荷量，以及與所述電荷存儲層中的電荷極性相反的電荷在直接在所述隧道絕緣膜之下的所述半導(dǎo)體基底的表面部位中感應(yīng)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中，所述器件進(jìn)一步包括所述源極/漏極區(qū)域、所述控制絕緣膜和所述柵絕緣膜之下的所述半導(dǎo)體基底中的絕緣層。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中，所述控制絕緣膜的厚度大于所述隧道絕緣膜，而且所述控制絕緣膜的面積也大于所述隧道絕緣膜。
4.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中，所述控制絕緣膜的介電常數(shù)大于所述隧道絕緣膜的介電常數(shù)。
5.根據(jù)權(quán)利要求2的半導(dǎo)體存儲器件，其中，所述控制絕緣膜的厚度大于所述隧道絕緣膜，而且所述控制絕緣膜的面積也大于所述隧道絕緣膜。
6.根據(jù)權(quán)利要求2的半導(dǎo)體存儲器件，其中，所述控制絕緣膜的介電常數(shù)大于所述隧道絕緣膜的介電常數(shù)。
7.根據(jù)權(quán)利要求2的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
8.根據(jù)權(quán)利要求3的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
9.根據(jù)權(quán)利要求4的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
10.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
11.根據(jù)權(quán)利要求6的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
12.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中，所述電荷存儲層是浮動?xùn)拧?br> 13.根據(jù)權(quán)利要求2的半導(dǎo)體存儲器件，其中，所述電荷存儲層是浮動?xùn)拧?br> 14.一種半導(dǎo)體存儲器件，包括半導(dǎo)體基底；所述半導(dǎo)體基底之上的第一柵絕緣膜和所述半導(dǎo)體基底之下的第二柵絕緣膜；所述第一柵絕緣膜之上的第一柵電極和所述第二柵絕緣膜之下的第二柵電極；通過控制絕緣膜在所述第一柵電極的柵極長度方向分別在兩個側(cè)面上形成的第一電荷存儲層；通過控制絕緣膜在所述第二柵電極的柵極長度方向分別在兩個側(cè)面上形成的第二電荷存儲層；在所述第一電荷存儲層和所述半導(dǎo)體基底之間形成的第一隧道絕緣膜；以及在所述第二電荷存儲層和所述半導(dǎo)體基底之間形成的第二隧道絕緣膜，其中，在所述半導(dǎo)體基底的表面上形成源極/漏極區(qū)域，其間在所述柵極長度方向插入了所述第一和第二柵電極中一個相應(yīng)的電極和所述第一和第二電荷存儲層中的一個相應(yīng)的電荷存儲層，在所述半導(dǎo)體基底中，在所述第一和第二隧道絕緣膜之間形成雜質(zhì)擴(kuò)散層，以及與所述第一電荷存儲層中的電荷極性相反的電荷和與所述第二電荷存儲層中的電荷極性相反的電荷分別在直接在所述第一和第二隧道絕緣膜之下的所述半導(dǎo)體基底的表面部位中感應(yīng)。
15.根據(jù)權(quán)利要求14的半導(dǎo)體存儲器件，其中，所述控制絕緣膜的厚度大于所述第一隧道絕緣膜或所述第二隧道絕緣膜，而且所述控制絕緣膜的面積也大于所述第一隧道絕緣膜或所述第二隧道絕緣膜。
16.根據(jù)權(quán)利要求14的半導(dǎo)體存儲器件，其中，所述控制絕緣膜的介電常數(shù)大于所述第一隧道絕緣膜或所述第二隧道絕緣膜的介電常數(shù)。
17.根據(jù)權(quán)利要求14的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
18.根據(jù)權(quán)利要求15的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
19.根據(jù)權(quán)利要求16的半導(dǎo)體存儲器件，其中，所述源極/漏極區(qū)域是導(dǎo)體，這些導(dǎo)體與所述半導(dǎo)體基底協(xié)作形成肖特基結(jié)。
20.根據(jù)權(quán)利要求14的半導(dǎo)體存儲器件，其中，所述電荷存儲層是浮動?xùn)拧?br> 全文摘要
半導(dǎo)體存儲器件包括半導(dǎo)體基底，所述半導(dǎo)體基底上的柵絕緣膜，所述柵絕緣膜上的柵電極，在所述柵電極的柵極長度方向在兩個側(cè)面上形成的控制絕緣膜，通過所述控制絕緣膜在兩個所述側(cè)面上形成的電荷存儲層，在所述電荷存儲層和所述半導(dǎo)體基底之間形成的隧道絕緣膜，以及在所述半導(dǎo)體基底的表面上形成的、其間插入了所述柵電極和所述電荷存儲層的源極/漏極區(qū)域。優(yōu)選情況下，存儲固定信息取決于在直接在所述隧道絕緣膜之下的所述半導(dǎo)體基底的表面部位中有/沒有形成的雜質(zhì)擴(kuò)散層，存儲半固定信息取決于所述電荷存儲層中的電荷量，與所述電荷相反的電荷在所述表面部位中感應(yīng)。
文檔編號H01L29/788GK1677679SQ20051006247
公開日2005年10月5日 申請日期2005年3月28日 優(yōu)先權(quán)日2004年3月29日
發(fā)明者松澤一也 申請人:株式會社東芝