專利名稱：在測試模式操作期間具有可調(diào)整擺動寬度的輸出驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路設(shè)備，更具體而言涉及一種高速輸出驅(qū)動器電路。
背景技術(shù)：
傳統(tǒng)的集成電路設(shè)備可以包括配置為以高數(shù)據(jù)速率驅(qū)動芯片內(nèi)(on-chip)或芯片外(off-chip)負(fù)載的多個輸出驅(qū)動器電路。這些輸出驅(qū)動器電路可以是具有連接到上拉(pull-up)負(fù)載(例如，電阻器、耗盡型晶體管等)的下拉(pu11-down)晶體管的單級設(shè)備。下拉晶體管具有響應(yīng)于輸入信號的柵極端、耦合到驅(qū)動器電路的輸出的漏極端、以及耦合到參考電源線(例如，Vss)的源極端。電阻器可以電耦合在驅(qū)動器電路的輸出和正電壓電源線(例如，Vdd)之間。在運行期間，輸入信號可以具有最大擺動(fu11 swing)寬度，由此在Vss和Vdd之間軌對軌(rail-to-rail)擺動。驅(qū)動器電路輸出處的輸出信號也可以具有最大擺動寬度。在美國專利6,130,563中公開了傳統(tǒng)輸出驅(qū)動電路的一個示例。
單級輸出驅(qū)動器電路可以利用大的下拉晶體管，以用具有最大擺動寬度的輸出信號驅(qū)動大電容負(fù)載。不幸的是，使用這樣的大的下拉晶體管來軌對軌切換輸出信號可能限制輸出驅(qū)動器電路的運行速度。要解決此速度限制，已為高速應(yīng)用開發(fā)了具有多級的輸出驅(qū)動電路。在這種驅(qū)動器電路中，在一級或多級輸出處生成的信號的信號擺動寬度可以更小，由此支持更高的切換速率。
圖1是具有多個驅(qū)動器級的傳統(tǒng)輸出驅(qū)動器電路10的電示意圖。這些級圖示為輸入驅(qū)動器級12、中間驅(qū)動器級13和輸出驅(qū)動器級14。還提供了輸入緩沖器11(例如，反相器)來為數(shù)據(jù)輸入信號DIN提供緩沖。如圖所示，輸入驅(qū)動器級12包括NMOS下拉晶體管NM1和上拉電阻器R1。NMOS下拉晶體管NM1的柵極端接收由輸入緩沖器11生成的互補數(shù)據(jù)輸入信號DINB。中間驅(qū)動器級13包括NMOS下拉晶體管NM2和下拉電阻器R2。NMOS下拉晶體管NM2的柵極端電耦合到輸入驅(qū)動器級12的輸出(例如，NMOS晶體管NM1的漏極端)。輸出驅(qū)動器級14包括NMOS下拉晶體管NM3和上拉/終端電阻器R3。NMOS下拉晶體管NM3的柵極端電耦合到中間驅(qū)動器級13的輸出(例如，NMOS晶體管NM2的漏極端)。通常選取上拉/終端電阻器R3的值匹配正由輸出驅(qū)動器級14的輸出DOUT驅(qū)動的負(fù)載(未示出)的電阻，由此抑制輸出DOUT處的信號反射。上拉電阻器R1和R2的電阻值通常選取為相對小的值(例如，50或75歐姆)，從而輸入驅(qū)動器級12和中間驅(qū)動器級13的輸出處的信號的擺動寬度小于軌對軌。
如本領(lǐng)域技術(shù)人員將理解的，輸入驅(qū)動器級12的輸出處的信號的擺動寬度將在從當(dāng)NMOS下拉晶體管NM1截止時的最大電壓Vdd到當(dāng)NMOS下拉晶體管NM1導(dǎo)通時的最小電壓Vdd(RNM1/(R1+RNM1))的范圍內(nèi)變化。值RNM1指定了NMOS下拉晶體管NM1的導(dǎo)通狀態(tài)(on-state)電阻。因為在輸入驅(qū)動器級12的輸出處的信號的最小電壓可以防止NMOS下拉晶體管NM2完全截止，所以在中間驅(qū)動器級13的輸出處的信號的擺動寬度將在從小于Vdd的最大電壓到當(dāng)NMOS下拉晶體管NM2完全導(dǎo)通時的最小電壓Vdd(RNM2/(R2+RNM2))的范圍內(nèi)變化。值RNM2指定了NMOS下拉晶體管NM2的導(dǎo)通狀態(tài)電阻。在中間驅(qū)動器級13的輸出處的信號的相對小擺動寬度轉(zhuǎn)化成輸出信號DOUT的甚至更小的擺動寬度。
圖2是傳統(tǒng)輸出驅(qū)動器電路20的電示意圖，其中輸出驅(qū)動器電路20響應(yīng)于一對差動輸入信號DP和DN生成一對差動輸出信號TXN和TXP。該輸出驅(qū)動器電路20包括響應(yīng)于偏置信號Vb的第一和第二偏置晶體管NM13和NM14、以及具有公共連接的源極端的第一和第二輸入晶體管NM11和NM12。第一和第二偏置晶體管NM13和NM14作為建立第一和第二下拉電流I1和I2的電流源運行。輸出驅(qū)動器電路20還包括耦合到一對輸出OUT1和OUT2的第一和第二負(fù)載電阻器R11和R12?；谳敵鲵?qū)動器電路20的這種配置，輸出信號TXN和TXP的擺動寬度將是負(fù)載/終端電阻器R11、R12的值(例如，50或70歐姆)和下拉電流I1、I2的值的函數(shù)。
圖3是傳統(tǒng)輸入電路30和生成輸入信號IN_DAT的輸入信號取樣器40的電示意圖。如圖所示，輸入電路30包括一對終端電阻器R21和R22，一對負(fù)載電阻器R31和R32以及NMOS晶體管NM21、NM22和NM23。NMOS晶體管NM21和NM22的柵極端接收在輸入IN1和IN2處的一對差動輸入信號RXP和RXN。響應(yīng)于時鐘信號CLK的NMOS晶體管NM23作為確定輸入電路30何時有效的使能晶體管來運行。這些輸入信號的信號擺動寬度受終端電阻器R21和R22的值影響，終端電阻器R21和R22可以具有相對小的值(例如，50或70歐姆)。NMOS晶體管NM21和NM22的漏極端產(chǎn)生作為取樣器40的輸入的一對差動信號。
不幸的是，雖然具有相對小的擺動寬度的信號的生成可以增加驅(qū)動器電路的運行速度，但是如果擺動寬度不足以由測試器件可靠地檢測到，則這些小擺動寬度可能使集成電路在晶片級別的測試變得復(fù)雜。從而，盡管具有小擺動寬度的驅(qū)動器電路提供的性能優(yōu)勢，但是仍繼續(xù)存在對支持小擺動寬度也支持在晶片級別的可靠測試的驅(qū)動器電路的需要。

發(fā)明內(nèi)容
根據(jù)本發(fā)明實施例的集成電路設(shè)備包括響應(yīng)于輸入信號和擺動寬度控制信號(也稱為測試使能信號TE)的輸出驅(qū)動器。輸出驅(qū)動器被配置成生成下述輸出信號，該輸出信號當(dāng)擺動寬度控制信號指定正常模式運行時具有第一擺動寬度，當(dāng)擺動寬度控制信號指定測試模式運行時具有大于第一擺動寬度的第二擺動寬度。第二擺動寬度可以是軌對軌擺動寬度(例如，Vdd到Vss)。輸出驅(qū)動器可以包括響應(yīng)于輸入信號的驅(qū)動器級以及響應(yīng)于輸入信號和擺動寬度控制信號的擺動寬度調(diào)整電路。
這些實施例還可以包括多級驅(qū)動器，該多級驅(qū)動器具有電耦合到輸出驅(qū)動器的輸入的輸出。該多級驅(qū)動器配置成生成具有小于軌對軌擺動寬度的輸出的輸入信號。還提供了多級旁路緩沖器。該旁路緩沖器具有電耦合到輸出驅(qū)動器的輸入的輸出。多級旁路緩沖器響應(yīng)于擺動寬度控制信號，并且配置成當(dāng)擺動寬度控制信號指定測試模式運行時選擇性地增加輸入信號的擺動寬度。當(dāng)擺動寬度控制信號指定正常模式運行時，多級旁路緩沖器的輸出還可以被置于高阻抗?fàn)顟B(tài)。


圖1是具有多級的傳統(tǒng)輸出驅(qū)動器電路的電示意圖。
圖2是生成一對差動輸出信號的傳統(tǒng)輸出驅(qū)動器電路的電示意圖。
圖3是傳統(tǒng)輸入電路和輸入信號取樣器的電示意圖。
圖4是根據(jù)本發(fā)明實施例的具有多級的輸出驅(qū)動器的電示意圖。
圖5是根據(jù)本發(fā)明實施例配置的具有輸出驅(qū)動器級的輸出驅(qū)動器的電示意圖。
圖6是示出了對于圖5的輸出驅(qū)動器信號擺動寬度與終端電阻的關(guān)系曲線圖。
圖7是根據(jù)本發(fā)明另外實施例的輸出驅(qū)動器和旁路電路的電示意圖。
圖8是圖7的旁路電路的電示意圖。
圖9是根據(jù)本發(fā)明實施例的具有多級的差動輸出驅(qū)動器的電示意圖。
圖10是圖9的差動輸出驅(qū)動器級的實施例的電示意圖。
圖11是圖9的差動輸出驅(qū)動器級的實施例的電示意圖。
圖12是圖9的差動輸出驅(qū)動器級的實施例的電示意圖。
圖13是圖9的差動輸出驅(qū)動器級的實施例的電示意圖。
圖14是圖9的差動輸出驅(qū)動器級的實施例的電示意圖。
圖15是可用作相對于圖10到圖14的輸出驅(qū)動器級的對比示例的差動輸出驅(qū)動器級的電示意圖。
圖16是根據(jù)本發(fā)明實施例的具有多級和差動旁路電路的差動輸出驅(qū)動器的電示意圖。
圖17是圖16的差動旁路電路的電示意圖。
圖18是根據(jù)本發(fā)明實施例的差動輸入電路和輸入信號取樣器的電示意圖。
具體實施例方式
現(xiàn)將參考其中示出了本發(fā)明優(yōu)選實施例的附圖，在這里更全面地描述本發(fā)明。但是，本發(fā)明可以以許多不同的形式實施，并且不應(yīng)被解釋為限制于這里提出的實施例；而是，提供這些實施例從而本公開將是徹底的和完全的，并且將向本領(lǐng)域的技術(shù)人員完全傳達(dá)本發(fā)明的范圍。貫穿始終，類似的標(biāo)號指類似的元件，并且其上的信號線和信號由相同的參考字符指示。信號也可以被同步和/或經(jīng)歷較小的布爾運算(例如，反轉(zhuǎn))，而不被認(rèn)作不同的信號。例如，信號名字的后綴B(或前綴符號“/”)也可以指示互補數(shù)據(jù)或者信息信號或者有效低電平控制信號。
圖4是根據(jù)本發(fā)明實施例的多級輸出驅(qū)動器電路100的電示意圖。此輸出驅(qū)動器電路100包括控制驅(qū)動器級120和輸出驅(qū)動器級130?？刂乞?qū)動器級120包括輸入驅(qū)動器級和中間驅(qū)動器級。輸入驅(qū)動器級包括驅(qū)動器140和擺動寬度調(diào)整電路160，中間驅(qū)動器級包括驅(qū)動器150和擺動寬度調(diào)整電路170。輸出驅(qū)動器級130包括驅(qū)動器180和擺動寬度調(diào)整電路190。也可以提供緩沖器110(例如，反相器)以對數(shù)據(jù)輸入信號DI進(jìn)行緩沖。在緩沖器110的輸出DIB生成的信號通常是最大擺動信號(即，當(dāng)切換到高和低時在Vdd和Vss之間擺動)。
驅(qū)動器140圖示為包括NMOS下拉晶體管141，其中NMOS下拉晶體管141具有連接到緩沖器110的輸出DIB的柵極端和連接到地參考引線(例如，Vss＝0伏)的源極端。NMOS下拉晶體管141的漏極端連接到驅(qū)動器140的輸出節(jié)點ND1和正常模式電阻器Rn1的第一端子。正常模式電阻器Rn1的電阻通常相對小(例如50歐姆)。擺動寬度調(diào)整電路160包括NMOS下拉晶體管161，其中NMOS下拉晶體管161具有連接到輸出節(jié)點ND1和測試模式電阻器Rt1的第一端子的漏極端，測試模式電阻器Rt1通常具有相對大的值(例如，1K歐姆)。測試模式電阻器Rt1的第二端子連接到電源線(例如，Vdd)。擺動寬度調(diào)整電路160還包括如圖所示連接的第一開關(guān)元件162和第二開關(guān)元件163。第一開關(guān)元件162響應(yīng)于互補測試使能信號TEB，互補測試使能信號TEB在本文中可視為反轉(zhuǎn)的擺動寬度控制信號。第二開關(guān)元件163響應(yīng)于真正的測試使能信號TE，真正的測試使能信號TE可視為真正的擺動寬度控制信號。
當(dāng)真正的測試使能信號TE是無效(inactive)的(即，TE＝0，TEB＝1)時，第一開關(guān)元件162將閉合而第二開關(guān)元件163將斷開。第一開關(guān)元件162的閉合將使得正常模式電阻器Rn1和測試模式電阻器Rt1彼此并行。當(dāng)存在此并行關(guān)系時，對于Rn1＜＜Rt1的情況，輸出節(jié)點ND1和電源線Vdd之間的有效電阻將近似等于正常模式電阻器Rn1的電阻。因此，在正常模式操作期間將真正的測試使能信號TE設(shè)置為無效電平將使得輸出節(jié)點ND1處的控制信號ICTL相對于緩沖器110的輸出處的信號DIB而言具有較小的擺動寬度。具體而言，當(dāng)信號DIB從低切換到高(例如，從Vss切換到Vdd)時，NMOS下拉晶體管141將完全導(dǎo)通，并且通過正常和測試模式電阻器Rn1和Rt1的并聯(lián)吸收(sink)下拉電流i1。作為響應(yīng)，輸出節(jié)點ND1將被下拉到等于Vdd(R141/((Rn1||Rt1)+R141)的值，其中電阻值R141指定NMOS下拉晶體管141的完全導(dǎo)通狀態(tài)電阻，值((Rn1||Rt1)代表正常模式和測試模式電阻器Rn1和Rt1的組合的并聯(lián)電阻。相反，當(dāng)信號DIB從高切換到低(例如，從Vdd切換到Vss)時，NMOS下拉晶體管141將完全截止，并且輸出節(jié)點ND1將被拉升到等于約Vdd的值。對于其中Vdd等于1.8伏以及Vdd(R141/((Rn1||Rt1)+R141)等于約0.6伏的情況，控制信號ICTL的擺動寬度將為約1.2伏。
但是，在測試模式運行期間，真正的測試使能信號TE將有效(active)，互補測試使能信號TEB將無效(即，TE＝1，TEB＝0)。當(dāng)這種情況發(fā)生時，第一開關(guān)元件162將斷開而第二開關(guān)元件163將閉合，對于其中Vdd等于1.8伏的情況，控制信號ICTL的擺動寬度將增加到約1.8伏(即，軌對軌)。具體而言，當(dāng)信號DIB從低切換到高時，閉合第二開關(guān)元件163將使得NMOS下拉晶體管141和161的并行下拉電阻非常小，并且組合吸收電流i1+ia1是通過相對大的測試模式電阻器Rt 1拉下(is pulled)的。使用傳統(tǒng)的分壓規(guī)則，當(dāng)信號DIB從低切換到高時控制信號ICTL將切換到低電平約Vss，而當(dāng)信號DIB從高切換到低時控制信號ICTL將切換到高電平約Vdd，且NMOS下拉晶體管141和161截止。因此，在測試模式運行期間設(shè)置真正的測試使能信號TE為有效電平而互補測試使能信號TEB為無效電平，將使得擺動寬度調(diào)整電路160將控制信號ICTL的擺動寬度增加到最大軌對軌電平(例如，對于其中Vdd＝1.8伏的情況，將擺動寬度從正常模式期間的約1.2伏增加到測試模式期間的約1.8伏)。
上述輸入驅(qū)動器級的操作也將適用于中間驅(qū)動器級，中間驅(qū)動器級包括驅(qū)動器150和擺動寬度調(diào)整電路170。驅(qū)動器150圖示為包括NMOS下拉晶體管151，NMOS下拉晶體管151具有連接到輸入驅(qū)動器級的輸出ICTL的柵極端和連接到地參考引線(例如，Vss)的源極端。NMOS下拉晶體管151的漏極端連接到驅(qū)動器150的輸出節(jié)點ND2和正常模式電阻器Rn2的第一端子。正常模式電阻器Rn2的電阻通常相對小(例如，50歐姆)。擺動寬度調(diào)整電路170包括NMOS下拉晶體管171，其中NMOS下拉晶體管171具有連接到輸出節(jié)點ND2和測試模式電阻器Rt2的第一端子的漏極端，測試模式電阻器Rt2通常具有相對大的值(例如，1K歐姆)。測試模式電阻器Rt2的第二端子連接到電源線(例如，Vdd)。擺動寬度調(diào)整電路170還包括如圖所示連接的第一開關(guān)元件172和第二開關(guān)元件173。第一開關(guān)元件172響應(yīng)于互補測試使能信號TEB。第二開關(guān)元件173響應(yīng)于真正的測試使能信號TE。
當(dāng)真正的測試使能信號TE無效(即，TE＝0，TEB＝1)時，第一開關(guān)元件172將閉合而第二開關(guān)元件173將斷開。第一開關(guān)元件172的閉合將使得正常模式電阻器Rn2和測試模式電阻器Rt2彼此并行。當(dāng)存在此并行關(guān)系時，對于Rn2＜＜Rt2的情況，輸出節(jié)點ND2和電源線Vdd之間的有效電阻將近似等于正常模式電阻器Rn2的電阻。因此，在正常模式操作期間將真正的測試使能信號TE設(shè)置為無效電平將使得輸出節(jié)點ND2處的控制信號ICTL相對于輸入驅(qū)動器級的輸出處的控制信號ICTL而言具有較小的擺動寬度。具體而言，當(dāng)控制信號ICTL從低切換到高時，NMOS下拉晶體管151將完全導(dǎo)通，并且通過正常模式和測試模式電阻器Rn2和Rt2的并聯(lián)吸收下拉電流i2。作為響應(yīng)，輸出節(jié)點ND2將被下拉到等于Vdd(R151/((Rn2||Rt2)+R151)的值，其中電阻值R11指定NMOS下拉晶體管151的完全導(dǎo)通狀態(tài)電阻，值((Rn2||Rt2)代表正常模式和測試模式電阻器Rn2和Rt2的組合的并聯(lián)電阻。相反，當(dāng)控制信號ICTL切換低到等于約Vdd(R141/((Rn1||Rt1)+R141)的電平時，NMOS下拉晶體管151將部分截止，并且輸出節(jié)點ND2將被拉升到小于Vdd的值。因此，在正常模式運行期間，中間驅(qū)動器級的輸出處的控制信號OCTL的擺動寬度將小于輸入驅(qū)動器級的輸出處的控制信號ICTL的擺動寬度。
但是，在測試模式運行期間，真正的測試使能信號TE將有效，互補測試使能信號TEB將無效(即，TE＝1，TEB＝0)。當(dāng)這種情況發(fā)生時，第一開關(guān)元件172將斷開而第二開關(guān)元件173將閉合，對于其中Vdd等于1.8伏的情況，控制信號OCTL(以及控制信號ICTL)的擺動寬度將增加到約1.8伏(即，最大軌對軌)。具體而言，當(dāng)控制信號ICTL從低切換到高時，閉合第二開關(guān)元件173將使得NMOS下拉晶體管151和171的并行下拉電阻非常小，并且組合吸收電流i2+ia2是通過相對大的測試模式電阻器Rt2拉下的。使用傳統(tǒng)的分壓規(guī)則，當(dāng)控制信號ICTL從低切換到高時控制信號OCTL將切換到低電平約Vss，而當(dāng)控制信號ICTL從高切換到低時控制信號OCTL將切換到高電平約Vdd，且NMOS下拉晶體管151和171截止。
提供控制信號OCTL作為輸出驅(qū)動器級130內(nèi)的驅(qū)動器180的輸入。該驅(qū)動器180包括NMOS下拉晶體管181，其中NMOS下拉晶體管181具有連接到地參考引線Vss的源極端和連接到輸出節(jié)點ND3、多級輸出驅(qū)動器電路100的輸出DQ、以及正常模式終端電阻器Rn3的第一端子的漏極端。擺動寬度調(diào)整電路190包括NMOS下拉晶體管191，其中NMOS下拉晶體管191具有連接到輸出節(jié)點ND3和測試終端電阻器RT3的第一端子的漏極端，其中測試終端電阻器Rt3通常具有相對大的值(例如，1K歐姆)。測試模式終端電阻器Rt3的第二端子連接到電源線(例如，Vdd)。擺動寬度調(diào)整電路190還包括如圖所示連接的第一開關(guān)元件192和第二開關(guān)元件193。當(dāng)真正的測試使能信號TE無效(即，TE＝0，TEB＝1)時，電阻器Rn3和Rt3以并行方式運行，驅(qū)動器180將生成具有相對于控制信號OCTL的擺動寬度而言較小的擺動寬度的輸出信號DQ。但是，當(dāng)真正的測試使能信號TE有效(即，TE＝1，TEB＝0)時，控制信號ICTL、OCTL和輸出信號DQ將類似于信號DI和DIB全部具有最大擺動寬度，且吸收電流i3和ia3將通過測試終端電阻器Rt3被拉下。
因此，圖4圖示了響應(yīng)于輸入信號(例如，OCTL)和在本文中描述為測試使能信號TE的擺動寬度控制信號的輸出驅(qū)動器130。輸出驅(qū)動器130配置成生成如下輸出信號DQ，該輸出信號DQ當(dāng)擺動寬度控制信號TE指定正常運行時具有第一擺動寬度，以及當(dāng)擺動寬度控制信號TE指定測試模式運行時具有大于第一擺動寬度的第二擺動寬度。第二擺動寬度可以是軌對軌擺動寬度(例如，Vdd到Vss)。輸出驅(qū)動器可以包括響應(yīng)于輸入信號的驅(qū)動器級180和響應(yīng)于輸入信號(OCTL)和擺動寬度控制信號TE的擺動寬度調(diào)整電路190。
和圖4的多級輸出驅(qū)動器電路100形成對比，圖5的多級輸出驅(qū)動器電路50包括僅一個擺動寬度調(diào)整電路55，該擺動寬度調(diào)整電路55在測試模式運行期間響應(yīng)于測試使能信號。具體而言，圖5的輸出驅(qū)動器電路50包括緩沖器51，該緩沖器51響應(yīng)于數(shù)據(jù)輸入信號DIN生成互補數(shù)據(jù)輸入信號DINB。輸出驅(qū)動器電路50的第一級包括第一驅(qū)動器52，第一驅(qū)動器52包含如圖所示連接的NMOS下拉晶體管NM1和上拉電阻器R1。在NMOS下拉晶體管NM1的漏極端處產(chǎn)生的信號被提供為第二驅(qū)動器53的輸入。該第二驅(qū)動器53包含如圖所示連接的NMOS下拉晶體管NM2和上拉電阻器R2。在NMOS下拉晶體管NM21的漏極端處產(chǎn)生的信號S被提供為第三驅(qū)動器54和擺動寬度調(diào)整電路55的輸入。如本領(lǐng)域技術(shù)人員將理解的那樣，信號S將具有相對于數(shù)據(jù)輸入信號DIN而言較小的擺動寬度，其中數(shù)據(jù)輸入信號DIN可以在最大CMOS電平(例如，最大軌對軌)切換。
如圖所示，第三驅(qū)動器5 4包括NMOS下拉晶體管NM3和正常電阻器Rn，擺動寬度調(diào)整電路55包括NMOS下拉晶體管NM4、測試終端電阻器Rt、第一開關(guān)元件61和第二開關(guān)元件62。第一和第二開關(guān)元件61、62分別響應(yīng)于真正的測試使能信號和互補測試使能信號TE和TEB。如上所述，設(shè)置測試使能信號TE為有效電平(即，TE＝1，TEB＝0)將操作使得相對于信號S的擺動寬度而言增加數(shù)據(jù)輸出信號DOUT的擺動寬度，其中信號S被提供為第三驅(qū)動器54的輸入。但是，因為當(dāng)測試使能信號TE有效時，信號S不具有最大擺動寬度，所以數(shù)據(jù)輸出信號DOUT不能獲得最大擺動寬度，即使當(dāng)考慮到由擺動寬度調(diào)整電路55提供的擺動寬度調(diào)整時也如此。
圖6圖示了數(shù)據(jù)輸出信號DOUT無法獲得最大擺動寬度的情況。具體而言，圖6是包括四條曲線A、B、C、D的圖。圖的y軸指定數(shù)據(jù)輸出信號DOUT的擺動寬度，圖的x軸指定擺動寬度調(diào)整電路55內(nèi)的測試終端電阻器Rt的電阻值。曲線A相應(yīng)示出了對于其中驅(qū)動器53內(nèi)的電阻器R2具有第一值的情況下，作為測試終端電阻器Rt的函數(shù)的數(shù)據(jù)輸出信號DOUT的擺動寬度。曲線B對應(yīng)示出了對于其中驅(qū)動器53內(nèi)的電阻器R2具有大于第一值的第二值的情況下，作為測試終端電阻器Rt的函數(shù)的數(shù)據(jù)輸出信號DOUT的擺動寬度。曲線C對應(yīng)示出了對于其中驅(qū)動器53內(nèi)的電阻器R2具有大于第二值的第三值的情況下，作為測試終端電阻器Rt的函數(shù)的數(shù)據(jù)輸出信號DOUT的擺動寬度。曲線D對應(yīng)示出了對于其中驅(qū)動器53內(nèi)的電阻器R2具有大于第三值的第四值的情況下，作為測試終端電阻器Rt的函數(shù)的數(shù)據(jù)輸出信號DOUT的擺動寬度。
為了解決關(guān)于圖5的多級輸出驅(qū)動器電路50的上述局限，根據(jù)本發(fā)明另一實施例的多級輸出驅(qū)動器200包括旁路電路240，該旁路電路240操作來在測試模式運行期間增加作為輸出驅(qū)動器級230的輸入提供的信號(例如，OCTL)的擺動寬度。如圖7所示，輸出驅(qū)動器200包括緩沖器210(可選)、控制驅(qū)動器級220、輸出驅(qū)動器級230和旁路電路240。控制驅(qū)動器級220包括輸入驅(qū)動器級250和中間驅(qū)動器級260。輸出驅(qū)動器級230包括輸出驅(qū)動器270和擺動寬度調(diào)整電路280。
緩沖器210響應(yīng)于真正數(shù)據(jù)輸入信號DI生成互補數(shù)據(jù)輸入信號DIB?；パa數(shù)據(jù)輸入信號DIB可以具有建立在CMOS電平的最大擺動寬度。輸入驅(qū)動器級250包括如圖所示連接的NMOS下拉晶體管251和正常模式電阻器Rn1。輸入驅(qū)動器級250的輸出節(jié)點ND1生成控制信號ICTL，其中控制信號ICTL提供為中間驅(qū)動器級260的輸入。當(dāng)NMOS下拉晶體管251導(dǎo)通時，下拉電流i1將通過正常模式電阻器Rn1。中間驅(qū)動器級260包括如圖所示連接的NMOS下拉晶體管261和正常模式電阻器Rn2。中間驅(qū)動器級260的輸出節(jié)點ND2生成控制信號OCTL，其中控制信號OCTL提供為輸出驅(qū)動器270的輸入。當(dāng)NMOS下拉晶體管261導(dǎo)通時，下拉電流i2將通過正常模式電阻器Rn2。在正常模式運行期間，類似于圖5中所示的信號S，該控制信號OCTL具有相對小的擺動寬度的屬性。但是，在測試模式運行期間，旁路電路240將控制信號OCTL的擺動寬度增加到最大軌對軌值。
如圖8所示，該旁路電路240包括反相器241、第一旁路級242和第二旁路級243。當(dāng)測試使能信號TE有效(即，TE＝1，TEB＝0)時，第一和第二旁路級242和243對由緩沖器210生成的互補數(shù)據(jù)輸入信號DIB提供雙緩沖?；蛘?，當(dāng)測試使能信號TE無效時，禁止第一和第二旁路級242和243。當(dāng)被禁止時，第二旁路級243生成高阻抗輸出(即，DIB*＝高Z)。第一旁路級242包括兩個PMOS晶體管P11、P12和兩個NMOS晶體管N11和N12的圖騰柱(totempole)排列。當(dāng)測試使能信號TE有效時，第一旁路級242作為CMOS反相器運行，這意味著第一旁路級242的輸出節(jié)點OD1響應(yīng)于互補數(shù)據(jù)輸入信號DIB軌對軌切換。類似地，第二旁路級243包括兩個PMOS晶體管P13、P14和兩個NMOS晶體管N13和N14的圖騰柱排列。當(dāng)測試使能信號TE有效時，第二旁路級243作為CMOS反相器運行，這意味著輸出節(jié)點OD2處的雙緩沖后的互補數(shù)據(jù)輸入信號DIB*軌對軌切換。此外，因為在測試模式運行期間，第一和第二旁路級242和243提供的總延遲約等于輸入和中間驅(qū)動器級250和260提供的總延遲，所以雙緩沖后的互補數(shù)據(jù)信號DIB*將把控制信號OCTL拉成軌對軌。
因此，在測試模式運行期間，當(dāng)測試使能信號TE有效時，控制信號OCTL的擺動寬度將增加到最大軌對軌電平。此外，擺動寬度調(diào)整電路280將有效以支持輸出信號DQ的最大擺動寬度。具體而言，增加控制信號OCTL的擺動寬度將使得CMOS下拉晶體管271在控制信號OCTL從低切換到高時完全導(dǎo)通，而在控制信號OCTL從高切換到低時完全截止。設(shè)置測試使能信號為有效電平也將使得開關(guān)元件283閉合而開關(guān)元件281斷開，由此阻礙通過正常電阻器Rn3的電流傳導(dǎo)。當(dāng)NMOS下拉晶體管271和281響應(yīng)于控制信號OCTL從低到高的轉(zhuǎn)變而完全導(dǎo)通時，電流i3和ia3將通過測試終端電阻器Rte和節(jié)點ND3拉下，并且輸出端DQ將被驅(qū)至地參考電壓Vss?；蛘?，當(dāng)NMOS下拉晶體管271和281響應(yīng)于控制信號OCTL從高到低的轉(zhuǎn)變而完全截止時，節(jié)點ND3和輸出端DQ將被拉升到電源電壓Vdd。在這種方式下，圖7到圖8的旁路電路240可提供為圖4的擺動寬度調(diào)整電路160和170的替代。
因此，圖7到圖8圖示了響應(yīng)于輸入信號(OCTL)和擺動寬度控制信號TE的輸出驅(qū)動器230。輸出驅(qū)動器230配置成生成下述輸出信號DQ，該輸出信號DQ當(dāng)擺動寬度控制信號指定正常模式運行時具有第一擺動寬度，而當(dāng)擺動寬度控制信號指定測試模式運行時具有大于第一擺動寬度的第二擺動寬度。還提供了多級驅(qū)動器220。多級驅(qū)動器220具有電耦合到輸出驅(qū)動器230的輸入的輸出。多級驅(qū)動器220配置成生成具有小于軌對軌擺動寬度的輸入信號OCTL。還提供了多級旁路緩沖器240。多級旁路緩沖器240電耦合到輸出驅(qū)動器230的輸入，并且響應(yīng)于擺動寬度控制信號TE。多級旁路緩沖器220配置成當(dāng)擺動寬度控制信號指定測試模式運行時選擇性地增加輸入信號OCTL的擺動寬度。輸出驅(qū)動器230包括驅(qū)動器級270和擺動寬度調(diào)整電路280，其中驅(qū)動器級270響應(yīng)于輸入信號OCTL，擺動寬度調(diào)整電路280響應(yīng)于輸入信號OCTL以及擺動寬度控制信號TE。擺動寬度調(diào)整電路280包括至少一個響應(yīng)于擺動寬度控制信號TE的開關(guān)元件283。
現(xiàn)參考圖9，根據(jù)本發(fā)明另外實施例的多級輸出驅(qū)動器300類似于圖4的輸出驅(qū)動器100。但是，輸出驅(qū)動器300的多個級的每個處理相應(yīng)對的差動信號，而不是單個信號。這些差動信號圖示為(DI，DIB)、(ICTL，ICTLB)、(OCTL，OCTLB)和(DQ，DQB)。具體而言，多級輸出驅(qū)動器300包括緩沖器310(可選)、控制驅(qū)動器級320和輸出驅(qū)動器級330。控制驅(qū)動器級320包括示作主驅(qū)動器(master driver)的輸入驅(qū)動器級340、和示作從驅(qū)動器(slave driver)的中間驅(qū)動器級350。主驅(qū)動器340響應(yīng)于一對數(shù)據(jù)輸入信號DI和DIB生成一對控制信號ICTL和ICTLB。從驅(qū)動器350響應(yīng)于該對控制信號ICTL和ICTLB生成一對控制信號OCTL和OCTLB。輸出驅(qū)動器級330響應(yīng)于控制信號OCTL和OCTLB生成一對數(shù)據(jù)輸出信號DQ和DQB。主驅(qū)動器340、從驅(qū)動器350和輸出驅(qū)動器級330都響應(yīng)于測試使能信號TE并且可以配置為等價電路。當(dāng)在測試模式運行期間將測試使能信號TE設(shè)置為有效電平時，信號ICTL、ICTLB、OCTL、OCTLB、DQ和DQB將軌對軌切換，由此具有最大擺動寬度以支持晶片級別和其它類型的測試。相反，當(dāng)在正常模式運行期間將測試使能信號TE設(shè)置為無效電平時，信號ICTL、ICTLB、OCTL、OCTLB、DQ和DQB將具有小于最大擺動寬度的擺動寬度，其支持高速切換。
圖10到圖14圖示了圖9的輸出驅(qū)動器級330(以及等價的主驅(qū)動器和從驅(qū)動器)的五個替換性實施例。具體而言，圖10是輸出驅(qū)動器330A的電示意圖，輸出驅(qū)動器330A包含負(fù)載電路411、比較電路412和電流源電路413，其中電流源電路413包含主電流源(primary current source)414和輔助電流源(secondary current source)415。負(fù)載電路411圖示為包括一對終端電阻器Rt11和Rt12(其可以具有約1K歐姆的大電阻)和一對正常模式電阻器Rn11和Rn12(例如其可以具有約50歐姆的相對小的電阻)。還提供了PMOS上拉晶體管P11和P12。這些上拉晶體管P11和P12響應(yīng)于測試使能信號TE。當(dāng)設(shè)置測試使能信號TE為有效電平(即，TE＝1)時，PMOS上拉晶體管P11和P12截止，阻止正常模式電阻器Rn11和Rn12影響負(fù)載電路411的上拉阻抗。但是，當(dāng)設(shè)置測試使能信號TE為無效電平(即，TE＝0)時，PMOS上拉晶體管P11和P12導(dǎo)通。當(dāng)這種情況發(fā)生時，正常模式電阻器Rn11和終端電阻器Rt11的組合的并聯(lián)電阻近似等于正常模式電阻器Rn11的電阻。類似地，正常模式電阻器Rn12和終端電阻器Rt12的組合的并聯(lián)電阻近似等于正常模式電阻器Rn12的電阻。
比較電路412圖示為包括具有公共連接的源極端的NMOS輸入晶體管N11和N12。這些輸入晶體管N11和N12響應(yīng)于控制信號OCTL和OCTLB。NMOS輸入晶體管N11和N12的漏極端連接到輸出節(jié)點OUT1和OUT2，其產(chǎn)生一對輸出信號DQ和DQB。如本領(lǐng)域技術(shù)人員將理解的那樣，當(dāng)將控制信號OCTL設(shè)置為高達(dá)Vdd以及將控制信號OCTLB設(shè)置為低到Vss時，將從負(fù)載電路411的右側(cè)下拉出電流Id2?；蛘撸?dāng)將控制信號OCTLB設(shè)置為高達(dá)Vdd以及將控制信號OCTL設(shè)置為低到Vss時，將從負(fù)載電路411的左側(cè)下拉出電流Id1。
主電流源414包括一對NMOS下拉晶體管N13和N14，其響應(yīng)于偏置電壓Vb。提供吸收電流Is1和Is2穿過下拉晶體管N13和N14。輔助電流源415包括NMOS晶體管N15和N16。NMOS晶體管N15響應(yīng)于偏置電壓Vb，NMOS晶體管N16響應(yīng)于測試使能信號TE?；谳o助電流源415的該配置，將僅在測試使能信號TE有效時的測試模式運行期間，將下拉電流Is3加到吸收電流Is1和Is2上。
因此，配置輸出驅(qū)動器330A使得在正常模式運行期間，當(dāng)具有稍微較大的擺動寬度的控制信號OCTL和OCTLB切換時，輸出信號DQ和DQB將具有相對小的擺動寬度。在正常模式運行期間，輸出驅(qū)動器330A作為下述差動放大器運行，該差動放大器具有輸入晶體管N11和N12、公共連接到輸入晶體管N11和N12的源極端的主電流源414、以及并行負(fù)載阻抗((Rn11||Rt11)和(Rn12||Rt12))，該并行負(fù)載阻抗((Rn11||Rt11)和(Rn12||Rt12))對于其中Rn11＜＜Rt11和Rn12＜＜Rt12的情況近似等于正常模式電阻器Rn11和Rn12的值。相反，在使能信號TE有效時的測試模式運行期間，控制信號OCTL和OCTLB的擺動寬度將是軌對軌信號，并且正常模式電阻器Rn11和Rn12將從負(fù)載電路411內(nèi)的上拉路徑斷開連接，因為PMOS上拉晶體管P11和P12將截止。此外，輔助電流源415將有效以增加由電流源電路413提供的總下拉電流。當(dāng)NMOS輸入晶體管N11和N12響應(yīng)于控制信號OCTL和OCTLB而交替地導(dǎo)通和截止時，該額外的電流支持輸出信號DQ和DQB的擺動寬度的增加。
正常模式運行期間的圖10的輸出驅(qū)動器330A的切換速度受PMOS晶體管P11和P12的寄生柵極-漏極電容的影響。用虛線表示的電容器C11反映PMOS晶體管P11的寄生電容，PMOS晶體管P12具有類似的寄生電容(未示出)。將這些寄生電容值維持在相對低水平可以提高輸出驅(qū)動器330A的切換速度，這是通過降低與由電阻器Rt11、Rn11和PMOS晶體管P11定義的RC網(wǎng)絡(luò)以及由電阻器Rt12、Rn12和PMOS晶體管P12定義的RC網(wǎng)絡(luò)相關(guān)聯(lián)的RC時間常數(shù)實現(xiàn)的。
圖11圖示了根據(jù)本發(fā)明另一實施例的輸出驅(qū)動器330B。該輸出驅(qū)動器330B類似于圖10的輸出驅(qū)動器330A，但是，提供了一個改進(jìn)的負(fù)載電路421。該改進(jìn)的負(fù)載電路421包括額外的PMOS晶體管P23，PMOS晶體管P23具有連接到節(jié)點S1和S2的源極和漏極端。與PMOS晶體管P23的漏極端相關(guān)聯(lián)的寄生電容圖示為電容C22，其用虛線示出。雖然未示出，但是PMOS晶體管P23的源極端和PMOS晶體管P12的漏極端也具有寄生電容。當(dāng)在可能包括輸出驅(qū)動器330B的高速切換的正常模式運行期間，將測試使能信號TE設(shè)置為無效電平時，節(jié)點S1和S2電短路在一起并且電短路到電源線Vdd。當(dāng)這種情況發(fā)生時，電阻器Rt11、Rt12、Rn11和Rn12以及寄生電容器可以視作連接的RC負(fù)載電路，其支持相對于圖10的負(fù)載電路411內(nèi)的負(fù)載網(wǎng)絡(luò)而言更高的速度切換。但是，在測試使能信號TE有效(即，TE＝1)時的測試模式運行期間，相對于圖10的負(fù)載電路411內(nèi)的負(fù)載網(wǎng)絡(luò)，負(fù)載電路421中的RC負(fù)載網(wǎng)絡(luò)將提供稍高的寄生電容(因為MOS晶體管P23的加入)以及稍慢的切換速度特性。
圖12圖示了根據(jù)本發(fā)明另一實施例的輸出驅(qū)動器330C。該輸出驅(qū)動器330C類似于圖10的輸出驅(qū)動器330A，但是，提供了一個改進(jìn)的負(fù)載電路431。該改進(jìn)的負(fù)載電路431包括連接到節(jié)點S1和S2的額外的測量模式電阻器Rt31，但少了圖10中所示的終端電阻器Rt11和Rt12。在測試使能信號TE無效時的正常模式運行期間，負(fù)載電路431有效以將正常電阻器Rn31和Rn31連接到電源線Vdd，并且將電壓平衡在節(jié)點S1和S2，從而相對小的電流經(jīng)過測試模式電阻器Rt31。或者，在測試使能信號TE有效時的測試模式運行期間，PMOS晶體管P11和P12截止，并且電源電壓Vdd由連接到輸出節(jié)點OUT1和OUT2的外部測試電路施加給負(fù)載電路431。
圖13圖示了根據(jù)本發(fā)明另一實施例的輸出驅(qū)動器330D。該輸出驅(qū)動器330D類似于圖10的輸出驅(qū)動器330A。但是，負(fù)載電路441中的終端電阻器Rt41和Rt42連接到節(jié)點S1和S2，而不是輸出節(jié)點OUT1和OUT2。當(dāng)測試使能信號TE有效時，PMOS晶體管P11和P12截止。當(dāng)這種情況發(fā)生時，在輸出節(jié)點OUT1和電源線Vdd之間提供了正常電阻器Rn41和終端電阻器Rt41的串聯(lián)組合，并且在輸出節(jié)點OUT2和電源線Vdd之間提供了正常電阻器Rn42和終端電阻器Rt42的串聯(lián)組合。在正常電阻器Rn41和終端電阻器Rt41的串聯(lián)組合大于圖10的終端電阻器Rt11的情況下，相對于圖10的驅(qū)動器330A而言，在圖13的驅(qū)動器330D中，輸出信號DQ和DQB的擺動寬度可以更大。
圖14圖示了根據(jù)本發(fā)明另一實施例的輸出驅(qū)動器330E。該輸出驅(qū)動器330E類似于圖11的輸出驅(qū)動器330C，但是，負(fù)載電路451包括PMOS均衡晶體管P53，其響應(yīng)于測試使能信號TE。在正常模式運行期間，當(dāng)測試使能信號TE無效(即，TE＝0)時，節(jié)點S1和S2將由PMOS晶體管P53短路在一起，并且由PMOS晶體管P11和P12拉升到電源電壓。PMOS均衡晶體管P53將向節(jié)點S1和S2加入一些額外的寄生電容(例如，C52)，但是該額外的電容可以由在輸出節(jié)點OUT1和OUT2上加載的較低的整體RC抵消。
圖15是差動輸出驅(qū)動器級70的電示意圖，其可用作相對于圖10到圖14的輸出驅(qū)動器級的對比示例。該驅(qū)動器級70包括負(fù)載電路71、比較電路72和電流源73。電流源73包括NMOS晶體管N73和N74，其分別響應(yīng)于偏置電壓和來自比較電路72的吸收電流Is1和Is2。比較電路72包括響應(yīng)于一對差動輸入信號DP和DN的輸入晶體管N71和N72。NMOS晶體管N71和N72的漏極端連接到輸出節(jié)點OUT1和OUT2，其產(chǎn)生一對差動輸出信號TXP和TXN。負(fù)載電路71圖示為包括如圖所示連接的一對終端電阻器Rt71和Rt72、一對正常模式電阻器Rn71和Rn72、以及4個PMOS上拉晶體管P71-P74。在測試模式運行期間，當(dāng)測試使能信號TE有效時，PMOS晶體管P73和P74導(dǎo)通，而PMOS晶體管P71和P72截止。在此測試模式期間，輸出信號TXP和TXN的擺動寬度將增加，且相對大的電阻器Rt71和Rt72(例如，1K歐姆電阻器)將在負(fù)載電路71的上拉路徑中有效?；蛘?，在正常模式運行期間，當(dāng)測試使能信號TE無效時，PMOS晶體管P71和P72導(dǎo)通，而PMOS晶體管P73和P74截止。但是，如果由OMOS晶體管P71-P74提供的寄生電容顯著，則可能限制在正常模式運行期間的驅(qū)動器級70的最大運行速度。對于PMOS晶體管P71和P73，由C71和C72圖示了這些寄生電容，其它的PMOS晶體管P72和P74具有類似的寄生電容(未示出)。
圖16是根據(jù)本發(fā)明實施例的具有多級和差動旁路電路的差動多級輸出驅(qū)動器500的電示意圖。該輸出驅(qū)動器500包括與圖7的旁路電路240有關(guān)的差動旁路電路560、以及以類似于圖9中所示級的方式處理差動信號的多個級。圖17中詳細(xì)圖示了旁路電路560的電示意圖。多級輸出驅(qū)動器500包括緩沖器510(例如，反相器)、控制電路級520和輸出驅(qū)動器級530?？刂乞?qū)動器級520包括示作主驅(qū)動器的輸入驅(qū)動器級540，以及示作從驅(qū)動器的中間驅(qū)動器級550。主驅(qū)動器540響應(yīng)于一對數(shù)據(jù)輸入信號DIB和DI而生成一對控制信號ICTL和ICTLB，從驅(qū)動器550響應(yīng)于該對控制信號ICTL和ICTLB而生成一對控制信號OCTL和OCTLB。主驅(qū)動器540和從驅(qū)動器550都不響應(yīng)于測試輸入信號TE，這意味著不僅在正常和而且在測試模式運行期間控制信號ICTL和ICTLB都將具有減少的擺動寬度。將控制信號OCTL和OCTLB提供給輸出驅(qū)動器530，輸出驅(qū)動器530生成一對數(shù)據(jù)輸出信號DQ和DQB，并且響應(yīng)于測試使能信號TE。在測試模式運行期間，當(dāng)控制信號OCTL和OCTLB的信號擺動寬度由旁路電路560增加時，數(shù)據(jù)輸出信號DQ和DQB的信號擺動寬度可以維持在最大軌對軌電平。
因此，差動多級輸出驅(qū)動器500響應(yīng)于一對輸入信號(OCTL，OCTLB)以及擺動寬度控制信號TE。輸出驅(qū)動器500配置成生成下述一對輸出信號(DQ，DQB)，該對輸出信號(DQ，DQB)當(dāng)擺動寬度控制信號指定正常模式運行時具有第一擺動寬度，當(dāng)擺動寬度控制信號指定測試模式運行時具有大于第一擺動寬度的第二擺動寬度。如圖10所示，輸出驅(qū)動器可以包括響應(yīng)于一對輸入信號的比較電路412、負(fù)載電路411和電流源413。電流源413包括主電流源414和輔助電流源415。還提供了多級驅(qū)動器520和多級旁路緩沖器560來控制輸入信號OCTL、OCTLB的擺動寬度。
如現(xiàn)在將參考圖17詳細(xì)描述的，旁路電路560包括真正旁路電路570和互補旁路電路580。真正旁路電路570包括緩沖器571、第一級572和第二級573。互補旁路電路580包括緩沖器581、第一級582和第二級583。第一級572包括示作PI11、PI12、NI11、NI12的PMOS和NMOS晶體管的圖騰柱排列。第二級573包括示作PI13、PI14、NI13、NI14的PMOS和NMOS晶體管的圖騰柱排列。第一級582包括示出為PI21、PI22、NI21、NI22的PMOS和NMOS晶體管的圖騰柱排列。第二級583包括示出為PI23、PI24、NI23、NI24的PMOS和NMOS晶體管的圖騰柱排列。
這些級的每個響應(yīng)于測試使能信號TE。設(shè)置測試使能信號TE為無效電平(即，TE＝0)使得真正旁路電路570的真正數(shù)據(jù)輸出DI*和互補旁路電路580的互補數(shù)據(jù)輸出DIB*進(jìn)入高阻抗?fàn)顟B(tài)。具體而言，設(shè)置測試使能信號TE為無效電平禁止了NMOS晶體管NI12、NI14、NI22、NI24，并且禁止了響應(yīng)于信號TEB的PMOS晶體管PI11、PI13、PI21、PI23。或者，在測試模式運行期間設(shè)置測試使能信號TE為有效電平使能真正和互補旁路電路570和580，并使得真正和互補數(shù)據(jù)輸出信號DI*和DIB*維持真正和互補數(shù)據(jù)輸入信號DI和DIB的最大擺動寬度。再參考圖16，這些真正和互補數(shù)據(jù)輸出信號DI*和DIB*提供為輸出驅(qū)動器530的輸入，由此使得輸出驅(qū)動器530在測試模式運行期間驅(qū)動輸出DQ和DQB在最大軌對軌電平。
根據(jù)本發(fā)明另外實施例的差動輸入電路600和輸入信號取樣器700一起由圖18圖示。差動輸入電路600包括負(fù)載電路610、比較電路620和使能電路630。使能電路630包括響應(yīng)于時鐘信號CLK的NMOS下拉晶體管N63。比較電路620包括第一和第二NMOS輸入晶體管N61和N62。第一NMOS輸入晶體管N61的柵極端連接到輸入節(jié)點IN1，其接收真正輸入信號RXP。第二NMOS輸入晶體管N62的柵極端連接到輸入節(jié)點IN2，其接收互補輸入信號RXN。NMOS輸入晶體管N61和N62的漏極端連接到輸出節(jié)點OUT1和OUT2。輸出信號IN_RXN和IN_RXP從這些節(jié)點產(chǎn)生并提供為取樣器電路700的輸入，取樣器電路700生成數(shù)據(jù)輸入信號IN_DAT。NMOS輸入晶體管N61和N62的漏極端也連接到電阻器Rm1和Rm2，其中電阻器Rm1和Rm2直接連接到電源線Vdd。
負(fù)載電路610包括正常模式電阻器Rn61和Rn62，其影響輸入信號RXP和RXN的擺動寬度。電阻器Rn61連接到節(jié)點S1，電阻器Rn62連接到節(jié)點S2。PMOS均衡晶體管P63具有連接到節(jié)點S1和S2的源極端和漏極端，如圖所示。節(jié)點S1也連接到終端電阻器Rt61和PMOS上拉晶體管P61的漏極端。節(jié)點S2也連接到終端電阻器Rt62和PMOS上拉晶體管P62的漏極端。PMOS晶體管P61、P62和P63響應(yīng)于測試使能信號TE。當(dāng)測試使能信號TE設(shè)置為無效電平時，將終端電阻器Rt61和Rt61有效地從負(fù)載電路610去除，并且將節(jié)點S1和S2直接拉到電源電壓Vdd。將節(jié)點S1和S2設(shè)置到電源電壓Vdd將限制輸入信號RXP和RXN的擺動寬度，由此限制了輸出信號IN_RXN和IN_RXP的擺動寬度。相反，當(dāng)測試使能信號TE設(shè)置為有效電平(即，TE＝1)時，PMOS晶體管P61、P62和P63截止。因此，由終端電阻器Rt61和正常模式電阻器Rn61定義的上拉路徑作為分壓器運行，由此保持輸入信號RXP(以及輸出信號IN_RXN)的最大擺動寬度。類似地，由終端電阻器Rt62和正常模式電阻器Rn62定義的上拉路徑作為分壓器運行，由此保持輸入信號RXN(以及輸出信號IN_RXP)的最大擺動寬度。
在附圖和說明書中，已經(jīng)公開了本發(fā)明的典型優(yōu)選實施例，并且盡管采用了特定術(shù)語，但是特定術(shù)語僅在普通的和描述的意義上使用，而不是出于限制的目的，在所附權(quán)利要求書中闡述了本發(fā)明的范圍。
本申請要求分別于2004年4月6日和2004年5月14日提交的序列號為Nos.10-2004-0023339和Nos.10-2004-0023339的韓國專利申請的優(yōu)先權(quán)，其公開通過引用并入于此。
權(quán)利要求
1.一種集成電路設(shè)備，包括響應(yīng)于輸入信號和擺動寬度控制信號的輸出驅(qū)動器，所述輸出驅(qū)動器被配置成生成下述輸出信號，該輸出信號當(dāng)擺動寬度控制信號指定正常模式運行時具有第一擺動寬度，并且當(dāng)擺動寬度控制信號指定測試模式運行時具有大于第一擺動寬度的第二擺動寬度。
2.如權(quán)利要求1所述的集成電路設(shè)備，其中所述輸出驅(qū)動器包括響應(yīng)于輸入信號的驅(qū)動器級和響應(yīng)于輸入信號和擺動寬度控制信號的擺動寬度調(diào)整電路。
3.如權(quán)利要求2所述的集成電路設(shè)備，其中所述驅(qū)動器級的輸出節(jié)點連接到擺動寬度調(diào)整電路的輸出節(jié)點。
4.如權(quán)利要求2所述的集成電路設(shè)備，其中所述擺動寬度調(diào)整電路包括至少一個響應(yīng)于擺動寬度控制信號的開關(guān)元件。
5.如權(quán)利要求1所述的集成電路設(shè)備，還包括控制驅(qū)動器，所述控制驅(qū)動器被配置成響應(yīng)于擺動寬度控制信號生成具有多個擺動寬度的輸入信號。
6.如權(quán)利要求5所述的集成電路設(shè)備，其中所述控制驅(qū)動器包括多級旁路緩沖器，所述多級旁路緩沖器被配置成當(dāng)擺動寬度控制信號指定測試模式運行時，在所述多級旁路緩沖器的輸出處選擇性地生成輸入信號，以及還被配置成當(dāng)擺動寬度控制信號指定正常模式運行時，將輸出置于高阻抗?fàn)顟B(tài)。
7.如權(quán)利要求6所述的集成電路，還包括多級驅(qū)動器，該多級驅(qū)動器具有電耦合到多級緩沖器的輸出和所述輸出驅(qū)動器的輸入的輸出，所述多級驅(qū)動器被配置成生成具有小于軌對軌擺動寬度的輸入信號的版本。
8.一種集成電路設(shè)備，包括響應(yīng)于輸入信號和擺動寬度控制信號的輸出驅(qū)動器，所述輸出驅(qū)動器被配置成生成下述輸出信號，該輸出信號當(dāng)擺動寬度控制信號指定正常模式運行時具有第一擺動寬度，并且當(dāng)擺動寬度控制信號指定測試模式運行時具有大于第一擺動寬度的第二擺動寬度；多級驅(qū)動器，具有電耦合到所述輸出驅(qū)動器的輸入的輸出，并且被配置成生成具有小于軌對軌擺動寬度的輸入信號；以及多級旁路緩沖器，電耦合到所述輸出驅(qū)動器的輸入，并且響應(yīng)于擺動寬度控制信號，所述多級旁路緩沖器被配置成當(dāng)擺動寬度控制信號指定測試模式運行時選擇性地增加輸入信號的擺動寬度。
9.如權(quán)利要求8所述的集成電路設(shè)備，其中所述多級旁路緩沖器被配置成當(dāng)擺動寬度控制信號指定測試運行模式時選擇性地將輸入信號的擺動寬度增加到約軌對軌電平。
10.如權(quán)利要求8所述的集成電路設(shè)備，其中所述輸出驅(qū)動器包括響應(yīng)于輸入信號的驅(qū)動器級和響應(yīng)于輸入信號和擺動寬度控制信號的擺動寬度調(diào)整電路。
11.如權(quán)利要求10所述的集成電路設(shè)備，其中所述驅(qū)動器級的輸出節(jié)點連接到擺動寬度調(diào)整電路的輸出節(jié)點。
12.如權(quán)利要求11所述的集成電路設(shè)備，其中所述擺動寬度調(diào)整電路包括至少一個響應(yīng)于擺動寬度控制信號的開關(guān)元件。
13.如權(quán)利要求10所述的集成電路設(shè)備，其中所述擺動寬度調(diào)整電路包括至少一個響應(yīng)于擺動寬度控制信號的開關(guān)元件。
14.一種集成電路設(shè)備，包括響應(yīng)于一對輸入信號和擺動寬度控制信號的輸出驅(qū)動器，所述輸出驅(qū)動器被配置成生成下述一對輸出信號，該一對輸出信號當(dāng)擺動寬度控制信號指定正常模式運行時具有第一擺動寬度，并且當(dāng)擺動寬度控制信號指定測試模式運行時具有大于第一擺動寬度的第二擺動寬度。
15.如權(quán)利要求14所述的集成電路設(shè)備，其中所述輸出驅(qū)動器包括比較電路，其響應(yīng)于所述一對輸入信號；負(fù)載電路，其電耦合到所述比較電路和所述輸出驅(qū)動器的輸出端子；以及電流源，其電耦合到所述比較電路。
16.如權(quán)利要求15所述的集成電路設(shè)備，其中所述負(fù)載電路和所述電流源響應(yīng)于擺動寬度控制信號。
17.如權(quán)利要求16所述的集成電路設(shè)備，其中所述電流源包括不響應(yīng)于擺動寬度控制信號的主電流源和響應(yīng)于擺動寬度控制信號的輔助電流源。
18.如權(quán)利要求17所述的集成電路設(shè)備，其中所述輔助電流源當(dāng)擺動寬度控制信號指定測試模式運行時增加由所述電流源提供的下拉電流。
19.如權(quán)利要求14所述的集成電路設(shè)備，還包括多級驅(qū)動器，該多級驅(qū)動器具有電耦合到所述輸出驅(qū)動器的一對輸入的一對輸出，并且被配置成生成具有小于軌對軌擺動寬度的一對輸入信號。
20.如權(quán)利要求19所述的集成電路設(shè)備，還包括多級旁路緩沖器，其電耦合到所述輸出驅(qū)動器的一對輸入，并且響應(yīng)于擺動寬度控制信號，所述多級旁路緩沖器被配置成當(dāng)擺動寬度控制信號指定測試模式運行時選擇性地增加所述一對輸入信號的擺動寬度。
21.一種用于半導(dǎo)體設(shè)備的高速輸出電路，所述電路包括輸出驅(qū)動電路，其響應(yīng)于輸出控制信號輸出輸出信號，并且響應(yīng)于擺動寬度控制信號改變輸出信號的電壓擺動寬度；以及控制驅(qū)動電路，其響應(yīng)于內(nèi)部信號輸出輸出控制信號，并且響應(yīng)于擺動寬度控制信號改變輸出控制信號的電壓擺動寬度的幅度。
22.如權(quán)利要求21所述的高速輸出電路，還包括用于從內(nèi)部電路接收內(nèi)部信號以及向控制驅(qū)動電路輸出所接收的內(nèi)部信號的緩沖器。
23.如權(quán)利要求21所述的高速輸出電路，其中所述內(nèi)部信號在互補金屬氧化物半導(dǎo)體電平范圍內(nèi)擺動，從控制驅(qū)動電路輸出的輸出控制信號當(dāng)擺動寬度控制信號被使能時在互補金屬氧化物半導(dǎo)體電平范圍內(nèi)擺動，而當(dāng)擺動寬度控制信號被禁止時在模擬電平范圍內(nèi)擺動，該模擬電平范圍包含于互補金屬氧化物半導(dǎo)體電平范圍內(nèi)。
24.如權(quán)利要求21所述的高速輸出電路，其中所述輸出驅(qū)動電路包括驅(qū)動器，其用于響應(yīng)于輸出控制信號向輸出節(jié)點輸出輸出信號；以及擺動寬度改變電路，其響應(yīng)于輸出控制信號和擺動寬度控制信號改變輸出信號的電壓擺動寬度的幅度。
25.如權(quán)利要求24所述的高速輸出電路，其中所述驅(qū)動器包括連接到輸出節(jié)點的第一終端電阻器；以及第一驅(qū)動晶體管，其通過輸出節(jié)點串行連接到第一終端電阻器，并且響應(yīng)于輸出控制信號將預(yù)定的電流傳導(dǎo)到地，并且所述擺動寬度改變電路包括第二驅(qū)動晶體管，其與第一驅(qū)動晶體管并行連接到輸出節(jié)點，并且響應(yīng)于輸出控制信號使額外的電流流到地；第二終端電阻器，其與第一終端電阻器并行連接到輸出節(jié)點，并且形成下述路徑，通過所述路徑將內(nèi)部電壓提供給第一和第二驅(qū)動晶體管；第一開關(guān)電路，其響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其接通時通過第一終端電阻器將內(nèi)部電壓提供給第一和第二驅(qū)動晶體管；以及第二開關(guān)電路，其響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其斷開時將第二驅(qū)動晶體管與地分隔開。
26.如權(quán)利要求25所述的高速輸出電路，其中當(dāng)?shù)谝婚_關(guān)電路接通時，第二開關(guān)電路斷開。
27.如權(quán)利要求21所述的高速輸出電路，其中所述控制驅(qū)動電路包括驅(qū)動器，用于響應(yīng)于內(nèi)部信號向輸出節(jié)點輸出輸出控制信號；以及擺動寬度改變電路，其響應(yīng)于內(nèi)部信號和擺動寬度控制信號改變輸出控制信號的電壓擺動寬度的幅度。
28.如權(quán)利要求27所述的高速輸出電路，其中所述驅(qū)動器包括連接到輸出節(jié)點的第一電阻器；以及第一驅(qū)動晶體管，其通過輸出節(jié)點串行連接到第一電阻器，并且響應(yīng)于內(nèi)部信號使預(yù)定的電流流到地，以及所述擺動寬度改變電路包括第二驅(qū)動晶體管，其與第一驅(qū)動晶體管并行連接到輸出節(jié)點，并且響應(yīng)于內(nèi)部信號使額外的電流流到地；第二電阻器，其與第一電阻器并行連接到輸出節(jié)點，并且形成下述路徑，通過所述路徑將內(nèi)部電壓提供給第一和第二驅(qū)動晶體管；第一開關(guān)電路，其響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其接通時通過第一電阻器將內(nèi)部電壓提供給第一和第二驅(qū)動晶體管；以及第二開關(guān)電路，其響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其斷開時將第二驅(qū)動晶體管與地分隔開。
29.如權(quán)利要求28所述的高速輸出電路，其中當(dāng)?shù)谝婚_關(guān)電路接通時，第二開關(guān)電路斷開。
30.如權(quán)利要求21所述的高速輸出電路，其中所述控制驅(qū)動電路包括主驅(qū)動器，其響應(yīng)于內(nèi)部信號輸出內(nèi)部控制信號；從驅(qū)動器，其響應(yīng)于內(nèi)部控制信號輸出輸出控制信號；第一擺動寬度改變電路，其響應(yīng)于內(nèi)部信號和擺動寬度控制信號改變內(nèi)部控制信號的電壓擺動寬度；以及第二擺動寬度改變電路，其響應(yīng)于內(nèi)部控制信號和擺動寬度控制信號改變輸出控制信號的電壓擺動寬度。
31.如權(quán)利要求21所述的高速輸出電路，其中所述控制驅(qū)動電路包括主驅(qū)動器，其響應(yīng)于內(nèi)部信號輸出內(nèi)部控制信號；彼此串行連接的多個從驅(qū)動器；主擺動寬度改變電路，其響應(yīng)于內(nèi)部信號和擺動寬度控制信號改變內(nèi)部控制信號的電壓擺動寬度的幅度；以及多個從擺動寬度改變電路，其響應(yīng)于擺動寬度控制信號分別改變從所述多個從驅(qū)動器輸出的輸出信號的電壓擺動寬度的幅度，以及多個從驅(qū)動器中的第一從驅(qū)動器接收內(nèi)部控制信號，其它的從驅(qū)動器分別接收連接到輸入端子的從驅(qū)動器的輸出信號，以及最后的從驅(qū)動器輸出輸出控制信號。
32.如權(quán)利要求21所述的高速輸出電路，其中所述擺動寬度控制信號在測試模式被使能而在正常模式被禁止，所述輸出驅(qū)動電路當(dāng)擺動寬度控制信號被使能時增加輸出信號的電壓擺動寬度的幅度，當(dāng)擺動寬度控制信號被禁止時減少輸出信號的電壓擺動寬度的幅度，以及所述控制驅(qū)動電路當(dāng)擺動寬度控制信號被使能時增加輸出控制信號的電壓擺動寬度的幅度，當(dāng)擺動寬度控制信號被禁止時減少輸出控制信號的電壓擺動寬度的幅度。
33.如權(quán)利要求21所述的高速輸出電路，還包括旁路電路，其響應(yīng)于擺動寬度控制信號接收內(nèi)部信號，并且向輸出驅(qū)動電路輸出所接收的內(nèi)部信號，其中所述輸出驅(qū)動電路如果同時接收到內(nèi)部信號和輸出控制信號則響應(yīng)于內(nèi)部信號來操作。
34.如權(quán)利要求33所述的高速輸出電路，還包括緩沖器，其從內(nèi)部電路接收內(nèi)部信號，并且向控制驅(qū)動電路和旁路電路輸出所接收的內(nèi)部信號。
35.如權(quán)利要求33所述的高速輸出電路，其中所述控制驅(qū)動電路包括彼此串行連接的多個驅(qū)動器，并且多個驅(qū)動器中的第一驅(qū)動器接收內(nèi)部信號，其它驅(qū)動器分別接收連接到輸入端子的驅(qū)動器的輸出信號，并且最后的驅(qū)動器輸出輸出控制信號。
36.如權(quán)利要求33所述的高速輸出電路，其中所述旁路電路響應(yīng)于擺動寬度控制信號和反轉(zhuǎn)后的擺動寬度控制信號而被使能或禁止，并且包括反相器電路，該反相器電路當(dāng)旁路電路被使能時接收內(nèi)部信號并且向輸出驅(qū)動電路輸出所接收的內(nèi)部信號。
37.如權(quán)利要求33所述的高速輸出電路，其中所述擺動寬度控制信號在測試模式被使能而在正常模式被禁止，所述輸出驅(qū)動電路當(dāng)擺動寬度控制信號被使能時增加輸出信號的電壓擺動寬度的幅度，當(dāng)擺動寬度控制信號被禁止時減少輸出信號的電壓擺動寬度的幅度。
38.如權(quán)利要求21所述的高速輸出電路，其中所述輸出驅(qū)動電路響應(yīng)于多個輸出控制信號輸出多個外部輸出信號，并且響應(yīng)于擺動寬度控制信號改變外部輸出信號的電壓擺動寬度的幅度，并且所述控制驅(qū)動電路響應(yīng)于多個內(nèi)部信號輸出輸出控制信號，并且響應(yīng)于擺動寬度控制信號改變輸出控制信號的電壓擺動寬度的幅度。
39.如權(quán)利要求38所述的高速輸出電路，其中所述控制驅(qū)動電路包括主驅(qū)動電路，其響應(yīng)于內(nèi)部信號輸出內(nèi)部控制信號，并且響應(yīng)于擺動寬度控制信號改變內(nèi)部控制信號的電壓擺動寬度的幅度；以及從驅(qū)動電路，其響應(yīng)于內(nèi)部控制信號輸出輸出控制信號，并且響應(yīng)于擺動寬度控制信號改變輸出控制信號的電壓擺動寬度的幅度。
40.如權(quán)利要求39所述的高速輸出電路，其中所述輸出驅(qū)動電路、主驅(qū)動電路和從驅(qū)動電路分別包括主電流源電路，其響應(yīng)于偏置電壓生成源電流；比較電路，其響應(yīng)于源電流比較輸入信號，并且根據(jù)比較結(jié)果通過輸出節(jié)點輸出輸出信號；以及負(fù)載電路，其通過連接到輸出節(jié)點形成下述路徑，通過所述路徑將內(nèi)部電壓提供給比較電路，并且所述負(fù)載電路響應(yīng)于擺動寬度控制信號改變輸出節(jié)點處的阻抗。其中當(dāng)輸出節(jié)點處的阻抗改變時，輸出信號的電壓擺動寬度也改變。
41.如權(quán)利要求40所述的高速輸出電路，其中所述負(fù)載電路當(dāng)擺動寬度控制信號被使能時將輸出節(jié)點處的阻抗改變成第一預(yù)定值，當(dāng)擺動寬度控制信號被禁止時將輸出節(jié)點處的阻抗改變成第二預(yù)定值。
42.如權(quán)利要求40所述的高速輸出電路，其中所述輸出信號包括第一輸出信號和第二輸出信號，由源電流和輸出節(jié)點處的阻抗確定輸出信號的電壓擺動寬度的幅度，并且當(dāng)負(fù)載電路將輸出節(jié)點處的阻抗改變成第一預(yù)定值時，比較電路向輸出節(jié)點輸出第一輸出信號，以及當(dāng)負(fù)載電路將輸出節(jié)點處的阻抗改變成第二預(yù)定值時，比較電路向輸出節(jié)點輸出第二輸出信號。
43.如權(quán)利要求42所述的高速輸出電路，其中所述第一輸出信號相應(yīng)地具有第一電壓擺動寬度，以及所述第二輸出信號具有小于第一電壓擺動寬度的第二電壓擺動寬度。
44.如權(quán)利要求40所述的高速輸出電路，其中所述負(fù)載電路包括多個第一電阻器，分別連接到輸出節(jié)點；多個第二電阻器，與所述多個第一電阻器并行分別連接到輸出節(jié)點，并且形成下述路徑，通過所述路徑將內(nèi)部電壓提供給比較電路；以及多個開關(guān)電路，響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)它們接通時通過所述多個第一電阻器將內(nèi)部電壓提供給比較電路。
45.如權(quán)利要求44所述的高速輸出電路，其中第二電阻器的電阻大于第一電阻器的電阻。
46.如權(quán)利要求44所述的高速輸出電路，其中所述擺動寬度控制信號在測試模式被使能而在正常模式被禁止，并且在正常模式和測試模式中，第二電阻器形成下述路徑，通過所述路徑將內(nèi)部電壓提供給比較電路。
47.如權(quán)利要求44所述的高速輸出電路，其中所述開關(guān)電路是金屬氧化物半導(dǎo)體晶體管。
48.如權(quán)利要求40所述的高速輸出電路，其中所述輸出驅(qū)動電路、主驅(qū)動電路和從驅(qū)動電路分別響應(yīng)于擺動寬度控制信號而被使能或禁止，這些電路的每個還包括副電流源電路，該副電流源電路當(dāng)被使能時響應(yīng)于偏置電壓生成額外的源電流，并且輸出信號的電壓擺動寬度的幅度由源電流、輸出節(jié)點處的阻抗值和額外的源電流確定。
49.如權(quán)利要求40所述的高速輸出電路，其中所述負(fù)載電路包括第一電阻器，連接在輸出節(jié)點和開關(guān)節(jié)點之間；第二電阻器，與第一電阻器并行地連接到輸出節(jié)點，并且形成下述路徑，通過所述路徑將內(nèi)部電壓提供給比較電路；第一開關(guān)電路，連接到開關(guān)節(jié)點，響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其接通時通過第一電阻器將內(nèi)部電壓提供給比較電路；以及第二開關(guān)電路，連接在開關(guān)節(jié)點之間，并且響應(yīng)于擺動寬度控制信號而接通/斷開。
50.如權(quán)利要求49所述的高速輸出電路，其中所述第二電阻器的電阻大于第一電阻器的電阻，并且第一開關(guān)電路和第二開關(guān)電路同時接通/斷開。
51.如權(quán)利要求40所述的高速輸出電路，其中所述負(fù)載電路包括第一電阻器，連接在輸出節(jié)點和開關(guān)節(jié)點之間；開關(guān)電路，連接到開關(guān)節(jié)點，響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其接通時通過第一電阻器將內(nèi)部電壓提供給比較電路；以及第二電阻器，連接在開關(guān)節(jié)點之間，并且具有比第一電阻器的電阻大的電阻。
52.如權(quán)利要求40所述的高速輸出電路，其中所述負(fù)載電路包括第一電阻器，連接在輸出節(jié)點和開關(guān)節(jié)點之間；第二電阻器，連接到開關(guān)節(jié)點，并且形成下述路徑，通過所述路徑經(jīng)第一電阻器將內(nèi)部電壓提供給比較電路；以及開關(guān)電路，分別與第二電阻器并行地連接到開關(guān)節(jié)點，響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其接通時通過第一電阻器將內(nèi)部電壓提供給比較電路。
53.如權(quán)利要求40所述的高速輸出電路，其中所述負(fù)載電路包括第一電阻器，連接在輸出節(jié)點和開關(guān)節(jié)點之間；第二電阻器，連接到開關(guān)節(jié)點，并且形成下述路徑，通過所述路徑將內(nèi)部電壓經(jīng)第一電阻器提供給比較電路；以及第一開關(guān)電路，分別與第二電阻器并行地連接到開關(guān)節(jié)點，響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其接通時通過第一電阻器將內(nèi)部電壓提供給比較電路；以及第二開關(guān)電路，連接在開關(guān)節(jié)點之間，并且響應(yīng)于擺動寬度控制信號而接通/斷開。
54.如權(quán)利要求38所述的高速輸出電路，其中所述控制驅(qū)動電路包括主驅(qū)動電路，其響應(yīng)于內(nèi)部信號輸出內(nèi)部控制信號，并且響應(yīng)于擺動寬度控制信號改變內(nèi)部控制信號的電壓擺動寬度的幅度；以及彼此串行連接的多個從驅(qū)動電路，其中從驅(qū)動電路的每個響應(yīng)于擺動寬度控制信號改變輸出信號的電壓擺動寬度的幅度，多個從驅(qū)動電路中的第一從驅(qū)動電路接收內(nèi)部控制信號，其它的從驅(qū)動電路接收連接到輸入端子的從驅(qū)動電路的輸出信號，以及最后的從驅(qū)動電路輸出輸出控制信號。
55.如權(quán)利要求38所述的高速輸出電路，還包括旁路電路，其響應(yīng)于擺動寬度控制信號向輸出驅(qū)動電路輸出內(nèi)部信號，其中所述輸出驅(qū)動電路當(dāng)同時接收到內(nèi)部信號和輸出控制信號時響應(yīng)于內(nèi)部信號而運行。
56.如權(quán)利要求55所述的高速輸出電路，其中所述旁路電路包括第一旁路電路，其響應(yīng)于擺動寬度控制信號和反轉(zhuǎn)后的擺動寬度控制信號而被使能或禁止，并且當(dāng)其被使能時向輸出驅(qū)動電路輸出內(nèi)部信號中的一個；以及第二旁路電路，其響應(yīng)于擺動寬度控制信號和反轉(zhuǎn)后的擺動寬度控制信號而被使能或禁止，并且當(dāng)其被使能時向輸出驅(qū)動電路輸出內(nèi)部信號中的另一個信號。
57.一種在半導(dǎo)體設(shè)備的高速輸出電路中改變輸出信號的擺動寬度的方法，所述方法包括當(dāng)擺動寬度控制信號被禁止時，響應(yīng)于內(nèi)部信號向控制節(jié)點輸出第一輸出控制信號；當(dāng)擺動寬度控制信號被使能時，響應(yīng)于內(nèi)部信號向控制節(jié)點輸出具有比第一輸出控制信號的電壓擺動寬度大的電壓擺動寬度的第二輸出控制信號；響應(yīng)于第一輸出控制信號向輸出節(jié)點輸出第一輸出信號；以及響應(yīng)于第二輸出控制信號向輸出節(jié)點輸出具有比第一輸出信號的電壓擺動寬度大的電壓擺動寬度的第二輸出信號。
58.一種在半導(dǎo)體設(shè)備的高速輸出電路中改變輸出信號的擺動寬度的方法，所述方法包括當(dāng)擺動寬度控制信號被禁止時，響應(yīng)于內(nèi)部信號向控制節(jié)點輸出輸出控制信號；當(dāng)擺動寬度控制信號被使能時，將內(nèi)部信號旁路到控制節(jié)點；響應(yīng)于輸出控制信號向輸出節(jié)點輸出第一輸出信號；以及響應(yīng)于內(nèi)部信號向輸出節(jié)點輸出具有比第一輸出信號的電壓擺動寬度大的電壓擺動寬度的第二輸出信號，其中內(nèi)部信號的電壓擺動寬度大于輸出控制信號的擺動寬度。
59.一種半導(dǎo)體設(shè)備的高速輸入電路，所述電路包括電流源電路，其響應(yīng)于時鐘信號生成源電流；比較電路，其響應(yīng)于源電流比較通過輸入節(jié)點從外面接收的外部信號，并且根據(jù)比較結(jié)果通過輸出節(jié)點輸出輸入信號；和終端電路，其通過連接到輸入節(jié)點形成下述路徑，通過所述路徑將內(nèi)部電壓提供給比較電路，并且該終端電路響應(yīng)于擺動寬度控制信號改變輸入節(jié)點處的阻抗值，其中當(dāng)輸入節(jié)點處的阻抗值改變時，外部信號的電壓擺動寬度改變。
60.如權(quán)利要求59所述的高速輸入電路，其中所述終端電路包括第一終端電阻器，其連接在輸入節(jié)點和開關(guān)節(jié)點之間；第二終端電阻器，其連接到開關(guān)節(jié)點，并且形成下述路徑，通過所述路徑經(jīng)由第一終端電阻器將內(nèi)部電壓提供給比較電路；第一開關(guān)電路，其與第二終端電阻器并行連接到開關(guān)節(jié)點，響應(yīng)于擺動寬度控制信號而接通/斷開，并且當(dāng)其接通時通過第一終端電阻器將內(nèi)部電壓提供給比較電路；以及第二開關(guān)電路，其連接在開關(guān)節(jié)點之間，并且響應(yīng)于擺動寬度控制信號而接通/斷開。
全文摘要
一種輸出驅(qū)動器響應(yīng)于輸入信號和擺動寬度控制信號(TE)。該輸出驅(qū)動器被配置成生成下述輸出信號，該輸出信號當(dāng)擺動寬度控制信號指定正常模式運行時具有第一擺動寬度(例如，小于軌對軌)，當(dāng)擺動寬度控制信號指定測試模式運行時具有第二擺動寬度(例如，軌對軌)。
文檔編號H01L21/82GK1681207SQ20051006392
公開日2005年10月12日 申請日期2005年3月30日 優(yōu)先權(quán)日2004年4月6日
發(fā)明者李升勛, 權(quán)奇元, 崔楨煥 申請人:三星電子株式會社