專利名稱：運(yùn)用薄介電質(zhì)單位電容器的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路的電容器，特別是有關(guān)于一種集成電路，其具有高單位電容值(high unit capacitance)的堆疊薄介電質(zhì)去耦電容器(stacking thin dielectric decouplingcapacitor)。
背景技術(shù)：
在一般的半導(dǎo)體晶片結(jié)構(gòu)中，集成電路(integrated circuit；以下簡(jiǎn)稱IC)內(nèi)的邏輯元件(logic gates)是耦接電源線和接地線。當(dāng)電源供應(yīng)器提供電源予IC時(shí)，電流會(huì)經(jīng)過(guò)電源線、邏輯元件、流向接地線。當(dāng)邏輯元件切換時(shí)，該電流會(huì)在一很小的周期時(shí)間內(nèi)有巨大的改變。而去耦電容器可用來(lái)承受上述電流改變所形成的干擾，并且將電源供給與接地之間的電壓維持在一固定值。好的去耦電容器具有低漏電流及短的時(shí)間常數(shù)，并且在單位面積下，具有高電容值。一般已知應(yīng)用于IC內(nèi)的去耦電容可分為，指間式邊緣金屬電容器(inter-digital fringing metal capacitor)或是指間式邊緣多晶電容器(inter-digital fringing poly capacitor)、區(qū)域金絕金(area metal isolator metal；MIM)電容器、區(qū)域多晶絕多晶(area poly isolator poly；PIP)電容器、以及薄介電質(zhì)(thindielectric)電容器。
圖1a顯示指間式邊緣電容器的上視圖。指間式邊緣電容器是形成于相同的金屬層，并具有許多指狀電極(finger electrodes)。指間式邊緣電容器的電容值是由電極間的距離及密度所決定。指間式邊緣電容器具有很小的時(shí)間常數(shù)。然而，金屬與金屬間的最小距離是被限制的，故其單位電容值很小。一般的指間式邊緣電容器是由金屬或是多晶(poly)所制成。
圖1b顯示區(qū)域金絕金電容器的剖面圖。區(qū)域金絕金電容器包含兩個(gè)傳導(dǎo)金屬層以及一介電質(zhì)(絕緣層)。其電容值是由兩個(gè)傳導(dǎo)金屬層之間的距離所決定。區(qū)域金絕金電容器具有短的時(shí)間常數(shù)，并且在單位面積下，具有高電容值。但是在制造過(guò)程中，需額外增加光罩步驟，增加了制程的復(fù)雜性。同樣地，區(qū)域多晶絕多晶電容器就是區(qū)域金絕金電容器的變形。
圖1c顯示薄介電質(zhì)電容器的剖面圖。在去耦電容器中，薄介電質(zhì)電容器在單位面積下，具有最大的電容值。但是在高速切換之下，薄介電質(zhì)電容器具有很長(zhǎng)的時(shí)間常數(shù)。除此之外，薄介電質(zhì)電容器的柵極氧化層會(huì)被持續(xù)地提供偏壓。當(dāng)柵極氧化層的厚度小于50，這會(huì)使得氧化層發(fā)生可靠度問(wèn)題。在今日的制造技術(shù)，氧化層的厚度愈來(lái)愈薄，使得應(yīng)力(stress)損害以及高漏電流的問(wèn)題愈來(lái)愈嚴(yán)重。而且當(dāng)薄介電質(zhì)電容器接近輸入/輸出接墊時(shí)，則靜電放電(electrostatic discharge；ESD)現(xiàn)象更可能造成氧化層的崩潰。

發(fā)明內(nèi)容
本發(fā)明提供的電路具有新的薄介電質(zhì)電容器，其堆疊多個(gè)薄介電質(zhì)電容器。本發(fā)明提供高單位電容值、低柵極漏電流以及可調(diào)整的時(shí)間常數(shù)，用以達(dá)到柵極氧化層的高可靠度。
在本發(fā)明所述電路中，包括一個(gè)或一個(gè)以上電路模塊，以及一個(gè)或一個(gè)以上的去耦模塊。去耦模塊耦接電路模塊，其中，每一去耦模塊具有一個(gè)或一個(gè)以上的去耦薄介電質(zhì)單位電容器，而每一去耦薄介電質(zhì)單位電容器包括，第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、以及二個(gè)或二個(gè)以上的薄介電質(zhì)電容器。第一節(jié)點(diǎn)耦接電路模塊的第一電路連接點(diǎn)。第二節(jié)點(diǎn)，耦接電路模塊的第二電路連接點(diǎn)。薄介電質(zhì)電容器以串聯(lián)方式連接于第一及第二節(jié)點(diǎn)之間；其中，有至少一薄介電質(zhì)電容器的一柵極介電質(zhì)的厚度小于50。
本發(fā)明所述的電路，該第一節(jié)點(diǎn)耦接一第一電源位準(zhǔn)，該第二節(jié)點(diǎn)耦接一第二電源位準(zhǔn)。
本發(fā)明所述的電路，該第一電源位準(zhǔn)是為一正電源供給位準(zhǔn)。
本發(fā)明所述的電路，該第二電源位準(zhǔn)是為接地。
本發(fā)明所述的電路，該去耦薄介電質(zhì)單位電容器是透過(guò)一電阻裝置，耦接該第一或第二電源位準(zhǔn)。
本發(fā)明所述的電路，在該去耦薄介電質(zhì)單位電容器中的每一薄介電質(zhì)電容器的電容值是由一柵極材料的寬度或長(zhǎng)度所決定。
本發(fā)明所述的電路，該去耦模塊是設(shè)在任二電路模塊之間。
本發(fā)明所述的電路，該去耦模是以一預(yù)設(shè)距離間隔而排列，該預(yù)設(shè)距離間隔大于50μm。
本發(fā)明所述的電路，該去耦模塊具有多個(gè)去耦薄介電質(zhì)單位電容器，該等去耦薄介電質(zhì)單位電容是以并聯(lián)方式連接，用以提供一去耦功能予一個(gè)或一個(gè)以上的電路模塊。
本發(fā)明所述的電路，該電路具有至少四個(gè)傳導(dǎo)層。
本發(fā)明所述的電路，該電路具有八個(gè)或是較少的傳導(dǎo)層。
本發(fā)明另提供一種電路，所述電路包括一個(gè)或一個(gè)以上的電路模塊；以及一個(gè)或一個(gè)以上的去耦模塊，耦接該電路模塊，其中，每一去耦模塊具有一個(gè)或一個(gè)以上的去耦薄介電質(zhì)單位電容器，每一去耦薄介電質(zhì)單位電容器形成于一電源供給總線之下，并且包括一第一節(jié)點(diǎn)，耦接一第一電源供給；一第二節(jié)點(diǎn)，耦接一第二電源供給；以及二個(gè)或二個(gè)以上的薄介電質(zhì)電容器，以串聯(lián)方式連接于該第一及第二節(jié)點(diǎn)之間；其中，每一薄介電質(zhì)電容器的柵極介電質(zhì)的厚度小于50，并且在制程后，該電路具有四至八個(gè)傳導(dǎo)層，該電路的一主動(dòng)晶體管的一柵極寬度小于0.18μm。
本發(fā)明所述的電路，該去耦模塊設(shè)置于任二電路模塊之間。
本發(fā)明所述的電路，該去耦模塊是以一預(yù)設(shè)距離間隔而排列，該預(yù)設(shè)距離間隔大于50μm。
本發(fā)明所述的電路，至少一薄介電質(zhì)電容器的柵極介電質(zhì)的厚度小于30。
本發(fā)明可提供高單位電容值，具有低柵極漏電流以及可調(diào)整的時(shí)間常數(shù)，可實(shí)現(xiàn)柵極氧化層的高可靠度。


圖1a顯示指間式邊緣電容器的上視圖；圖1b顯示區(qū)域金絕金電容器的剖面圖；圖1c顯示薄介電質(zhì)電容器的剖面圖；圖2a為根據(jù)本發(fā)明的實(shí)施例的去耦電容器的等效電路；圖2b為圖2a的剖面圖；圖3為根據(jù)本發(fā)明的一實(shí)施例的去耦電容器的上視圖；圖4a、圖4b為根據(jù)本發(fā)明的一實(shí)施例的去耦電容器的簡(jiǎn)化示意圖；圖5a、圖5b顯示根據(jù)本發(fā)明的實(shí)施例，以PMOS及NMOS形成電容器的示意圖。
具體實(shí)施例方式
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下以下將詳細(xì)說(shuō)明堆疊薄介電質(zhì)電容器的技術(shù)。當(dāng)堆疊薄介電質(zhì)電容器為高單位電容值時(shí)，其仍可實(shí)現(xiàn)柵極氧化層的高可靠度、以及低漏電流的特性。借由調(diào)整薄介電質(zhì)電容器的多晶寬度便可設(shè)定薄介電質(zhì)電容器的反應(yīng)時(shí)間。每一單位電容器包含至少二串聯(lián)的薄介電質(zhì)電容器。本發(fā)明對(duì)于高密度IC而言，是特別明顯的；其中，在該高密度IC中的電容器的柵極介電質(zhì)的厚度小于50，而主動(dòng)晶體管具有最小的柵極寬度，約為0.18μm或更小。
圖2a顯示根據(jù)本發(fā)明的實(shí)施例的等效電路200。電容器212串聯(lián)電容器214。并且與電路模塊216耦接于節(jié)點(diǎn)A、B。節(jié)點(diǎn)A連接一第一電路連接點(diǎn)，其具有第一電壓位準(zhǔn)，例如正電源供給Vdd；而節(jié)點(diǎn)B連接第二電路連接點(diǎn)，其具有第二電壓位準(zhǔn)，例如負(fù)電源供給Vss或是接地(ground)。假設(shè)，電容器212、214的特性相同，則電容器212、214的電壓為已知單電容器的電壓的一半。如此的電容器耦合方式可平分并減小每個(gè)電容器的應(yīng)力，使得少量的應(yīng)力發(fā)生在電容器的柵極介電質(zhì)，因而，提高柵極介電質(zhì)的穩(wěn)定性以及降低崩潰的機(jī)會(huì)。另外，當(dāng)串聯(lián)兩個(gè)電容器時(shí)，會(huì)使得漏電流減小。漏電流與電壓之間具有一能量定律，其關(guān)系式為Ig＝V-n。由上述關(guān)系式可知，當(dāng)單位電容值減少一半時(shí)，柵極氧化層壽命的可靠度會(huì)增加一倍以上，并且漏電流會(huì)降低一半以上。
圖2b為圖2a的剖面圖。左邊的電容器250是由N阱(N-well)240上的N+區(qū)222、224與柵極232所構(gòu)成。同樣地，電容器252是由N阱242上的N+區(qū)226、228與柵極234所形成。利用連接結(jié)構(gòu)230，例如銅線(copper line)，可將兩電容器以串聯(lián)方式連接，如節(jié)點(diǎn)AB所示。節(jié)點(diǎn)AB連接電容器250的N+區(qū)222或224以及電容器252的柵極234。電容器250的柵極232為節(jié)點(diǎn)A，而電容器252的N+區(qū)226或228為節(jié)點(diǎn)B。在對(duì)應(yīng)的電容器中，柵極234及N阱242之間的氧化介電層238的厚度或是柵極232及N阱240之間的氧化介電層238均小于50A。在其它狀況下，氧化介電層的厚度是小于30。N阱的深度可小于1.5μm，或是小于1.0μm。電容器的源極及漏極區(qū)與主體區(qū)(bulkregion)，例如阱區(qū)，是相同或是不同的導(dǎo)電型。另外，若在電容器的N+區(qū)設(shè)置接觸點(diǎn)時(shí)，則該接觸點(diǎn)小0.2μm。
如圖2a所示，電容器250及252彼此串聯(lián)。當(dāng)這兩個(gè)電容器的電容值相同時(shí)，每個(gè)電容的電壓是相等的。因此，氧化介電層238的跨壓會(huì)比已知設(shè)計(jì)方式的跨壓還小一半。根據(jù)上述能量定律的公式，電容器的壽命可增加一倍以上。由于增加了每個(gè)電容器的柵極介電質(zhì)的穩(wěn)定性，故減小柵極崩潰的機(jī)率。
在超薄氧化層半導(dǎo)體中，柵極介電質(zhì)的漏電流是容易受電應(yīng)力(electrical stress)所影響，故漏電流會(huì)隨著應(yīng)力電壓減小而減小。在此實(shí)施例中，由于這兩個(gè)電容器的電容值相同，故亦具有相同的應(yīng)力電壓。當(dāng)電容器的柵極電壓減小至正常值的一半時(shí)，其漏電流必然減少至原本的1/10。另外，形成于N阱內(nèi)的NMOS電容器可以釋放ESD電荷，故可減小電容器遭受到ESD的危害。
如上所述，每一單位電容器包括至少兩串聯(lián)電容器。當(dāng)晶體管的柵極尺寸小于0.18μm時(shí)，本發(fā)明的設(shè)計(jì)方式是特別有幫助的。當(dāng)電路是利用小尺寸的晶體管設(shè)計(jì)時(shí)，則作為去耦、延遲、或是啟動(dòng)(bootstrapping)目的電容器的薄介電層厚度一般是小于50，而在相同晶片中的主動(dòng)晶體管的最小柵極寬度是小于0.18μm。
圖3顯示根據(jù)本發(fā)明的堆疊薄介電質(zhì)電容300的一實(shí)施例的上視圖。堆疊的薄介電電容器可以依據(jù)柵極氧化層的應(yīng)力，改變單位電容值。多晶302在薄氧化層材料304之上，用以形成如圖2b所示的柵極232。在N阱308上的所有接點(diǎn)306均耦接在一起，作為節(jié)點(diǎn)AB，并具有相同的電壓。兩個(gè)電容器利用銅線312串聯(lián)在一起。由于每一個(gè)電容器的電容值是依據(jù)電極板(plate)的面積、或是多晶柵極的面積所決定，因此，借由調(diào)整晶體管的柵極材料的寬度或長(zhǎng)度時(shí)，便可改變電容值。每一個(gè)電容器的寬度及長(zhǎng)度約為10～20um，便能得到低時(shí)間常數(shù)。
本發(fā)明的實(shí)施例所述的薄介電質(zhì)電容器是為在N阱內(nèi)的NMOS電容器，該NMOS裝置是操作于累積區(qū)(accumulationregion)。電容器的時(shí)間常數(shù)是由主要載流子(majority carriers)的反應(yīng)時(shí)間所決定，而不是由P型基底上的NMOS的少數(shù)載流子所決定。然而，其它種類的電容器也可以被利用，例如操作在強(qiáng)反轉(zhuǎn)(strong inversion)的裝置。當(dāng)電容器的源極/漏極與基體的導(dǎo)電型是相同或是不同時(shí)，亦可被利用，例如，在P型基體中，在N阱之上的N+；在P型基體上的P+；在P型基體上的N+；在P型基體中，N阱之上的P+；NMOS；PMOS等。也可以應(yīng)用于N型基體。只要電容器是以堆疊方式連接，并不是要用四個(gè)端點(diǎn)的MOS晶體管。圖5a、圖5b顯示根據(jù)本發(fā)明的實(shí)施例，以PMOS及NMOS組成電容器的電路示意圖。
堆疊薄介電質(zhì)電容器的技術(shù)在不同目的下，可廣泛地被運(yùn)用，例如，在Vdd/Vss去耦、RC延遲電路、啟動(dòng)設(shè)計(jì)運(yùn)用等。柵極陣列、標(biāo)準(zhǔn)存儲(chǔ)單元(standard cell)、或是裝置陣列中，均可運(yùn)用本發(fā)明。在電路中，電容器的位置可能被設(shè)計(jì)成一個(gè)群組或是在電路的某一部分。圖4a、圖4b顯示兩個(gè)不同的電容器排列方式。在圖4a中，一個(gè)以上的堆疊單位電容器402是設(shè)置在電路400的區(qū)段或是電路模塊404之間。電容器耦接于Vdd與Gnd之間，作為去耦之用。在其它應(yīng)用中，電容器不是透過(guò)電阻耦接到Vdd，就是耦接到Gnd。當(dāng)裝置的制程為0.13μm或是更小時(shí)，阻抗裝置就變得很重要了。另外，可將去耦堆疊電容器排列成，彼此間具有距離間隔406，該間隔大于100μm。另外，去耦堆疊電容器彼此之間的間隔可以是相同或是不同的。在某些實(shí)施例中，距離間隔在100μm～500μm之間。在圖4b中，將許多電容器并聯(lián)成一群組，作為去耦模塊408。去耦模塊408可設(shè)置于電路的任一處。適當(dāng)?shù)卦O(shè)置去耦模塊408，可得到更好的去耦效應(yīng)。為了節(jié)約空間，去耦電容器一般是隱藏在Vdd與Gnd總線之下。
改善過(guò)的電容器，可以更廣泛運(yùn)用在具有4至8個(gè)導(dǎo)電層的IC中。對(duì)于以陣列方式或是列(row)方式排列的單元或是裝置而言，不論其是在水平方向或是垂直方向或是在晶片的某一邊緣，一個(gè)或一個(gè)以上的去耦電容器可能形成在電源或是接地總線之下。這些電容器可運(yùn)用在標(biāo)準(zhǔn)存儲(chǔ)單元、柵極陣列、客戶訂做或是IP庫(kù)的產(chǎn)品中。另外，上述的電容器可被設(shè)計(jì)成堆疊電容器，也就是MOS電容器。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下200等效電路212、214、250、252電容器216、404電路模塊222、224、226、228N+區(qū)240、242、308N阱230連接結(jié)構(gòu)232、234柵極238氧化介電層300堆疊薄介電質(zhì)電容302多晶304薄氧化層材料306接點(diǎn)
312銅線400電路402堆疊單位電容器406距離間隔408去耦模塊
權(quán)利要求
1.一種電路，其特征在于所述電路包括一個(gè)或一個(gè)以上電路模塊；以及一個(gè)或一個(gè)以上的去耦模塊，耦接該電路模塊，其中，每一去耦模塊具有一個(gè)或一個(gè)以上的去耦薄介電質(zhì)單位電容器，每一去耦薄介電質(zhì)單位電容器包括一第一節(jié)點(diǎn)，耦接該電路模塊的一第一電路連接點(diǎn)；一第二節(jié)點(diǎn)，耦接該電路模塊的一第二電路連接點(diǎn)；以及二個(gè)或二個(gè)以上的薄介電質(zhì)電容器，以串聯(lián)方式連接于該第一及第二節(jié)點(diǎn)之間；其中，在該薄介電質(zhì)電容器中，至少一薄介電質(zhì)電容器的一柵極介電質(zhì)的厚度小于50。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于該第一節(jié)點(diǎn)耦接一第一電源位準(zhǔn)，該第二節(jié)點(diǎn)耦接一第二電源位準(zhǔn)。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于該第一電源位準(zhǔn)是為一正電源供給位準(zhǔn)。
4.根據(jù)權(quán)利要求2所述的電路，其特征在于該第二電源位準(zhǔn)是為接地。
5.根據(jù)權(quán)利要求2所述的電路，其特征在于該去耦薄介電質(zhì)單位電容器是透過(guò)一電阻裝置，耦接該第一或第二電源位準(zhǔn)。
6.根據(jù)權(quán)利要求1所述的電路，其特征在于在該去耦薄介電質(zhì)單位電容器中的每一薄介電質(zhì)電容器的電容值是由一柵極材料的寬度或長(zhǎng)度所決定。
7.根據(jù)權(quán)利要求1所述的電路，其特征在于該去耦模塊是設(shè)在任二電路模塊之間。
8.根據(jù)權(quán)利要求7所述的電路，其特征在于該去耦模是以一預(yù)設(shè)距離間隔而排列，該預(yù)設(shè)距離間隔大于50μm。
9.根據(jù)權(quán)利要求1所述的電路，其特征在于該去耦模塊具有多個(gè)去耦薄介電質(zhì)單位電容器，該去耦薄介電質(zhì)單位電容是以并聯(lián)方式連接，用以提供一去耦功能予一個(gè)或一個(gè)以上的電路模塊。
10.根據(jù)權(quán)利要求1所述的電路，其特征在于該電路具有至少四個(gè)傳導(dǎo)層。
11.根據(jù)權(quán)利要求10所述的電路，其特征在于該電路具有八個(gè)或是較少的傳導(dǎo)層。
12.一種電路，其特征在于所述電路包括一個(gè)或一個(gè)以上的電路模塊；以及一個(gè)或一個(gè)以上的去耦模塊，耦接該電路模塊，其中，每一去耦模塊具有一個(gè)或一個(gè)以上的去耦薄介電質(zhì)單位電容器，每一去耦薄介電質(zhì)單位電容器形成于一電源供給總線之下，并且包括一第一節(jié)點(diǎn)，耦接一第一電源供給；一第二節(jié)點(diǎn)，耦接一第二電源供給；以及二個(gè)或二個(gè)以上的薄介電質(zhì)電容器，以串聯(lián)方式連接于該第一及第二節(jié)點(diǎn)之間；其中，每一薄介電質(zhì)電容器的柵極介電質(zhì)的厚度小于50，并且在制程后，該電路具有四至八個(gè)傳導(dǎo)層，該電路的一主動(dòng)晶體管的一柵極寬度小于0.18μm。
13.根據(jù)權(quán)利要求12所述的電路，其特征在于該去耦模塊設(shè)置于任二電路模塊之間。
14.根據(jù)權(quán)利要求12所述的電路，其特征在于該去耦模塊是以一預(yù)設(shè)距離間隔而排列，該預(yù)設(shè)距離間隔大于50μm。
15.根據(jù)權(quán)利要求12所述的電路，其特征在于至少一薄介電質(zhì)電容器的柵極介電質(zhì)的厚度小于30。
全文摘要
本發(fā)明涉及一種運(yùn)用薄介電質(zhì)單位電容器的電路，所述電路包括一個(gè)或一個(gè)以上電路模塊；以及一個(gè)或一個(gè)以上的去耦模塊，耦接該電路模塊，其中，每一去耦模塊具有一個(gè)或一個(gè)以上的去耦薄介電質(zhì)單位電容器，每一去耦薄介電質(zhì)單位電容器包括一第一節(jié)點(diǎn)，耦接該電路模塊的一第一電路連接點(diǎn)；一第二節(jié)點(diǎn)，耦接該電路模塊的一第二電路連接點(diǎn)；以及二個(gè)或二個(gè)以上的薄介電質(zhì)電容器，以串聯(lián)方式連接于該第一及第二節(jié)點(diǎn)之間；其中，在該等薄介電質(zhì)電容器中，至少一薄介電質(zhì)電容器的一柵極介電質(zhì)的厚度小于50。本發(fā)明可提供高單位電容值，具有低柵極漏電流以及可調(diào)整的時(shí)間常數(shù)，可實(shí)現(xiàn)柵極氧化層的高可靠度。
文檔編號(hào)H01L27/02GK1851920SQ200510066049
公開日2006年10月25日 申請(qǐng)日期2005年4月22日 優(yōu)先權(quán)日2005年4月22日
發(fā)明者莊建祥 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司