專利名稱：制造具有雙柵結(jié)構(gòu)的半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造一種具有雙柵結(jié)構(gòu)的半導(dǎo)體器件的方法。
背景技術(shù)：
已經(jīng)公知的一種半導(dǎo)體器件具有兩個(gè)導(dǎo)電型的柵極，一個(gè)摻雜N型雜質(zhì)，另一個(gè)摻雜P型雜質(zhì)。這種半導(dǎo)體器件通常被稱為雙柵半導(dǎo)體器件。這種雙柵結(jié)構(gòu)能夠?yàn)镸OS晶體管提供更高的運(yùn)行速度。所以，這種雙柵結(jié)構(gòu)目前或者將來(lái)主要用于需要高速運(yùn)行的半導(dǎo)體器件中。
通常，雙柵半導(dǎo)體器件是按以下步驟制造的。首先，柵絕緣膜形成于半導(dǎo)體襯底上。然后，柵多晶硅層(gate polysilicon layer)或一個(gè)柵無(wú)定形硅層(以下被統(tǒng)稱為柵硅層)隔著柵絕緣膜被形成于半導(dǎo)體襯底上。利用光致抗蝕劑掩膜，通過(guò)離子注入的方法，將雜質(zhì)引入柵硅層的兩個(gè)區(qū)域，從而形成柵硅層的N型區(qū)和P型區(qū)。單層金屬膜，如WSi膜，或者多層金屬膜，如W/WN膜，被形成在N型區(qū)和P型區(qū)上。在金屬膜上，進(jìn)一步形成由SiO2、SiN或類似材料構(gòu)成的絕緣層。把絕緣層用作硬掩膜，對(duì)金屬膜進(jìn)行干法刻蝕。然后，利用同一硬掩膜和帶圖形的金屬膜一起，對(duì)柵硅層進(jìn)行刻蝕處理。
圖5示出了表示半導(dǎo)體層中雜質(zhì)濃度與干刻蝕率之間的關(guān)系的圖。更準(zhǔn)確地說(shuō)，它示出了硅層中的磷(P)濃度(原子/立方厘米，atom/cm3)與刻蝕率(納米/分，nm/min)之間的關(guān)系，以及硼(B)的濃度與刻蝕率之間的關(guān)系。如從圖5中所理解的，刻蝕速率幾乎不隨硼(B)或磷(P)的濃度變化。但是，含P的N型硅層的刻蝕率高于含B的P型硅層的刻蝕率，其刻蝕率的差別約為20％-30％。有關(guān)P型硅層與N型硅層間的刻蝕率的差別的描述出現(xiàn)在例如Ogino(Mitsubishi Electronic Co.Ltd.)等人的文章中，題目是“精確衡量由雜質(zhì)導(dǎo)電性變化而造成的圖形變形”(Precise Evaluation ofPattern Distortion with Variety of Impurity Conductivity)，干法工藝會(huì)議，11-6，日本電子工程師學(xué)會(huì)(Dry Process Symposium，11-6，the Institute of Electrical Engineer of Japan)。
圖6A和6B，以及圖7至圖9，給出了雙柵結(jié)構(gòu)可能的缺陷，其中，P型硅層204和N型硅層203，隔著柵絕緣膜202被形成于硅襯底201上，并采用硬掩膜206和帶圖形的金屬膜205對(duì)它們進(jìn)行刻蝕。由于上述的刻蝕率的差別，在雙柵結(jié)構(gòu)中如果硅層203和204同時(shí)進(jìn)行干法刻蝕的話，N型硅層203被刻蝕的量，較之于P型硅層204來(lái)說(shuō)要更大。結(jié)果，由于側(cè)面刻蝕的原因，N型硅層的寬度較小，如圖6A所示，或者形成了底部寬度較小的不穩(wěn)定的錐形結(jié)構(gòu)，如圖6B所示。不管上述哪種情況，N型硅層203的刻蝕形狀都是不理想的。此外，柵絕緣膜202處于P型硅層204下方的部分的厚度，大于硅絕緣膜202處于N型硅層203下方的另一部分的厚度。
還有另一種情形，如圖7所示，刻蝕有可能不停止于柵絕緣膜202的表面，而是穿透了柵絕緣膜202。如果發(fā)生這種情況，刻蝕可能也會(huì)損壞硅襯底201。
為了防止N型硅層203出現(xiàn)不理想的形狀，可以縮短刻蝕時(shí)間的長(zhǎng)度或者調(diào)整刻蝕條件，以防止側(cè)面刻蝕。然而，其結(jié)果可能是P型硅層204的寬度更大。這種情況下，P型硅層204可能呈現(xiàn)正錐形，底部寬度較大，或者底部外展，結(jié)果是形狀不理想，如圖8所示。不僅如此，殘留硅會(huì)留在柵絕緣膜或其它部分上。
而且，形成于柵絕緣膜202上的P型硅層204會(huì)在局部發(fā)生橫向刻蝕，如圖9所示，即在P型硅層204與柵絕緣膜202之間的界面附近的區(qū)域，導(dǎo)致不理想的形狀，稱之為“切底”(undercut)。
為解決上述的問(wèn)題，可以采用日本專利申請(qǐng)未審公開(kāi)No.2000-021999和2000-058511中提供的技術(shù)。在2000-021999號(hào)公開(kāi)文件所描述的技術(shù)中，P型硅層204被設(shè)計(jì)成具有大于N型硅層的厚度，以解決上述問(wèn)題。在2000-058511號(hào)公開(kāi)文件所描述的技術(shù)中，刻蝕條件被改變了，以防止柵絕緣膜被損壞，以消除柵絕緣膜不同部分間大小的差別。
在2000-021999號(hào)公開(kāi)文件所描述的技術(shù)中，要進(jìn)行不少額外的步驟，如平版印刷、硅CVD和刻蝕。從經(jīng)濟(jì)角度來(lái)看，這降低了制造半導(dǎo)體器件的效率。而且，由于形成在P型硅層與N型硅層上的柵極在厚度上彼此不同，覆蓋在柵極層上的互連層的厚度可能不齊平。這導(dǎo)致了難以形成一個(gè)厚度均勻的絕緣膜以布置相鄰柵極間的接觸頭。尤其是在2000-058511號(hào)公開(kāi)文件所描述的技術(shù)不能提供有準(zhǔn)確寬度的柵極。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種制造半導(dǎo)體器件的方法，其中，P型硅層和N型硅層被形成圖形，以具有期望的形狀，從而解決現(xiàn)有技術(shù)中遇到的問(wèn)題。
本發(fā)明提供一種制造半導(dǎo)體器件的方法，包括以下連續(xù)的步驟在硅襯底上連續(xù)地形成柵絕緣膜和硅層；從硅層上形成P型硅層和N型硅層；采用具有柵極圖形的注入掩膜，把P型或N型雜質(zhì)注入到P型和N型硅層；采用具有柵極圖形的刻蝕掩膜，有選擇地刻蝕P型硅層和N型硅層，留下P型和N型柵極。
在根據(jù)本發(fā)明的半導(dǎo)體器件制造方法中，采用具有柵極圖形的注入掩膜，注入到P型和N型硅層的P型或N型雜質(zhì)能防止在有選擇地刻蝕P型和N型硅層的刻蝕步驟中缺陷的發(fā)生，這種缺陷可能源于側(cè)面刻蝕等原因。由此，P型硅層和N型硅層被形成圖形，從而提供理想的柵極圖形。


圖1A至1H是表示根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的制造方法的連續(xù)步驟的截面圖；圖2是額外注入了N型雜質(zhì)的N型和P型柵硅層中N型雜質(zhì)的濃度與刻蝕率的關(guān)系示意圖；圖3是表示根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的制造方法的一個(gè)步驟的截面圖；圖4是表示根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的制造方法的一個(gè)步驟的截面圖；圖5是干法刻蝕中雜質(zhì)濃度與刻蝕率的關(guān)系的示意圖；圖6A和6B是采用傳統(tǒng)的雙柵刻蝕工藝制造的一個(gè)半導(dǎo)體器件的截面圖；圖7是采用傳統(tǒng)的雙柵刻蝕工藝制造的一個(gè)半導(dǎo)體器件的截面圖；圖8是采用傳統(tǒng)的雙柵刻蝕工藝制造的另一個(gè)半導(dǎo)體器件的截面圖；圖9是采用傳統(tǒng)的雙柵刻蝕工藝制造的另一個(gè)半導(dǎo)體器件的截面圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明的實(shí)施例加以說(shuō)明，其中類似的組件被冠以類似的標(biāo)號(hào)。圖1A至1H是表示根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的制造方法的連續(xù)步驟的截面圖。在第一實(shí)施例中，進(jìn)行雙柵刻蝕處理，按期望的形狀分別設(shè)置N型硅層和P型硅層。應(yīng)當(dāng)注意，根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法可以用于制造高速DRAM、SRAM、永久性存儲(chǔ)器，如閃存等，并且可以用于制造具有期望的結(jié)構(gòu)的晶體管的柵極。
如圖1A所示，柵絕緣膜102形成于硅襯底101上，它又成為柵極層的基礎(chǔ)層(underlying layer)。在形成柵絕緣膜102之前，對(duì)硅襯底101可以進(jìn)行多種處理，如雜質(zhì)注入、刻蝕、拋光和熱處理。但是，在形成柵絕緣膜102之前，硅襯底101并不是一定要進(jìn)行這些步驟的處理。例如，柵絕緣膜102可以在批量氧化室、單晶片氧化系統(tǒng)或CVD裝置中形成。取決于有柵極的晶體管應(yīng)當(dāng)具有的特性，柵絕緣膜102可以由以下一組材料中的一種來(lái)制成，氧化硅、氮化硅、氮氧化硅、如氧化鉭的金屬氧化物，等。
在形成柵絕緣膜102之后，利用CVD或類似的技術(shù)，在已形成的結(jié)構(gòu)的整個(gè)表面上，形成柵硅層103。然后，光致抗蝕劑掩膜104被形成于柵硅層103的一部分上，也就是即將形成N型區(qū)的部分以外的部分。以光致抗蝕劑掩膜104為注入掩膜，進(jìn)行N型注入處理，把N型雜質(zhì)注入到柵硅層103的該部分中，從而形成N型柵硅層105。N型雜質(zhì)可以是P或As，或者在硅晶體中替換硅原子時(shí)可以釋放電子的其它化合物。
在N型柵硅層105形成以后，用等離子清洗或常見(jiàn)的用酸的濕法刻蝕工藝等處理過(guò)程，將光致抗蝕劑掩膜104去除。之后，如圖1B所示，另一個(gè)光致抗蝕劑掩膜106被形成于柵硅層103的一部分上，也就是即將形成P型區(qū)域的部分以外的部分。把光致抗蝕劑掩膜106作為注入掩膜，進(jìn)行P型注入處理，把P型雜質(zhì)注入到柵硅層103的該部分，從而形成P型柵硅層107。P型雜質(zhì)可以是B，或者在硅晶體中替換硅原子時(shí)可以釋放空穴的其它化合物，如BF2。
在N型柵硅層105和P型柵硅層107被形成以后，用通常的CVD或PVD工藝，在其上形成金屬膜108，如圖1C所示。金屬膜108可以是金屬的單層膜，如W、WN、WSi、Ti、TiN、Pt和Co。另一種作法是，金屬膜108可以由多個(gè)金屬層組合而成的多層膜。如圖1D所示，然后，在金屬膜108上形成硬掩膜109。硬掩膜109將被用于形成柵極的工藝過(guò)程中。硬掩膜109的形成采用了刻蝕工藝，如干法刻蝕，這種刻蝕工藝用于由CVD等工藝形成的單層膜，如氧化硅膜、氮化硅膜、氮氧化硅(SiON)膜、或無(wú)定形碳膜，或者用于由這些單層膜組成的多層膜，從而提供一個(gè)具有期望的形狀的掩膜。
硬掩膜109形成以后，利用硬掩膜109對(duì)金屬膜108進(jìn)行干法刻蝕，直到N型柵硅層105和P型柵硅層107暴露出來(lái)，如圖1E所示。最好能以這樣的方式來(lái)進(jìn)行該干法刻蝕處理，即，讓金屬膜108的側(cè)表面盡可能地豎直。另一個(gè)希望是該干法刻蝕使N型柵硅層105和P型柵硅層107被刻蝕的盡可能少。在一個(gè)具體的實(shí)例中，N型柵硅層105和P型柵硅層107應(yīng)當(dāng)被刻蝕10到30nm的深度。否則，金屬膜108將具有不希望的側(cè)表面，沒(méi)有豎直的側(cè)表面。
在處理了金屬膜108露出了N型柵硅層105和P型柵硅層107的部分區(qū)域以后，用硬掩膜109和金屬膜108為掩膜，進(jìn)行N型雜質(zhì)注入，如圖1F所示。期望的是，注入該N型雜質(zhì)，直至P型柵硅層107上被去除了金屬膜108的部分(也就是將在后面用刻蝕去除的部分)呈現(xiàn)N型導(dǎo)電性。該N型雜質(zhì)注入在P型柵硅層107中形成了N-型硅區(qū)110。在N型柵硅層105中，在金屬膜108被去除了的部分，形成了N+型硅區(qū)111。N+型硅區(qū)111的雜質(zhì)濃度高于N型柵硅層105的雜質(zhì)濃度。
如圖1G所示，用硬掩膜109和金屬膜108為掩膜，注入P型雜質(zhì)，代替N型雜質(zhì)。在這種情形下，期望的是，注入該P(yáng)型雜質(zhì)，直至N型柵硅層105上被去除了金屬膜108的部分，呈現(xiàn)P型導(dǎo)電性。該P(yáng)型雜質(zhì)注入在N型柵硅層105中形成了P-型硅區(qū)112。在P型柵硅層107中，在金屬膜108被去除了的部分，形成了P+型硅區(qū)113。P+型硅區(qū)113的雜質(zhì)濃度高于P型柵硅層107的雜質(zhì)濃度。
圖2是在將要用刻蝕去除的N型硅層105和P型柵硅層107的部分(即，N+型硅區(qū)111和N-型硅區(qū)110)中注入的N型雜質(zhì)的數(shù)量與刻蝕率的關(guān)系示意圖。曲線“a”代表額外注入了N型雜質(zhì)(P)的N型柵硅層105的刻蝕率，而曲線“b”代表額外注入了N型雜質(zhì)(P)的P型柵硅層107的刻蝕率。這里假定，在N型雜質(zhì)注入前，P和B被以2×1020原子/cm3的量被分別注入到N型柵硅層105和P型柵硅層107中。當(dāng)N型雜質(zhì)(P)注入過(guò)程把注入的P的數(shù)量提高時(shí)，P型柵硅層107將被刻蝕和去除的區(qū)域的導(dǎo)電型將從P型變?yōu)镹型。從圖2中可以看出，隨著注入的N型雜質(zhì)的數(shù)量的提高，含被注入的N型雜質(zhì)的N型柵硅層105的刻蝕率與含被注入的N型雜質(zhì)的P型柵硅層107的刻蝕率間的差別在減小。當(dāng)在P型雜質(zhì)注入過(guò)程中把P型雜質(zhì)(B)注入的時(shí)候，可以觀察到這一現(xiàn)象。
在N型雜質(zhì)或P型雜質(zhì)被注入以后，用硬掩膜109作注入掩膜，進(jìn)行干法刻蝕。N型柵硅層105和P型柵硅層107因此被形成如圖1H所示的圖形。該形成圖形的過(guò)程去除了N-型硅區(qū)110和N+型硅區(qū)111。結(jié)果，N型柵硅層105和P型柵硅層107獲得了期望的形狀。由于該形狀，層105和106獲得了期望的柵極形狀。
在該實(shí)施例中，在將要用刻蝕方法將N型柵硅層105和P型柵硅層107形成圖形前，N型雜質(zhì)和P型雜質(zhì)被注入到N型柵硅層105將被去除的區(qū)域和P型柵硅層107將被去除的區(qū)域。N型柵硅層105和P型柵硅層107間的刻蝕率的差別因而被減小。這抑制了不期望的刻蝕情況的發(fā)生，如側(cè)蝕、成錐形等。所以，N型柵硅層105和P型柵硅層107具有豎直的側(cè)表面。而且，由于刻蝕率間的差別小，這里所進(jìn)行的期望的雙柵刻蝕工藝過(guò)程，將N型柵硅層105和P型柵硅層107的寬度的差別最小化，并將N型區(qū)和P型區(qū)的殘留柵絕緣膜102的厚度的差別最小化。
圖3是表示根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的制造方法的一個(gè)步驟的截面圖。該第二實(shí)施例類似于第一實(shí)施例，只是在N型雜質(zhì)和P型雜質(zhì)注入之前，薄絕緣膜114被形成于N型硅層105和P型硅層107上。更具體地講，薄絕緣膜114被形成于層105和層107的將要用刻蝕去除的區(qū)域。在下述的方法中，N型雜質(zhì)被注入到N型柵硅層105和P型柵硅層107將要被刻蝕的那些區(qū)域。如果不用N型雜質(zhì)，P型雜質(zhì)也可以被注入。在這種情況下，會(huì)取得類似的優(yōu)點(diǎn)。
在第二實(shí)施例中，進(jìn)行類似于圖1A至1E的步驟，從而把金屬膜108按期望的形狀設(shè)置。然后，進(jìn)行CVD或類似的工藝處理，在已形成結(jié)構(gòu)的整個(gè)表面上形成絕緣膜114，它可以是Si3N4膜或SiO2膜，約3nm到20nm厚，如圖3所示。在薄絕緣膜114形成以后，透過(guò)絕緣膜114把N型雜質(zhì)注入到N型柵硅層105和P型柵硅層107被要用刻蝕去除的那些區(qū)域中。期望的是，注入該N型雜質(zhì)，直至P型柵硅層107上將被去除的部分呈現(xiàn)N型導(dǎo)電性。之后，在類似于圖1H所示的工藝過(guò)程中，N-型硅區(qū)110、N+型硅區(qū)111和薄絕緣膜114被刻蝕處理去除。由此，N型柵硅層105和P型柵硅層107被按期望的形狀形成了圖形。
需要注意，作為N型雜質(zhì)被離子注入的元素，可能會(huì)穿過(guò)柵硅層103和柵絕緣膜102，到達(dá)硅襯底101。如果發(fā)生這種情形，晶體管的特性會(huì)發(fā)生不期望的變化，導(dǎo)致半導(dǎo)體器件不正常工作的可能性。在本實(shí)施例中，薄絕緣膜114被形成于N型柵硅層105和P型柵硅層107被要用刻蝕去除的那些區(qū)域中，N型雜質(zhì)透過(guò)薄絕緣膜114被注入。所以，所說(shuō)的元素，也就是N型雜質(zhì)，被阻止穿過(guò)柵硅層103或柵絕緣膜102。第二實(shí)施例取得了與第一實(shí)施例類似的其它優(yōu)點(diǎn)。
圖4是表示根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的制造方法的一個(gè)步驟的截面圖。在本實(shí)施例中，N型雜質(zhì)或P型雜質(zhì)被注入到N型柵硅層105和P型柵硅層107被要用刻蝕去除的那些區(qū)域中，并且金屬膜108的一部分保留在N型柵硅層105和P型柵硅層107的這些區(qū)域中。在下述方法中，把N型雜質(zhì)注入到N型柵硅層105和P型柵硅層107被要被刻蝕的那些區(qū)域中。如果不用N型雜質(zhì)，也可以用P型雜質(zhì)。在情形下，將取得類似的優(yōu)點(diǎn)。
在第三實(shí)施例中，進(jìn)行類似于圖1A至1D的步驟，從而在金屬膜108上按期望的形狀形成硬掩膜109。在硬掩膜109形成以后，在金屬膜108上進(jìn)行刻蝕，從而把金屬膜108設(shè)備成期望的形狀。按這樣的方式進(jìn)行刻蝕，使得金屬膜108覆蓋著N型柵硅層105和P型柵硅層107的那些部分不完全被去除，如圖4所示。換言之，金屬膜108的殘留部分被留在N型硅層110和N+型硅層111上。
以估計(jì)的刻蝕時(shí)間長(zhǎng)度T對(duì)金屬膜108進(jìn)行刻蝕，該時(shí)間過(guò)后，金屬膜108留在N型硅層110和N+型硅層111上的部分的厚度約為5到20nm厚，只要金屬膜108由單一金屬膜構(gòu)成即可。更具體地說(shuō)，刻蝕時(shí)間長(zhǎng)度T由以下關(guān)系來(lái)表達(dá)T＝(X-Z)×(Y)/(X)其中，X是金屬膜108的厚度(nm)，Y是從等離子開(kāi)始發(fā)射到刻蝕結(jié)束的時(shí)間長(zhǎng)度(sec)，Z是金屬膜108的殘留部分就有的厚度(nm)。
金屬膜可以由WSi構(gòu)成，并具有光傳導(dǎo)性能。在此情形下，可以用光的干涉來(lái)監(jiān)測(cè)金屬膜108的殘留部分的厚度。當(dāng)每個(gè)殘留部分的厚度達(dá)到期望值，停止刻蝕。通過(guò)這種方式，金屬膜108的殘留部分的厚度可以被調(diào)整為5到20nm。
金屬膜108可以是多層膜，而不是單層膜。這樣的話，如下所述，金屬膜108的刻蝕可以停止于金屬膜108的兩個(gè)相鄰層之間的界面處。假設(shè)金屬膜108由兩層組成，由W構(gòu)成的頂層和由WN或TiN構(gòu)成的底層。此時(shí)，只有頂層，即W層，被刻蝕；底層，即WN或TiN層根據(jù)本沒(méi)有實(shí)質(zhì)上被刻蝕。
如果頂層和底層分別由W和WN構(gòu)成，用常用的感應(yīng)線圈的干法刻蝕系統(tǒng)，按以下條件進(jìn)行刻蝕SF6(或NF3)＝20sccm；N2＝50sccm；Cl2＝70sccm；氣氛壓力3mT；等離子功率700W；偏置功率30W；工作臺(tái)溫度20℃。在這些條件下，N2應(yīng)當(dāng)被加入到含F(xiàn)的氣體系統(tǒng)中，以把W的刻蝕率調(diào)整到WN的刻蝕率的至少1.5倍。如果頂層和底層分別由W和TiN構(gòu)成，也采用常用的帶感應(yīng)線圈的干法刻蝕系統(tǒng)，按以下條件進(jìn)行刻蝕SF6(或NF3)＝50sccm；N2＝50sccm；氣氛壓力3mT；等離子功率700W；偏置功率30W；工作臺(tái)溫度20℃。
金屬膜108被刻蝕以后，透過(guò)金屬膜108的殘留部分，把N型雜質(zhì)注入到N型柵硅層105和P型柵硅層107被要被刻蝕去除的那些區(qū)域中。期望的是，注入該N型雜質(zhì)，直至P型柵硅層107的那些部分，即，金屬膜108將要被從其上去除的那些部分，呈現(xiàn)N型導(dǎo)電性。然后，進(jìn)行類似于圖1H所示的步驟，從而去除N-型硅區(qū)110和N+型硅區(qū)111，以及金屬膜108的殘留部分。經(jīng)過(guò)這樣的處理，N型柵硅層105和P型柵硅層107獲得期望的形狀。
在該實(shí)施例中，透過(guò)金屬膜108的殘留部分來(lái)注入N型雜質(zhì)。這防止了作為N型雜質(zhì)被注入的元素等穿過(guò)柵硅層103和柵絕緣膜102到達(dá)硅襯底101，而無(wú)需形成象圖5所示那樣的薄絕緣膜。金屬膜108的殘留部分可以例如通過(guò)調(diào)整刻蝕金屬膜108的時(shí)間來(lái)獲得。所以，本實(shí)施例取得了類似于第二實(shí)施例的優(yōu)點(diǎn)，但不進(jìn)行額外的步驟。本實(shí)施例的其它優(yōu)點(diǎn)類似于第一實(shí)施例。
這里假定所述的干法刻蝕系統(tǒng)是具有感應(yīng)線圈的等離子裝置，盡管可以采用另一種使用微波或UHF波的高密度等離子裝置，或ECR裝置。上述的干法刻蝕的工藝條件僅為示例之目的。它們可以按刻蝕裝置的類型以及金屬膜108的成份根據(jù)需要進(jìn)行改變。金屬膜108可以由除了上述的W、WN、TiN、WSi、Ti、TiN、Pt、和Co以外的金屬構(gòu)成。在上述的實(shí)施例中，N型柵硅層105被首先形成(圖1A)，P型柵硅層107然后形成(圖1B)。形成這些層的順序可以反過(guò)來(lái)。
由于上述的實(shí)施例僅是作為說(shuō)明的示例，本發(fā)明并不局限于上述的實(shí)施例，本領(lǐng)域的技術(shù)人員可以很容易地以其為基礎(chǔ)做出各種改變的方案，但并不超出本發(fā)明的范圍。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，其特征在于，包括以下連續(xù)的步驟在硅襯底上連續(xù)地形成柵絕緣膜和硅層；從所述硅層形成P型和N型硅層；利用具有柵極圖形的注入掩膜把P型或N型雜質(zhì)注入到所述P型和N型硅層；利用具有柵極圖形的刻蝕掩膜有選擇地刻蝕所述P型和N型硅層，以留下P型和N型柵極。
2.如權(quán)利要求1所述的方法，其特征在于，在所述形成P型和N型硅層的步驟與所述注入步驟之間還包括以下步驟在所述P型和N型硅層上淀積金屬膜；使用所述注入掩膜，通過(guò)有選擇的刻蝕，對(duì)所述金屬膜形成圖形。
3.如權(quán)利要求2所述的方法，其特征在于，所述形成圖形的步驟使得所述形成了圖形的金屬膜從所述P型和N型硅層的部分暴露出來(lái)。
4.如權(quán)利要求3所述的方法，其特征在于，在所述形成圖形的步驟與所述注入步驟之間，還包括步驟在所述形成了圖形的金屬膜和所述P型和N型硅層的所述部分之上淀積絕緣層。
5.如權(quán)利要求4所述的方法，其特征在于，所述絕緣層包括氧化硅、氮化硅、氮氧化硅和金屬氧化物中的一種。
6.如權(quán)利要求4所述的方法，其特征在于，所述絕緣層3到20nm厚。
7.如權(quán)利要求2所述的方法，其特征在于，所述形成圖形的步驟使得所述形成了圖形的金屬膜不從所述P型和N型硅層暴露出來(lái)。
8.如權(quán)利要求7所述的方法，其特征在于，所述金屬膜包括多個(gè)不同的金屬層，所述形成圖形的步驟停止于所述金屬層的兩個(gè)相鄰層間的界面。
9.如權(quán)利要求1所述的方法，其特征在于，所述注入步驟注入五價(jià)的P型雜質(zhì)元素或五價(jià)的P型雜質(zhì)元素的化合物。
10.如權(quán)利要求1所述的方法，其特征在于，所述注入步驟注入三價(jià)的N型雜質(zhì)元素或三價(jià)的N型雜質(zhì)元素的化合物。
11.如權(quán)利要求1所述的方法，其特征在于，所述注入步驟注入P型雜質(zhì)，直至所述N型硅層呈現(xiàn)P型導(dǎo)電性。
12.如權(quán)利要求1所述的方法，其特征在于，所述注入步驟注入N型雜質(zhì)，直至所述P型硅層呈現(xiàn)N型導(dǎo)電性。
13.如權(quán)利要求1所述的方法，其特征在于，所述注入掩膜和所述刻蝕掩膜是通常的掩膜。
全文摘要
一種制造具有雙柵結(jié)構(gòu)的半導(dǎo)體器件的方法，包括在不同的區(qū)域形成P型和N型柵硅層；向P型和N型柵硅層中注入P型和N型雜質(zhì)；在P型和N型柵硅層上淀積一層金屬膜；利用具有柵極圖形的掩膜對(duì)金屬膜形成圖形；利用掩膜和形成圖形的金屬膜對(duì)P型和N型柵硅層進(jìn)行形成圖形，以留下P型和N型柵硅電極。
文檔編號(hào)H01L21/8238GK1691297SQ20051006875
公開(kāi)日2005年11月2日 申請(qǐng)日期2005年4月28日 優(yōu)先權(quán)日2004年4月28日
發(fā)明者大內(nèi)雅彥 申請(qǐng)人:爾必達(dá)存儲(chǔ)器股份有限公司