專利名稱：靜電放電引導(dǎo)組件及應(yīng)用此組件的混合式電源的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種應(yīng)用于具有混合式電源(mixed power)的集成電路(integrated circuit)的靜電放電(ElectrostaticDischarge，以下簡稱ESD)引導(dǎo)組件(conduction device)，且特別是有關(guān)于一種可使此集成電路上具有相似電壓準(zhǔn)位的各電源總線之間達(dá)到噪聲(noise)隔離以及ESD引導(dǎo)功效的ESD引導(dǎo)組件。
先前技術(shù)具有混合式電源的集成電路已被廣泛地應(yīng)用在各種電子裝置中。此種集成電路例如是包括多個具有不同功能的電路，并使用多個電源供應(yīng)器來供應(yīng)這些不同功能的電路的運作?；旌鲜诫娫吹募呻娐返奶攸c是具有多電源定域(multiple power domain)，各電源定域內(nèi)的電路系分別耦接至一電源供應(yīng)器的總線網(wǎng)絡(luò)，而各電源供應(yīng)器的總線網(wǎng)絡(luò)彼此之間系互相分離。
舉例而言，于具有數(shù)字電路及模擬電路的集成電路中，通常會提供一具有數(shù)字電源供應(yīng)器的總線網(wǎng)絡(luò)的數(shù)字定域來與此數(shù)字電路耦接，并且提供一具有模擬電源供應(yīng)器的總線網(wǎng)絡(luò)的模擬定域來與此模擬電路耦接。其中，數(shù)字電路供應(yīng)器的總線網(wǎng)絡(luò)系同時具有數(shù)字電源端總線與數(shù)字接地端總線，而模擬電路供應(yīng)器的總線網(wǎng)絡(luò)系同時具有模擬電源端總線與模擬接地端總線。
然而，有些混合式電源的集成電路系包括多個數(shù)字定域而不包括任何模擬定域，有些則是包括多個數(shù)字定域以及一個模擬定域。此外，有些混合式電源的集成電路系包括多個模擬定域而不包括任何數(shù)字定域，而有些則是包括多個模擬定域以及一個數(shù)字定域。各獨立定域的電源供應(yīng)器的總線網(wǎng)絡(luò)會采分離提供，以避免在不同定域內(nèi)的電路間產(chǎn)生噪聲耦合的現(xiàn)象，并且讓各分離定域上的電路能夠具有大小不同的供應(yīng)電壓。
請參照圖1，其繪示乃一種傳統(tǒng)具有混合式電源的集成電路的電路示意圖。于圖1中，一輸入/輸出接腳10系耦接至集成電路上之一內(nèi)部電11。接腳10與全域電源供應(yīng)端(global powersupply)VCCO的總線12之間的ESD保護(hù)系由二極管(diode)13來提供，而接腳10與全域接地端(global ground)VSSO的總線14之間的ESD保護(hù)系由二極管15來提供。內(nèi)部電路11系與局部電源供應(yīng)端(localpower supply)VCCI的總線16以及局部接地端(local ground)VSSI的總線17耦接。
耦接于局部電源供應(yīng)端VCCI的總線16與局部接地端VSSI的總線17之間的ESD箝位電路(ESD clamp)18系依據(jù)電路的運作原理來操作，以避免在ESD事件中，局部電源供應(yīng)端VCCI的總線16與局部接地端VSSI的總線17兩者之間的電壓差超過安全的準(zhǔn)位。二極管19的陰極(cathode)系與局部電源供應(yīng)端VCCI的總線16耦接，而其陽極(anode)則是與局部接地端VSSI的總線17耦接。二極管19系用以于ESD事件中提供保護(hù)，以避免局部接地端VSSI的總線17上的電壓超過局部電源供應(yīng)端VCCI的總線16上的電壓。
于圖1中，全域電源供應(yīng)端VCCO的總線12與局部電源供應(yīng)端VCCI的總線16系通過一ESD引導(dǎo)組件(ESD conduction cell)21而耦接在一起。同樣地，全域接地端VSSO的總線14與局部接地端VSSI的總線17系通過一ESD引導(dǎo)組件20而耦接在一起。在習(xí)知技術(shù)中，通常利用如圖2或圖3所示的電路來作為ESD引導(dǎo)電路。
當(dāng)集成電路于正常操作中，ESD引導(dǎo)電路系用以將位于不同電源定域上的總線之間加以隔離。但當(dāng)集成電路于ESD事件中，ESD引導(dǎo)電路系于各分離電源的總線之間提供一電流流通路徑。然而，由于前述的ESD引導(dǎo)電路所提供的電阻值為一有限值，而此有限的電阻值將可能于ESD事件中使全域接地端VSSO的總線14與局部接地端VSSI的總線17之間形成隔離的狀態(tài)，如此一來，將對預(yù)定的ESD引導(dǎo)路徑造成影響。是故，上述電路只能夠于某些狀況下如預(yù)期般穩(wěn)定地工作，茲詳細(xì)說明于下。其中，有限的ESD引導(dǎo)電路的電阻系以電阻符號標(biāo)示于圖1中的ESD引導(dǎo)組件20的方塊內(nèi)。
當(dāng)一個ESD脈波(pulse)輸入接腳10時，此ESD電流假設(shè)可以沿著圖1中的路徑1經(jīng)由ESD引導(dǎo)組件20及ESD箝位電路18來放電，如此一來，內(nèi)部電路11系可以得到安全的保護(hù)，而不會受到ESD電流的破壞。然而，當(dāng)ESD引導(dǎo)組件20的電阻很大時，將導(dǎo)致很大電壓差，此時，ESD電流系會沿著圖1中的路徑2來放電，如此一來，將造成內(nèi)部電路11內(nèi)的組件承受過壓并且因而損壞。
由上述說明可知，在某些狀態(tài)下混合式電源的集成電路中并沒有適當(dāng)?shù)腅SD路徑。因此，如何提供一種能夠應(yīng)用于具有混合式電源的集成電路，且能夠克服不同電源之間可能產(chǎn)生的噪聲，以及于ESD事件中能夠具有低電阻放電的ESD引導(dǎo)組件，實在是當(dāng)前極重要的課題之一。

發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的就是在提供一種整流用的組件以及應(yīng)用此組件的集成電路。此組件對于例如是發(fā)生在ESD事件中的短逆偏電壓脈波(short reverse bias voltage pulse)具有良好的傳導(dǎo)性，因此，此組件非常適合作為混合式電源的集成電路上供應(yīng)導(dǎo)體(conductor)之間的ESD引導(dǎo)組件。
根據(jù)本發(fā)明的目的，提出一種組件，用以耦接于一第一導(dǎo)體與一第二導(dǎo)體之間。此組件包括一二極管、一晶體管(transistor)、一植入?yún)^(qū)域(implant region)、一連接器(connector)及一控制電路。二極管系具有一陽極及一陰極于一半導(dǎo)體基底(semiconductorsubstrate)之中，二極管的陽極系耦接至第一導(dǎo)體。晶體管系具有一源極(source)及一漏極(drain)于該半導(dǎo)體基底之中，且晶體管具有一柵極(gate)。晶體管的柵極系耦接至晶體管的源極與第二導(dǎo)體。植入?yún)^(qū)域系位于半導(dǎo)體基底之中，并且圍繞(surround)于晶體管的源極與漏極的四周。植入?yún)^(qū)域系具有一與半導(dǎo)體基底具有相同導(dǎo)電性的傳導(dǎo)區(qū)域(conductive region)。連接器用以電性耦接二極管的陰極與晶體管的漏極?？刂齐娐废雕罱又林踩?yún)^(qū)域。當(dāng)一短電壓脈波(voltage pulse)影響(affect)第一導(dǎo)體及第二導(dǎo)體時，控制電路系施加一偏壓電壓(bias voltage)至植入?yún)^(qū)域。控制電路所施加的偏壓電壓系有助于將載子注入至半導(dǎo)體基底，以使短電壓脈波的載子能夠由二極管的陽極經(jīng)由半導(dǎo)體基底而放電至晶體管的源極。
依據(jù)本發(fā)明之一實施例，半導(dǎo)體基底系為一p型基底(p-typesubstrate)，植入?yún)^(qū)域系為一p型植入?yún)^(qū)(p-type implant)。本實施例的二極管系為位于該半導(dǎo)體基底之中之一n型井(n-typewell)，且于此n型井之中系具有一p型植入?yún)^(qū)，以作為二極管的陽極。此結(jié)構(gòu)系于半導(dǎo)體基底上介于二極管的陽極與晶體管的源極間建立一硅控整流器(silicon controlled rectifier，以下簡稱SCR)。SCR系可通過控制電路將載子經(jīng)由植入?yún)^(qū)域注入至半導(dǎo)體基底來致能(enable)。
依據(jù)本發(fā)明的實施例，控制電路系包括一電壓選擇器(voltageselector)。不論第一導(dǎo)體上之一電壓或第二導(dǎo)體上之一電壓那個較高，電壓選擇器系依據(jù)第一導(dǎo)體上的電壓或第二導(dǎo)體上的電壓產(chǎn)生一輸出。電壓選擇器的輸出系用于一感應(yīng)器(sensor)。感應(yīng)器系感應(yīng)電壓選擇器所輸出的短電壓脈波(short voltage pulse)，并據(jù)以產(chǎn)生一脈波于偏壓電壓上。感應(yīng)器例如是包括一高通濾波器(highpass filter)及一緩沖器(buffer)。高通濾波器例如是通過一電容與一電阻串聯(lián)并且耦接至參考電壓來實行。緩沖器例如是通過一串反向器(inverter string)來實行。緩沖器系依據(jù)出現(xiàn)于高通濾波器的輸出上的短電壓脈波而產(chǎn)生脈波于偏壓電壓上。高通濾波器系用以使發(fā)生于ESD事件中的短電壓脈波通過，而將第一導(dǎo)體及第二導(dǎo)體上之一般的電壓變動濾掉，其系包括將一般開啟狀態(tài)時的電壓變動濾掉。大體而言，于一般操作狀態(tài)期時，控制電路系將植入?yún)^(qū)域上的電壓拉至零，以避免發(fā)生閂鎖(latch up)的現(xiàn)象。而于ESD事件中，控制電路系經(jīng)由植入?yún)^(qū)域而將電流注入至半導(dǎo)體基底，以降低引導(dǎo)電流的觸發(fā)電壓。
在一些實施例中，系會增設(shè)一附加整流器。附加整流器例如是二極管或是剛剛所描述的引導(dǎo)組件，其系以與引導(dǎo)組件反向且采取并聯(lián)的方式來設(shè)置，以提供反向的電流引導(dǎo)路徑。也就是說，當(dāng)附加整流器為二極管時，則二極管的陽極系耦接至第二導(dǎo)體，而其陰極則耦接至第一導(dǎo)體。
如同前述，依據(jù)本發(fā)明的實施例，第一導(dǎo)體與第二導(dǎo)體系為集成電路上電壓供應(yīng)總線導(dǎo)體，其系用以攜帶大小相近的電壓，例如是用以攜帶大小相等的電壓，或是用以攜帶大小不相等的電壓，且其電壓差系比單一二極管或二極管串(diode string)的順偏啟動電壓(forward bias turn on voltage)還要小。引導(dǎo)組件系于ESD事件中，作為電壓供應(yīng)總線導(dǎo)體之間的傳導(dǎo)。
根據(jù)本發(fā)明的另一目的，提出一種具有多電源定域(multiplepower domains)的集成電路。此集成電路系形成于一半導(dǎo)體基底上。集成電路包括一第一導(dǎo)體、一第二導(dǎo)體及一引導(dǎo)組件。第一導(dǎo)體及第二導(dǎo)體系位于半導(dǎo)體基底上，且第一導(dǎo)體用以與一第一電源定域之一第一供應(yīng)電壓(power supply voltage)耦接， 而第二導(dǎo)體用以與一第二電源定域之一第二供應(yīng)電壓耦接。如同前述的引導(dǎo)組件系耦接于第一導(dǎo)體與第二導(dǎo)體之間，用以于ESD事件中，將ESD電流排出。在一個實施例中，第一供應(yīng)電壓系為第一電源定域之一第一正電壓，而第二供應(yīng)電壓系為第二電源定域之一第二正電壓。在另一個實施例中，第一供應(yīng)電壓系為第一電源定域之一第一接地參考電壓(ground reference voltage)，而第二供應(yīng)電壓系為集成電路上的第二電源定域之一第二接地參考電壓。
根據(jù)本發(fā)明的再一目的，提出另一種具有多電源定域的集成電路。此集成電路包括一共通導(dǎo)體(common conductor)、第一導(dǎo)體、第二導(dǎo)體、第一引導(dǎo)組件及第二引導(dǎo)組件。共通導(dǎo)體系用以引導(dǎo)ESD電流(conduction of ESD discharge current)。第一導(dǎo)體及一第二導(dǎo)體系位于半導(dǎo)體基底上，第一導(dǎo)體用以與一第一電源定域之一第一供應(yīng)電壓耦接，而第二導(dǎo)體用以與一第二電源定域之一第二供應(yīng)電壓耦接。如同前述的第一引導(dǎo)組件系耦接于第一導(dǎo)體與共通導(dǎo)體之間。如同前述的第二引導(dǎo)組件系耦接于第二導(dǎo)體與共通導(dǎo)體之間。因此，在此具有共通導(dǎo)體的集成電路中，從第一導(dǎo)體至共通導(dǎo)體以及從共通導(dǎo)體至第二導(dǎo)體系存在一放電路徑。
本發(fā)明所教導(dǎo)的引導(dǎo)組件系耦接于電源供應(yīng)導(dǎo)體之間，其基本的結(jié)構(gòu)系由一二極管串聯(lián)一NMOS晶體管組成，且于NMOS晶體管的源極與漏極的周圍具有一P型保護(hù)環(huán)(p-type ring，以下簡稱P-RING)。于ESD事件中，位于基底上的SCR系可通過控制電路來致能。在一般的操作狀態(tài)期間，引導(dǎo)組件系能夠避免各電源供應(yīng)導(dǎo)體之間的噪聲干擾，并且只允許非常低的漏電流(leakage current)存在。在ESD事件中，SCR系被觸發(fā)。當(dāng)ESD電流經(jīng)由SCR排出時，SCR系建立一個只需低維持電壓(low holding voltage)的低壓降路徑(lowvoltage drop path)，以達(dá)到ESD放電的功效。在多電源集成電路中，引導(dǎo)組件可用以耦接多電源定域上的電源供應(yīng)總線，并于ESD事件中，提供ESD電流一個良好的傳導(dǎo)路徑。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細(xì)說明如下
圖1繪示乃一種傳統(tǒng)具有混合式電源的集成電路的電路示意圖。
圖2繪示乃圖1中的ESD引導(dǎo)電路之一種電路示意圖。
圖3繪示乃圖1中的ESD引導(dǎo)電路的另一種電路示意圖。
圖4繪示乃本發(fā)明一較佳實施例之一種引導(dǎo)組件的基本結(jié)構(gòu)的電路示意圖。
圖5其繪示乃圖4中的引導(dǎo)組件的橫截面的結(jié)構(gòu)示意圖。
圖6繪示乃一種可與圖4及圖5中的引導(dǎo)組件搭配使用的環(huán)形控制電路的電路示意圖。
圖7繪示乃本發(fā)明的較佳實施例之一種具有混合式電源的集成電路的電路示意圖。
圖8繪示乃本發(fā)明的較佳實施例的另一種具有混合式電源的集成電路的電路示意圖。
圖9繪示乃本發(fā)明較佳實施例的另一種引導(dǎo)組件的基本結(jié)構(gòu)的電路示意圖。
具體實施方式請參照圖4，其繪示乃本發(fā)明一較佳實施例之一種引導(dǎo)組件的基本結(jié)構(gòu)的電路示意圖。引導(dǎo)組件100系耦接于第一導(dǎo)體101與第二導(dǎo)體102之間。其中，第一導(dǎo)體101與第二導(dǎo)體102所攜帶的電壓大小系互相接近。舉例而言，在本實施例中，第一導(dǎo)體101與第二導(dǎo)體102系分別作為接地電位VSS(1)與VSS(2)的電壓供應(yīng)總線。然而，第一導(dǎo)體101與第二導(dǎo)體102也可以分別作為集成電路上相互分離的電源定域的供應(yīng)電位VCC(1)與VCC(2)的電壓供應(yīng)總線。
引導(dǎo)組件100包括二極管105及晶體管106。二極管105的陽極系耦接至第一導(dǎo)體101，而其陰極系耦接至晶體管106的漏極。晶體管106的柵極與源極系與第二導(dǎo)體102耦接。植入?yún)^(qū)域107系設(shè)置于晶體管106的源極與漏極的周圍，如圖4中所示的P-RING。植入?yún)^(qū)域107與本實施例的基底一樣具有p型導(dǎo)電性(p-typeconductivity)。實施例中形成于p型基底之中的晶體管106系為一n通道MOS型晶體管(n-channel MOS type transistor)。由于二極管105、植入?yún)^(qū)域107及晶體管106的結(jié)構(gòu)導(dǎo)致于基底之中介于二極管105的陽極與晶體管106的源極之間形成一SCR組件(繪示于圖5)。環(huán)形控制電路(ring control circuit)108系在線段109上提供一偏壓信號(bias signal)VX給植入?yún)^(qū)域107。環(huán)形控制電路108系與第一導(dǎo)體101及第二導(dǎo)體102耦接，其耦接的線路未繪示于圖4中。在本實施例中，偏壓信號VX通常為接地信號。例如是于ESD事件中造成一短電壓脈波(short voltage pulse)時，環(huán)形控制電路108系會產(chǎn)生一短正脈波(short positive pulse)使載子(carrier)能夠經(jīng)由P-RING而注入至基底，以降低位于二極管105的陽極與晶體管106的源極間的SCR組件的觸發(fā)電壓。
在一些實施例中，系會在圖1中的第二導(dǎo)體102與第一導(dǎo)體101之間以反向的方式并聯(lián)一個如二極管110的整流器。在本實施例中，二極管110的陽極系與第二導(dǎo)體102耦接，而其陰極系與第一導(dǎo)體101耦接。此整流器系用以協(xié)助引導(dǎo)組件100來提供第一導(dǎo)體101與第二導(dǎo)體102之間的隔離。然而，在有些實施例中系不需要并聯(lián)此整流器。
為了更清楚地說明圖4中的引導(dǎo)組件100的二極管105、晶體管106及植入?yún)^(qū)域107的結(jié)構(gòu)，請參照圖5，其繪示乃圖4中的引導(dǎo)組件的橫截面的結(jié)構(gòu)示意圖。引導(dǎo)組件包括p型半導(dǎo)體基底200。通過n型井(n-type well)201而形成于p型半導(dǎo)體基底200之中的二極管系具有一形成于n型井201之中的p型陽極接點202。一n型陰極接點203系包含于n型井201里面。p型半導(dǎo)體基底200之中之一NMOS晶體管系包括一n型漏極區(qū)205及一n型源極區(qū)206。此晶體管包括一柵極207，其系位于n型源極區(qū)206與n型漏極區(qū)205間的上方的信道區(qū)域。p型植入?yún)^(qū)域204系形成一環(huán)形，且環(huán)繞于n型漏極區(qū)205與n型源極區(qū)206的周圍，如圖5所示。二極管的n型陰極接點203系通過導(dǎo)體208而耦接至晶體管的n型漏極區(qū)205。導(dǎo)體208與p型半導(dǎo)體基底200以及p型植入?yún)^(qū)域204系電性隔離。晶體管的柵極207及n型源極區(qū)206系與導(dǎo)體209耦接。二極管的p型陽極接點202系與導(dǎo)體210耦接。P型植入?yún)^(qū)域204系通過導(dǎo)體211而耦接至如上所述的環(huán)形控制電路所產(chǎn)生的偏壓信號VX。
于圖5的p型半導(dǎo)體基底之中，以虛線所描繪的pnp或npn晶體管符號系為一SCR212的結(jié)構(gòu)，其系位于二極管的p型陽極接點202與晶體管的n型源極區(qū)206之間。于正常操作狀況中，此二極管及晶體管將呈現(xiàn)關(guān)閉狀態(tài)，而且實質(zhì)上不會有電流流過。而于ESD事件中，由于偏壓電壓VX系為正脈波，因而導(dǎo)致電荷載子能夠通過p型植入?yún)^(qū)域204而注入至基底，以降低SCR212的觸發(fā)電壓，進(jìn)而于導(dǎo)體209與導(dǎo)體210之間提供一個良好的ESD電流引導(dǎo)路徑。
在這個例子中，導(dǎo)體209系為攜帶供應(yīng)電壓VCCI的內(nèi)部電源供應(yīng)總線，而導(dǎo)體210則為攜帶全域供應(yīng)電壓VCCO的全域電源供應(yīng)總線。于本實施例中的內(nèi)部供應(yīng)電壓實質(zhì)上與全域供應(yīng)電壓具有相同的電壓準(zhǔn)位。導(dǎo)體209與導(dǎo)體210系可通過引導(dǎo)組件來隔離，如此系可將集成電路的各電源定域分開，而達(dá)到抗噪聲以及在習(xí)知技藝中的其它功效。
在一個實施例的單一手指結(jié)構(gòu)(single finger configuration)中，引導(dǎo)組件內(nèi)的晶體管的信道長度以及其信道寬度(其系分別為與n型源極區(qū)206與n型漏極區(qū)205之間的橫截面線段平行以及垂直的尺寸)系分別為0.5微米(micron)至1.0微米的數(shù)量級以及15微米的數(shù)量級。二極管則系與引導(dǎo)組件具有相似的尺寸。電源供應(yīng)總線系可配置于集成電路的周圍，而引導(dǎo)組件實質(zhì)上較佳地形成于電源供應(yīng)總線的下面，如圖5所示。
請參照圖6，其繪示乃一種可與圖4及圖5中的引導(dǎo)組件搭配使用的環(huán)形控制電路的電路示意圖。環(huán)形控制電路300系與攜帶供應(yīng)電壓VCCO的第一導(dǎo)體301及攜帶供應(yīng)電壓VCCI的第二導(dǎo)體302耦接。環(huán)形控制電路300系用以于線段303上產(chǎn)生偏壓電壓VX。環(huán)形控制電路300包括一電壓選擇器304及一感應(yīng)器。本實施例的感應(yīng)器系包括一高通濾波器305以及由串聯(lián)的反向器306與307所組成的驅(qū)動器。
電壓選擇器304包括一電阻310。電阻310系耦接于第一導(dǎo)體301與p通道晶體管311的漏極以及第一導(dǎo)體301與p通道晶體管312的柵極之間。第二導(dǎo)體302系與p通道晶體管312的漏極以及p通道晶體管311的柵極耦接。p信道晶體管311的源極系與其信道以及電壓選擇器304的輸出端313耦接。p信道晶體管312的源極系與其信道以及電壓選擇器304的輸出端313耦接。電壓選擇器304系選擇第一導(dǎo)體301與第二導(dǎo)體302當(dāng)中電壓較高者作為輸出端313上的電壓VH。電阻310系有助于正常操作狀況中，第二導(dǎo)體302上電壓能夠穩(wěn)定地輸出至輸出端313上。
在ESD事件中，不論是第一導(dǎo)體301或是第二導(dǎo)體302接收到ESD脈波，在電壓選擇器304的輸出端313上都會產(chǎn)生一高電壓脈波VH。高電壓脈波VH系施加至高通濾波器305上。在本實施例中，位于輸出端313與接地端之間的高通濾波器305系包括一電容314以及一與電容314串聯(lián)的電阻315。其中，此接地端系為接地供應(yīng)電壓VSSI。電容314的電容值與電阻315的電阻值系依據(jù)截止頻率(cutoff frequency)而決定，以用來感應(yīng)電源供應(yīng)導(dǎo)體上的短電壓脈波。高通濾波器305系驅(qū)動反向器306與307，用以于線段303上產(chǎn)生偏壓電壓VX。在ESD事件中，當(dāng)有短電壓脈波產(chǎn)生時，輸出端313上的電壓VH將會很快地上升。此時，只要電壓VH上升的速率夠快，則位于電容314與電阻315之間的節(jié)點將被充電至電位VH。一旦電容314與電阻315之間的節(jié)點被充電并達(dá)到反向器306的觸發(fā)點時，則于反向器306的輸出端上系會產(chǎn)生一負(fù)向脈波(low-going pulse)。反向器306的輸出端上的負(fù)向脈波將會于反向器307的輸出端上產(chǎn)生一正向脈波(high-going pulse)，以提供足夠的驅(qū)動電源給引導(dǎo)組件的植入?yún)^(qū)域。在ESD后，電容314與電阻315之間的節(jié)點的電壓系回復(fù)為接地電壓，而用來驅(qū)動植入?yún)^(qū)域的反向器307的輸出端上的偏壓電壓VX也將回復(fù)為接地電壓。
請參照圖7，其繪示乃本發(fā)明的較佳實施例之一種具有混合式電源的集成電路的電路示意圖。于圖7中，輸入/輸出接腳400系與集成電路上的內(nèi)部電路401耦接。接腳400與全域電源供應(yīng)端VCCO的總線402之間的ESD保護(hù)系由二極管403來提供，而接腳400與全域接地端VSSO的總線404之間的ESD保護(hù)系由二極管405來提供。內(nèi)部電路401系與局部電源供應(yīng)端VCCI的總線406以及局部接地端VSSI的總線407耦接。耦接于局部電源供應(yīng)端VCCI的總線406與局部接地端VSSI的總線407之間的ESD箝位電路408系依據(jù)電路的運作原理來操作，以避免在ESD事件中，局部電源供應(yīng)端VCCI的總線406與局部接地端VSSI的總線407兩者之間的電壓差超過安全的準(zhǔn)位。二極管409的陰極系與局部電源供應(yīng)端VCCI的總線406耦接，而其陽極則是與局部接地端VSSI的總線407耦接。二極管409系用以于ESD事件中提供保護(hù)，以避免局部接地端VSSI的總線407上的電壓超過局部電源供應(yīng)端VCCI的總線406上的電壓。具有主動(active)P-RING的ESD引導(dǎo)組件410以及如上所述的環(huán)形控制電路411系耦接于全域電源供應(yīng)端VCCO的總線402與局部電源供應(yīng)端VCCI的總線406之間。具有主動P-RING的ESD引導(dǎo)組件412以及如上所述的環(huán)形控制電路413系耦接于全域接地端VSSO的總線404與局部接地端VSSI的總線407之間。
請參照圖8，其繪示乃本發(fā)明的較佳實施例的另一種具有混合式電源的集成電路的電路示意圖。于圖8中，輸入/輸出接腳500系與集成電路上的內(nèi)部電路501耦接。接腳500與全域電源供應(yīng)端VCCO的總線502之間的ESD保護(hù)系由二極管503來提供，而接腳500與全域接地端VSSO的總線504之間的ESD保護(hù)系由二極管505來提供。內(nèi)部電路501系與局部電源供應(yīng)端VCCI的總線506以及局部接地端VSSI的總線507耦接。耦接于局部電源供應(yīng)端VCCI的總線506與局部接地端VSSI的總線507之間的ESD箝位電路508系依據(jù)電路的運作原理來操作，以避免在ESD事件中，局部電源供應(yīng)端VCCI的總線506與局部接地端VSSI的總線507兩者之間的電壓差超過安全的準(zhǔn)位。二極管509的陰極系與局部電源供應(yīng)端VCCI的總線506耦接，而其陽極則是與局部接地端VSSI的總線507耦接。二極管509系用以于ESD事件中提供保護(hù)，以避免局部接地端VSSI的總線507上的電壓超過局部電源供應(yīng)端VCCI的總線506上的電壓。于圖8中的集成電路上包括ESD電源供應(yīng)端(power supply)VCC的共通總線(commonbus)511以及ESD接地供應(yīng)端(ground supply)VSS的共通總線512。ESD電源供應(yīng)端VCC的共通總線511以及ESD接地供應(yīng)端VSS的共通總線512一般系圍繞于集成電路的周圍，以提供一個良好的引導(dǎo)路徑使ESD電流能夠從內(nèi)部總線放電至芯片外。為了能夠在集成電路上的各電源供應(yīng)定域間提供有效的ESD放電路徑，全域電源供應(yīng)端VCCO的總線502與局部電源供應(yīng)端VCCI的總線506系通過ESD引導(dǎo)電路而與ESD電源供應(yīng)端VCC的共通總線511耦接。相同地，全域接地端VSSO的總線504與局部接地端VSSI的總線507系通過ESD引導(dǎo)電路而與ESD接地供應(yīng)端VSS的共通總線512耦接，茲分別詳細(xì)說明于下。具有主動P-RING的ESD引導(dǎo)組件513與如上所述的環(huán)形控制電路514系耦接于全域電源供應(yīng)端VCCO的總線502與ESD電源供應(yīng)端VCC的共通總線511之間。具有主動P-RING的ESD引導(dǎo)組件517與如上所述的環(huán)形控制電路518系耦接于局部電源供應(yīng)端VCCI的總線506與ESD電源供應(yīng)端VCC的共通總線511之間。具有主動P-RING的ESD引導(dǎo)組件515與如上所述的環(huán)形控制電路516系耦接于全域接地端VSSO的總線504與ESD接地供應(yīng)端VSS的共通總線512之間。具有主動P-RING的ESD引導(dǎo)組件519與如上所述的環(huán)形控制電路520系耦接于局部接地端VSSI的總線507與ESD接地供應(yīng)端VSS的共通總線512之間。
請參照圖9，其繪示乃本發(fā)明較佳實施例的另一種引導(dǎo)組件的基本結(jié)構(gòu)的電路示意圖。ESD引導(dǎo)組件603與604系以反向的方式并聯(lián)于第一導(dǎo)體601與第二導(dǎo)體602之間。第一導(dǎo)體601例如是接地供應(yīng)端或電源供應(yīng)端的總線，而第二導(dǎo)體602例如是ESD共通總線。如圖9所示，ESD引導(dǎo)組件603中的二極管的陽極系與第一導(dǎo)體601耦接，而晶體管的源極系與第二導(dǎo)體602耦接。此外，ESD引導(dǎo)組件604中的二極管的陽極系與第二導(dǎo)體602耦接，而晶體管的源極則與第一導(dǎo)體601耦接。不論是正向脈波沖(positive goingpulse)或者是負(fù)向脈波(negative going pulse)，圖9所示的引導(dǎo)組件都能夠發(fā)揮良好的功效。然而，圖9中的引導(dǎo)組件比圖4中的引導(dǎo)組件在集成電路上明顯地需要占用較多的空間。
本發(fā)明上述實施例所揭露的具有主動P-RING以及NMOS晶體管的ESD引導(dǎo)組件，系可應(yīng)用于多電源定域的集成電路上，更可應(yīng)用于具有對ESD特別敏感的組件的多電源定域的集成電路上，而且于個別電源操作時，系能夠達(dá)到各自電源獨立切換的目的，而于ESD時，系能夠更有效地隔離電源二端的噪聲干擾。
綜上所述，雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種組件，該組件系用以耦接于一第一導(dǎo)體(conductor)與一第二導(dǎo)體之間，該組件包括一二極管(diode)，該二極管系具有一陽極(anode)及一陰極(cathode)于一半導(dǎo)體基底(semiconductor substrate)之中，該二極管的該陽極系耦接至該第一導(dǎo)體；一晶體管(transistor)，該晶體管系具有一源極(source)及一漏極(drain)于該半導(dǎo)體基底之中，且該晶體管具有一柵極(gate)，該晶體管的該柵極系耦接至該晶體管的該源極與該第二導(dǎo)體；一植入?yún)^(qū)域(implant region)，系位于該半導(dǎo)體基底之中，該植入?yún)^(qū)域系包圍(surround)該晶體管的該源極與該漏極；一連接器(connector)，用以電性耦接該二極管的該陰極與該晶體管的該漏極，該連接器系與該植入?yún)^(qū)域電性隔離；以及一控制電路，耦接至該植入?yún)^(qū)域，當(dāng)一電壓脈波(voltage pulse)影響(affect)該第一導(dǎo)體及該第二導(dǎo)體時，該控制電路系施加一偏壓電壓(bias voltage)至該植入?yún)^(qū)域，該控制電路所施加的該偏壓電壓系有助于將載子注入至該半導(dǎo)體基底，以使該電壓脈波能夠經(jīng)由該半導(dǎo)體基底放電。
2.根據(jù)權(quán)利要求1所述的組件，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該二極管系為位于該半導(dǎo)體基底之中之一n型井(n-type well)，且于該n型井之中系具有一p型植入?yún)^(qū)(p-type implant)，該p型植入?yún)^(qū)系為該二極管的該陽極。
3.根據(jù)權(quán)利要求1所述的組件，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該植入?yún)^(qū)域系為一p型植入?yún)^(qū)(p-type implant)。
4.根據(jù)權(quán)利要求1所述的組件，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該植入?yún)^(qū)域系為一p型植入?yún)^(qū)(p-type implant)，該二極管系為位于該半導(dǎo)體基底之中之一n型井(n-type well)，且于該n型井之中系具有一p型植入?yún)^(qū)(p-typeimplant)，以作為該二極管的該陽極，于該二極管的該陽極與該晶體管的該源極之間形成一硅控整流器(silicon controlledrectifier，SCR)，該硅控整流器系可通過注入載子來致能(enable)。
5.根據(jù)權(quán)利要求1所述的組件，其特征在于，該控制電路包括一電壓選擇器(voltage selector)及一感應(yīng)器(sensor)，不論在該第一導(dǎo)體上之一電壓或該第二導(dǎo)體上之一電壓那個較高，該電壓選擇器系依據(jù)該第一導(dǎo)體上的該電壓或該第二導(dǎo)體上的該電壓產(chǎn)生一輸出，該感應(yīng)器系感應(yīng)該輸出之一電壓脈波(voltage pulse)，并據(jù)以產(chǎn)生一脈波于該偏壓電壓上。
6.根據(jù)權(quán)利要求1所述的組件，其特征在于，更包括一第二二極管，該第二二極管之一陽極系耦接至該第二導(dǎo)體，該第二二極管之一陰極系耦接至該第一導(dǎo)體。
7.根據(jù)權(quán)利要求1所述的組件，其特征在于，更包括一附加(additional)二極管，該附加二極管系具有一陽極及一陰極于該半導(dǎo)體基底之中，該附加二極管的該陽極系耦接至該第二導(dǎo)體；一附加晶體管，該附加晶體管系具有一源極及一漏極于該半導(dǎo)體基底之中，且該附加晶體管具有一柵極，該附加晶體管的該柵極系耦接至該附加晶體管的該源極與該第一導(dǎo)體；一附加植入?yún)^(qū)域，系位于該半導(dǎo)體基底之中，該附加植入?yún)^(qū)域系包圍該附加晶體管的該源極與該漏極；一附加連接器，用以電性耦接該附加二極管的該陰極與該附加晶體管的該漏極，該附加連接器系與該附加植入?yún)^(qū)域電性隔離；以及一附加控制電路，耦接至該附加植入?yún)^(qū)域，當(dāng)一電壓脈波(voltage pulse)影響(affect)該第一導(dǎo)體及該第二導(dǎo)體時，該附加控制電路系施加一偏壓電壓(bias voltage)至該附加植入?yún)^(qū)域，該附加控制電路所施加的該偏壓電壓系有助于將載子注入至該半導(dǎo)體基底，以使該電壓脈波能夠經(jīng)由該半導(dǎo)體基底放電。
8.一種具有多電源定域(multiple power domains)的集成電路(integrated circuit)，該集成電路系形成于一半導(dǎo)體基底(semiconductor substrate)上，該集成電路包括一第一導(dǎo)體(conductor)及一第二導(dǎo)體，其系位于該半導(dǎo)體基底上，該第一導(dǎo)體用以與一第一電源定域之一第一供應(yīng)電壓(powersupply voltage)耦接，該第二導(dǎo)體用以與一第二電源定域之一第二供應(yīng)電壓耦接；以及一靜電放電(electrostatic discharge，ESD)引導(dǎo)組件(conduction device)，用以耦接于該第一導(dǎo)體與該第二導(dǎo)體之間，該靜電放電引導(dǎo)組件包括一二極管(diode)，該二極管系具有一陽極(anode)及一陰極(cathode)于該半導(dǎo)體基底之中，該二極管的該陽極系耦接至該第一導(dǎo)體；一晶體管(transistor)，該晶體管系具有一源極(source)及一漏極(drain)于該半導(dǎo)體基底之中，且該晶體管具有一柵極(gate)，該晶體管的該柵極系耦接至該晶體管的該源極與該第二導(dǎo)體；一植入?yún)^(qū)域(implant region)，系位于該半導(dǎo)體基底之中，該植入?yún)^(qū)域系包圍(surround)該晶體管的該源極與該漏極；一連接器(connector)，用以電性耦接該二極管的該陰極與該晶體管的該漏極，該連接器系與該植入?yún)^(qū)域電性隔離；及一控制電路，耦接至該植入?yún)^(qū)域，當(dāng)一靜電放電事件(ESDevent)影響(affect)該第一導(dǎo)體及該第二導(dǎo)體時，該控制電路系施加一偏壓電壓(bias voltage)至該植入?yún)^(qū)域，該控制電路所施加的該偏壓電壓系有助于將載子注入至該半導(dǎo)體基底，以使該靜電放電事件能夠經(jīng)由該半導(dǎo)體基底放電。
9.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該二極管系為位于該半導(dǎo)體基底之中之一n型井(n-type well)，且于該n型井之中系具有一p型植入?yún)^(qū)(p-type implant)，該p型植入?yún)^(qū)系為該二極管的該陽極。
10.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該植入?yún)^(qū)域系為一p型植入?yún)^(qū)(p-type implant)。
11.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該植入?yún)^(qū)域系為一p型植入?yún)^(qū)(p-type implant)，該二極管系為位于該半導(dǎo)體基底之中之一n型井(n-type well)，且于該n型井之中系具有一p型植入?yún)^(qū)(p-type implant)，以作為該二極管的該陽極，于該二極管的該陽極與該晶體管的該源極之間形成一硅控整流器(siliconcontrolled rectifier，SCR)，該硅控整流器系可通過注入載子來致能(enable)。
12.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，該控制電路包括一電壓選擇器(voltage selector)及一感應(yīng)器(sensor)，不論在該第一導(dǎo)體上之一電壓或該第二導(dǎo)體上之一電壓那個較高，該電壓選擇器系依據(jù)該第一導(dǎo)體上的該電壓或該第二導(dǎo)體上的該電壓產(chǎn)生一輸出，該感應(yīng)器系感應(yīng)該輸出之一靜電放電事件(ESDevent)，并據(jù)以產(chǎn)生一脈波于該偏壓電壓上。
13.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，更包括一第二二極管，該第二二極管之一陽極系耦接至該第二導(dǎo)體，該第二二極管之一陰極系耦接至該第一導(dǎo)體。
14.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，更包括一附加(additional)二極管，該附加二極管系具有一陽極及一陰極于該半導(dǎo)體基底之中，該附加二極管的該陽極系耦接至該第二導(dǎo)體；一附加晶體管，該附加晶體管系具有一源極及一漏極于該半導(dǎo)體基底之中，且該附加晶體管具有一柵極，該附加晶體管的該柵極系耦接至該附加晶體管的該源極與該第一導(dǎo)體；一附加植入?yún)^(qū)域，系位于該半導(dǎo)體基底之中，該附加植入?yún)^(qū)域系包圍該附加晶體管的該源極與該漏極；一附加連接器，用以電性耦接該附加二極管的該陰極與該附加晶體管的該漏極，該附加連接器系與該附加植入?yún)^(qū)域電性隔離；以及一附加控制電路，耦接至該附加植入?yún)^(qū)域，當(dāng)一靜電放電事件影響該第一導(dǎo)體及該第二導(dǎo)體時，該附加控制電路系施加一偏壓電壓至該附加植入?yún)^(qū)域，該附加控制電路所施加的該偏壓電壓系有助于將載子注入至該半導(dǎo)體基底，以使該靜電放電事件能夠經(jīng)由該半導(dǎo)體基底放電。
15.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，該第一供應(yīng)電壓系為該第一電源定域之一第一正電壓，該第二供應(yīng)電壓系為該第二電源定域之一第二正電壓。
16.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，該第一供應(yīng)電壓系為該第一電源定域之一第一接地參考電壓(groundreference voltage)，該第二供應(yīng)電壓系為該第二電源定域之一第二接地參考電壓。
17.一種具有多電源定域(multiple power domains)的集成電路(integrated circuit)，該集成電路系形成于一半導(dǎo)體基底(semiconductor substrate)上，該集成電路包括一共通導(dǎo)體(common conductor)，用以引導(dǎo)靜電放電電流(conduction of ESD discharge current)；一第一導(dǎo)體及一第二導(dǎo)體，其系位于該半導(dǎo)體基底上，該第一導(dǎo)體用以與一第一電源定域之一第一供應(yīng)電壓(power supplyvoltage)耦接，該第二導(dǎo)體用以與一第二電源定域之一第二供應(yīng)電壓耦接；一第一靜電放電(electrostatic discharge，ESD)引導(dǎo)組件(conduction device)，用以耦接于該第一導(dǎo)體與該共通導(dǎo)體之間，該第一靜電放電引導(dǎo)組件包括一二極管(diode)，該第一靜電放電引導(dǎo)組件的該二極管系具有一陽極(anode)及一陰極(cathode)于該半導(dǎo)體基底之中，該第一靜電放電引導(dǎo)組件的該二極管的該陽極系耦接至該第一導(dǎo)體；一晶體管(transistor)，該第一靜電放電引導(dǎo)組件的該晶體管系具有一源極(source)及一漏極(drain)于該半導(dǎo)體基底之中，且該第一靜電放電引導(dǎo)組件的該晶體管具有一柵極(gate)，該第一靜電放電引導(dǎo)組件的該晶體管的該柵極系耦接至該第一靜電放電引導(dǎo)組件的該晶體管的該源極與該共通導(dǎo)體；一植入?yún)^(qū)域(implant region)，系位于該半導(dǎo)體基底之中，該第一靜電放電引導(dǎo)組件的該植入?yún)^(qū)域系包圍(surround)該第一靜電放電引導(dǎo)組件的該晶體管的該源極與該漏極；一連接器(connector)，用以電性耦接該第一靜電放電引導(dǎo)組件的該二極管的該陰極與該第一靜電放電引導(dǎo)組件的該晶體管的該漏極，該第一靜電放電引導(dǎo)組件的該連接器系與該第一靜電放電引導(dǎo)組件的該植入?yún)^(qū)域電性隔離；及一控制電路，耦接至該第一靜電放電引導(dǎo)組件的該植入?yún)^(qū)域，當(dāng)一靜電放電事件(ESD event)影響(affect)該第一導(dǎo)體時，該第一靜電放電引導(dǎo)組件的該控制電路系施加一偏壓電壓(biasvoltage)至該第一靜電放電引導(dǎo)組件的該植入?yún)^(qū)域，該第一靜電放電引導(dǎo)組件的該控制電路所施加的該偏壓電壓系有助于將載子注入至該半導(dǎo)體基底，以使該靜電放電事件能夠經(jīng)由該半導(dǎo)體基底放電；以及一第二靜電放電引導(dǎo)組件，用以耦接于該第二導(dǎo)體與該共通導(dǎo)體之間，該第二靜電放電引導(dǎo)組件包括一二極管，該第二靜電放電引導(dǎo)組件的該二極管系具有一陽極及一陰極于該半導(dǎo)體基底之中，該第二靜電放電引導(dǎo)組件的該二極管的該陽極系耦接至該第二導(dǎo)體；一晶體管，該第二靜電放電引導(dǎo)組件的該晶體管系具有一源極及一漏極于該半導(dǎo)體基底之中，且該第二靜電放電引導(dǎo)組件的該晶體管具有一柵極，該第二靜電放電引導(dǎo)組件的該晶體管的該柵極系耦接至該第二靜電放電引導(dǎo)組件的該第二晶體管的該源極與該共通導(dǎo)體；一植入?yún)^(qū)域，系位于該半導(dǎo)體基底之中，該第二靜電放電引導(dǎo)組件的該植入?yún)^(qū)域系包圍該第二靜電放電引導(dǎo)組件的該晶體管的該源極與該漏極；一連接器，用以電性耦接該第二靜電放電引導(dǎo)組件的該二極管的該陰極與該第二靜電放電引導(dǎo)組件的該晶體管的該漏極，該第二靜電放電引導(dǎo)組件的該連接器系與該第二靜電放電引導(dǎo)組件的該植入?yún)^(qū)域電性隔離；及一控制電路，耦接至該第二靜電放電引導(dǎo)組件的該植入?yún)^(qū)域，當(dāng)一靜電放電事件影響該第一導(dǎo)體時，該第二靜電放電引導(dǎo)組件的該控制電路系施加一偏壓電壓至該第二靜電放電引導(dǎo)組件的該植入?yún)^(qū)域，該第二靜電放電引導(dǎo)組件的該控制電路所施加的該偏壓電壓系有助于將載子注入至該半導(dǎo)體基底，以使該靜電放電事件能夠經(jīng)由該半導(dǎo)體基底放電。
18.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該第一靜電放電引導(dǎo)組件的該二極管與該第二靜電放電引導(dǎo)組件的該二極管系分別為位于該半導(dǎo)體基底之中之一n型井(n-type well)，且于各該n型井之中系具有一p型植入?yún)^(qū)(p-type implant)，該些p型植入?yún)^(qū)系分別為該第一靜電放電引導(dǎo)組件的該二極管的該陽極及該第二靜電放電引導(dǎo)組件的該二極管的該陽極。
19.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，該第一靜電引導(dǎo)組件的該植入?yún)^(qū)域與該第二靜電引導(dǎo)組件的該植入?yún)^(qū)域系分別為一p型植入?yún)^(qū)(p-type implant)。
20.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該半導(dǎo)體基底系為一p型基底(p-type substrate)，至少該第一靜電放電引導(dǎo)組件或該第二靜電放電引導(dǎo)組件其中之一的該植入?yún)^(qū)域系為一p型植入?yún)^(qū)(p-type implant)，且該二極管系為位于該半導(dǎo)體基底之中之一n型井(n-type well)，且于該n型井之中系具有一p型植入?yún)^(qū)(p-type implant)，以作為該二極管的該陽極，于該二極管的該陽極與該晶體管的該源極之間形成一硅控整流器(siliconcontrolled rectifier，SCR)，該硅控整流器系可通過注入載子來致能(enable)。
21.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，至少該第一靜電放電引導(dǎo)組件或該第二靜電放電引導(dǎo)組件的該控制電路包括一電壓選擇器(voltage selector)及一感應(yīng)器(sensor)，不論在該第一導(dǎo)體上之一電壓或該第二導(dǎo)體上之一電壓那個較高，該電壓選擇器系依據(jù)該第一導(dǎo)體上的該電壓或該第二導(dǎo)體上的該電壓產(chǎn)生一輸出，該感應(yīng)器系感應(yīng)該輸出之一靜電放電事件(ESD event)，并據(jù)以產(chǎn)生一脈波于該偏壓電壓上。
22.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該第一靜電放電引導(dǎo)組件更包括一第二二極管，該第二二極管之一陽極系耦接至該共通導(dǎo)體，該第二二極管之一陰極系耦接至該第一導(dǎo)體。
23.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該第二靜電放電引導(dǎo)組件更包括一第二二極管，該第二二極管之一陽極系耦接至該共通導(dǎo)體，該第二二極管之一陰極系耦接至該第二導(dǎo)體。
24.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該第一靜電放電引導(dǎo)組件更包括一附加(additional)二極管，該附加二極管系具有一陽極及一陰極于該半導(dǎo)體基底之中，該附加二極管的該陽極系耦接至該共通導(dǎo)體；一附加晶體管，該附加晶體管系具有一源極及一漏極于該半導(dǎo)體基底之中，且該附加晶體管具有一柵極，該附加晶體管的該柵極系耦接至該附加晶體管的該源極與該第一導(dǎo)體；一附加植入?yún)^(qū)域，系位于該半導(dǎo)體基底之中，該附加植入?yún)^(qū)域系包圍該附加晶體管的該源極與該漏極；一附加連接器，用以電性耦接該附加二極管的該陰極與該附加晶體管的該漏極，該附加連接器系與該附加植入?yún)^(qū)域電性隔離；以及一附加控制電路，耦接至該附加植入?yún)^(qū)域，當(dāng)一靜電放電事件影響該第一導(dǎo)體及該共通導(dǎo)體時，該附加控制電路系施加一偏壓電壓至該附加植入?yún)^(qū)域，該附加控制電路所施加的該偏壓電壓系有助于將載子注入至該半導(dǎo)體基底，以使該靜電放電事件能夠經(jīng)由該半導(dǎo)體基底放電。
25.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該第一供應(yīng)電壓系為該第一電源定域之一第一正電壓，該第二供應(yīng)電壓系為該第二電源定域之一第二正電壓。
26.根據(jù)權(quán)利要求17所述的集成電路，其特征在于，該第一供應(yīng)電壓系為該第一電源定域之一第一接地參考電壓(groundreference voltage)，該第二供應(yīng)電壓系為該第二電源定域之一第二接地參考電壓。
全文摘要
一種組件，系應(yīng)用于混合式電源的集成電路(mixed power integrated circuits)上，并用以耦接于不同的電源供應(yīng)總線之間。此組件包括一二極管以及與此二極管串聯(lián)的晶體管。晶體管系具有主動P型保護(hù)環(huán)(active p－ring)于半導(dǎo)體基底之中，并且圍繞于晶體管的源極與漏極的四周。主動P型保護(hù)環(huán)系具有一與半導(dǎo)體基底具有相同導(dǎo)電性的傳導(dǎo)區(qū)域(conductive region)。當(dāng)ESD事件影響(affect)第一導(dǎo)體及第二導(dǎo)體時，與P型保護(hù)環(huán)耦接的控制電路系會施加一偏壓電壓，以將載子注入至半導(dǎo)體基底，并使短電壓脈波(short voltage pulse)能夠從二極管的陽極經(jīng)由寄生于半導(dǎo)體基底之中的硅控整流器(SCR)而放電至晶體管的源極。
文檔編號H01L27/02GK1744310SQ20051007549
公開日2006年3月8日 申請日期2005年6月2日 優(yōu)先權(quán)日2004年9月2日
發(fā)明者蘇醒, 賴純祥, 呂佳伶, 葉彥宏, 盧道政 申請人:旺宏電子股份有限公司