專利名稱：制造半導(dǎo)體組件的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種制造組件的方法，且特別是有關(guān)于一種制造半導(dǎo)體組件的方法。
背景技術(shù)：
閃存為非揮發(fā)性內(nèi)存IC中最先進(jìn)的一種，是利用將電子注入或拉出浮置柵極(floating gate)以進(jìn)行數(shù)據(jù)儲(chǔ)存的非揮發(fā)性(non-volatile)半導(dǎo)體存儲(chǔ)元件，其儲(chǔ)存方式與可程序只讀存儲(chǔ)器相同，但客戶可在系統(tǒng)上自行更改數(shù)據(jù)。因此閃存具有使用彈性大和可實(shí)時(shí)在系統(tǒng)中修改其程序內(nèi)容等大優(yōu)點(diǎn)，因此被廣泛應(yīng)用在個(gè)人計(jì)算機(jī)、移動(dòng)電話、數(shù)字相機(jī)等相關(guān)產(chǎn)品上。圖1A繪示現(xiàn)有的一種原型閃存的相關(guān)部分的剖面圖。記憶胞100是由一基板110、一薄柵極介電層120(又稱穿遂氧化層)以及一柵極結(jié)構(gòu)130所組成。穿遂氧化層120是形成于基板110的表面上，而柵極結(jié)構(gòu)130則覆蓋穿遂氧化層120。一柵極側(cè)壁絕緣層140是沉積于柵極結(jié)構(gòu)130之上，以將柵極結(jié)構(gòu)130包圍，并經(jīng)由化學(xué)性蝕刻，形成如圖1B所示的側(cè)壁間隔層140a與側(cè)壁間隔層140b。
圖2A繪示現(xiàn)有的柵極結(jié)構(gòu)130組成的示意圖。柵極結(jié)構(gòu)130包括一第一多晶硅層與一硅間介電層134。第一多晶硅層覆蓋穿遂氧化層120，是作為浮置柵極136之用，而硅間介電層134則覆蓋浮置柵極136。硅間介電層134常為一多層的絕緣性結(jié)構(gòu)，例如是一ONO層，包含二層氧化層134-1與134-3以及一層氮化層134-2。另外，一第二多晶硅層覆蓋硅間介電層134，是作為控制柵極132之用，如此一來，整個(gè)柵極結(jié)構(gòu)130便完成了。
由于電荷是儲(chǔ)存于浮置柵極中，使得柵極結(jié)構(gòu)側(cè)壁品質(zhì)的良劣對(duì)于閃存壽命的長(zhǎng)短具有決定性的影響。一般而言，在柵極結(jié)構(gòu)形成后，會(huì)進(jìn)行一晶胞再氧化處理，以補(bǔ)償因蝕刻過程所造成的損害。隨著內(nèi)存體積的逐漸小型化，使得有必要降低對(duì)控制柵極132的施壓，以進(jìn)行記憶胞100的程序化。而偏壓的減少可通過減少硅間介電層134的厚度而達(dá)成，以增加控制柵極耦合系數(shù)(GCR)?？刂茤艠O耦合系數(shù)是定義為控制柵極耦合至浮置柵極時(shí)的電壓比例。然而，傳統(tǒng)柵極結(jié)構(gòu)130的晶胞再氧化處理的過程伴隨著嚴(yán)重的侵蝕現(xiàn)象，導(dǎo)致硅間介電層134厚度的增加，使得柵極耦合系數(shù)不增反減。
也就是說，在某些現(xiàn)有的制程中，在沉積柵極側(cè)壁絕緣層以形成側(cè)壁間隔層之前，柵極結(jié)構(gòu)已受到再氧化處理。然而，在進(jìn)行再氧化處理時(shí)可能就已經(jīng)因?yàn)檠跻褦U(kuò)散至穿遂氧化層與硅間介電層，使得柵極結(jié)構(gòu)受到侵蝕。此種受侵蝕狀況將嚴(yán)重地影響到內(nèi)存晶胞的效能?，F(xiàn)有技術(shù)美國公告號(hào)第6,624,023號(hào)專利揭露了一種利用原相蒸氣產(chǎn)生(in-situ steam generation，ISSG)的熱氧化技術(shù)，可改善受侵蝕的狀況。而另一種方式則如圖1A所示，先沉積一柵極側(cè)壁絕緣層140于柵極結(jié)構(gòu)130，并在未蝕刻?hào)艠O側(cè)壁絕緣層140以形成側(cè)壁間隔層140a與140b之前，對(duì)受包圍的柵極結(jié)構(gòu)130進(jìn)行再氧化處理，例如利用高溫爐(furnace)進(jìn)行擴(kuò)散氧化作用(diffusion oxidation)。隨著柵極側(cè)壁絕緣層的增加，此一方法主要是利用降低反應(yīng)速率以減少受侵蝕的程度。
然而，如圖2B所示，使用上述方法仍在柵極結(jié)構(gòu)130中，發(fā)現(xiàn)在硅間介電層134與多晶硅層132的界面(138-1)間、在硅間介電層134與多晶硅層136的界面(138-2)間有受侵蝕的狀況。氧的入侵138-1與138-2二處導(dǎo)致硅間介電層134厚度的增加。另一方面，在圖3中記憶胞300的相關(guān)部分的剖面圖亦顯示了在150(1)與150(2)二處發(fā)生氧侵蝕穿遂氧化層120的狀況。由于硅間介電層的厚度增加代表相對(duì)應(yīng)的電容值減少，且柵極耦合系數(shù)和硅間介電層(ONO層)的電容值成正比，故必然地使柵極耦合系數(shù)減小，進(jìn)而減慢記憶胞的運(yùn)作速度。另外，一旦穿遂氧化層120受侵蝕，漏極耦合系數(shù)(drain coupling ratio，DCR)以及源極耦合系數(shù)(source coupling ratio，SCR)亦會(huì)減小，使得記憶胞的運(yùn)作速度減慢。因此，為了要避免記憶胞的運(yùn)作速度減慢，應(yīng)用于控制柵極132上的所需的程序化電壓值就必需增加。
因此，如何改善硅間介電層與穿遂氧化層受侵蝕，以增進(jìn)閃存效能乃當(dāng)今重要的課題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種制造半導(dǎo)體組件的方法，可消除現(xiàn)有技術(shù)中受侵蝕的缺點(diǎn)與限制。
根據(jù)本發(fā)明的目的，提出一種制造半導(dǎo)體組件的方法，包括(a).提供一基板，基板上具有一柵極結(jié)構(gòu)，其中，柵極結(jié)構(gòu)包括一柵極介電層、一浮置柵極、一硅間介電層，以及一控制柵極，柵極介電層是位于基板上，浮置柵極是位于柵極介電層上，硅間介電層是位于一第一多晶硅層上，而控制柵極則位于硅間介電層上；(b).沉積一柵極側(cè)壁絕緣層，以包圍柵極結(jié)構(gòu)且形成數(shù)個(gè)側(cè)壁間隔層，對(duì)該沉積的柵極側(cè)壁絕緣層其厚度是不少于總側(cè)壁絕緣層所需厚度十五分之一，且不大于總側(cè)壁絕緣層所需厚度二分之一；(c).對(duì)基板與受包圍的柵極結(jié)構(gòu)進(jìn)行一第一回火處理；以及(d).對(duì)基板與受包圍的柵極結(jié)構(gòu)進(jìn)行一晶胞再氧化處理，使用含有氧與氮的混和氣體進(jìn)行稀釋氧化。其中，混和氣體的氧含量是不小于百分之三十，且不大于百分之七十。
利用本發(fā)明所揭露的制造半導(dǎo)體組件的方法，減少受侵蝕而使得ONO層與穿遂氧化層的厚度增加的狀況，再加上所使用的再氧化處理已被減緩，如此一來，使得柵極耦合系數(shù)能夠被控制，且能夠有效地提升記憶胞的效能。
為進(jìn)一步說明本發(fā)明的上述目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。


圖1A繪示現(xiàn)有的一種原型閃存的相關(guān)部分的剖面圖。
圖1B繪示現(xiàn)有的經(jīng)過蝕刻后的柵極側(cè)壁絕緣層的示意圖。
圖2A繪示現(xiàn)有的柵極結(jié)構(gòu)130組成的示意圖。
圖2B繪示現(xiàn)有的再氧化后的記憶胞，其接口受侵蝕的示意圖。
圖3繪示現(xiàn)有的穿遂氧化層受侵蝕的示意圖。
圖4繪示依照本發(fā)明一實(shí)施例的一種制造半導(dǎo)體組件的方法的流程圖。
圖5是依照本發(fā)明一實(shí)施例的時(shí)間對(duì)溫度作圖，包括于高溫爐內(nèi)進(jìn)行晶胞再氧化、第一回火與第二回火處理。
圖6繪示現(xiàn)有技術(shù)與本發(fā)明的ONO受侵蝕的厚度比對(duì)圖。
附圖中主要符號(hào)的說明100記憶胞110基板120穿遂氧化層
130柵極結(jié)構(gòu)132控制柵極134硅間介電層136浮置柵極140a、140b側(cè)壁間隔層具體實(shí)施方式
下面結(jié)合附圖，對(duì)本發(fā)明的制造半導(dǎo)體組件的方法的實(shí)施方式進(jìn)行具體說明，圖4繪示的是依照本發(fā)明較佳實(shí)施例的一種制造半導(dǎo)體組件的方法的流程圖。
首先，進(jìn)行步驟410，提供一基板，例如是一p-型的硅基板。
接著，進(jìn)行步驟420，形成一柵極介電層于基板上。柵極介電層通常是由氧化層組成，例如是二氧化硅層，又可稱為“穿遂氧化層”。
然后，進(jìn)行步驟430，形成一第一多晶硅層于柵極介電層上，作為浮置柵極之用。
進(jìn)行步驟440，形成一硅間介電層于第一多晶硅層上。此硅間介電層是作為一絕緣物，是為由一上層氧化層，一氮化硅層，以及一下層氧化層所構(gòu)成的ONO結(jié)構(gòu)。
接著，進(jìn)行步驟450，形成一第二多晶硅層于硅間介電層上，第二多晶硅層是作為控制柵極之用。
然后，進(jìn)行步驟460，蝕刻第二多晶硅層、硅間介電層、第一多晶硅層以與門極介電層，以形成一柵極結(jié)構(gòu)。此外，可在控制柵極覆蓋上一光罩，提供更佳隔離之用。
接著，如步驟470所述，沉積一柵極側(cè)壁絕緣層，以包圍柵極結(jié)構(gòu)且形成數(shù)個(gè)側(cè)壁間隔層。柵極側(cè)壁絕緣層的材料例如是二氧化硅，且柵極側(cè)壁絕緣層是利用低壓化學(xué)氣相沉積法(lower pressure chemical vapor deposition，LPCVD)、大氣壓力化學(xué)氣相沉積法(atmospheric pressure chemical vapor deposition，APCVD)、或次大氣壓化學(xué)氣相沉積法(sub-atmospheric chemical vapordeposition，SACVD)進(jìn)行沉積。較佳地，對(duì)該沉積的柵極側(cè)壁絕緣層其厚度是不少于總側(cè)壁絕緣層所需厚度十五分之一，且不大于總側(cè)壁絕緣層所需厚度二分之一。
接著，進(jìn)行步驟480，對(duì)基板、受包圍的柵極結(jié)構(gòu)以與門極側(cè)壁絕緣層進(jìn)行第一回火處理。第一回火處理較佳地是為一氮回火處理。
在對(duì)基板與受包圍的柵極結(jié)構(gòu)進(jìn)行一晶胞再氧化處理之后，進(jìn)行步驟490，使用含有氧與氮的混和氣體進(jìn)行稀釋氧化。較佳地，混和氣體的氧含量是不小于百分之三十，且不大于百分之七十。
在晶胞再氧化處理之后，進(jìn)行步驟492，進(jìn)行一第二回火處理。第二回火處理是較佳地為一氮回火處理。
然后，于步驟494中，蝕刻?hào)艠O側(cè)壁絕緣層以形成側(cè)壁間隔層。如圖上所示，第一回火處理、晶胞再氧化處理，以及第二回火處理可以連續(xù)進(jìn)行于在同一過程中?；蛘?，第一回火處理、晶胞再氧化處理，以及第二回火處理可以分別以不同的獨(dú)立過程分開來進(jìn)行。
圖5是依照本發(fā)明一實(shí)施例的時(shí)間對(duì)溫度作圖，包括于高溫爐內(nèi)進(jìn)行晶胞再氧化、第一回火與第二回火處理。橫軸代表進(jìn)行圖上相對(duì)應(yīng)步驟的時(shí)間，而縱軸則代表溫度。在本實(shí)施例中，位于高溫爐內(nèi)的溫度是以緩慢增加至一特定溫度，在此間，爐內(nèi)具有百分之百純氮。接著，如步驟480所述，對(duì)柵極結(jié)構(gòu)、柵極側(cè)壁絕緣層與基板進(jìn)行一第一氮回火處理。然后，進(jìn)入步驟490，即晶胞再氧化處理，氧被輸進(jìn)高溫爐中，氧含量是不小于百分之三十，且不大于百分之七十，于此實(shí)施例中，氮與氧的比例例如是一比一。之后，當(dāng)完成晶胞再氧化處理后，高溫爐內(nèi)的氣體分布將會(huì)重新再分配成原來之百分之百純氮的狀況，以因運(yùn)后續(xù)為了要使柵極側(cè)壁絕緣層成長(zhǎng)而進(jìn)行的第二回火步驟492。依照本發(fā)明實(shí)施例，此一增進(jìn)閃存效能的方法包括至少一回火步驟。也就是說，本發(fā)明的方法較佳地包括二回火步驟，而若僅使用單次回火步驟的話，亦能夠適當(dāng)?shù)馗纳芆NO層受侵蝕的狀況。
隨著本發(fā)明的實(shí)施例所采用的以稀釋氧化來進(jìn)行晶胞再氧化處理，氧化的速度是以一和緩速度進(jìn)行，使得受侵蝕的狀況大為改善。請(qǐng)參照?qǐng)D6，其繪示現(xiàn)有技術(shù)與本發(fā)明的ONO受侵蝕的厚度比對(duì)圖?？v軸代表ONO在不同方法下受侵蝕的狀況，是以厚度單位“埃”來計(jì)量?，F(xiàn)有的方法1是在沉積柵極側(cè)壁絕緣層之前，直接在高溫爐中進(jìn)行再氧化的處理。現(xiàn)有的方法2A與2B則分別顯示在不同情況下(例如是，不同的氫對(duì)氧的濃度比例)，進(jìn)行ISSG再氧化處理后的狀況。現(xiàn)有的方法3是為100％氧且間隔層厚度范圍約在1500到2500埃(angstroms)間的高溫爐中再氧化的狀況?，F(xiàn)有的方法4是與現(xiàn)有的方法3相似，僅在于現(xiàn)有的方法4之間隔層厚度較薄，其厚度范圍約在100到700埃(angstroms)之間。很顯然地，將依照本發(fā)明實(shí)施例的使用混合的氧(O2)與氮(N2)的稀釋氧化法，加上第一與第二回火處理，與現(xiàn)有技術(shù)相比較，本發(fā)明受侵蝕的厚度可控制在30埃以下。
本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本發(fā)明，而并非用作為對(duì)本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)，對(duì)以上所述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種制造半導(dǎo)體組件的方法，其特征在于包括提供一柵極結(jié)構(gòu)；沉積一柵極側(cè)壁絕緣層，包圍所述柵極結(jié)構(gòu)；對(duì)所述基板與所述受包圍的柵極結(jié)構(gòu)進(jìn)行一第一回火處理；以及對(duì)所述基板與所述受包圍的柵極結(jié)構(gòu)進(jìn)行一爐管氧化處理，使用含有氧與氮的混和氣體進(jìn)行稀釋氧化。
2.如權(quán)利要求1所述的制造半導(dǎo)體組件的方法，其特征在于所述柵極結(jié)構(gòu)包括一浮置柵極、一硅間介電層及一控制柵極，所述硅間介電層是位于所述浮置柵極上，所述控制柵極則位于所述硅間介電層上。
3.如權(quán)利要求1所述的制造半導(dǎo)體組件的方法，其特征在于還包括對(duì)所述沉積的柵極側(cè)壁絕緣層其厚度是不少于總側(cè)壁絕緣層所需厚度十五分之一，且不大于總側(cè)壁絕緣層所需厚度二分之一。
4.如權(quán)利要求1所述的制造半導(dǎo)體組件的方法，其特征在于還包括對(duì)所述基板與所述受包圍的柵極結(jié)構(gòu)進(jìn)行一第二回火處理。
5.如權(quán)利要求1所述的制造半導(dǎo)體組件的方法，其特征在于所述混和氣體的氧含量是不小于百分之三十，且不大于百分之七十。
6.如權(quán)利要求1所述的制造半導(dǎo)體組件的方法，其特征在于所述第一回火處理是一氮回火處理。
7.如權(quán)利要求2所述的制造半導(dǎo)體組件的方法，其特征在于所述硅間介電層包括由一上層氧化層，一氧化硅層，以及一下層氧化層所構(gòu)成的ONO結(jié)構(gòu)。
8.一種制造半導(dǎo)體組件的方法，其特征在于包括提供一基板；形成一柵極介電層于所述基板上；形成一第一多晶硅層于所述柵極介電層上；形成一硅間介電層于所述第一多晶硅層上；形成一第二多晶硅層于所述硅間介電層上；蝕刻所述第二多晶硅層、所述硅間介電層、所述第一多晶硅層以及所述柵極介電層，以形成一柵極結(jié)構(gòu)；沉積一柵極側(cè)壁絕緣層，以包圍所述柵極結(jié)構(gòu)；對(duì)所述柵極結(jié)構(gòu)、所述柵極側(cè)壁絕緣層與所述基板進(jìn)行一第一回火處理；以及對(duì)所述柵極結(jié)構(gòu)、所述柵極側(cè)壁絕緣層與所述基板進(jìn)行一爐管氧化處理，使用含有氧與氮的混和氣體進(jìn)行稀釋氧化。
9.如權(quán)利要求8所述的制造半導(dǎo)體組件的方法，其特征在于還包括對(duì)所述基板與所述受包圍的柵極結(jié)構(gòu)進(jìn)行一第二回火處理。
10.如權(quán)利要求8所述的制造半導(dǎo)體組件的方法，其特征在于所述混和氣體的氧含量是不小于百分之三十，且不大于百分之七十。
全文摘要
一種制造半導(dǎo)體組件的方法，包括(a)提供一基板，基板上具有一柵極結(jié)構(gòu)，其中，柵極結(jié)構(gòu)包括一柵極介電層、一浮置柵極、一硅間介電層，以及一控制柵極，柵極介電層是位于基板上，浮置柵極是位于柵極介電層上，硅間介電層是位于一第一多晶硅層上，而控制柵極則位于硅間介電層上；(b.沉積一柵極側(cè)壁絕緣層，以包圍柵極結(jié)構(gòu)且形成數(shù)個(gè)側(cè)壁間隔層；(c)對(duì)基板與受包圍的柵極結(jié)構(gòu)進(jìn)行一第一回火處理；以及(d)對(duì)基板與受包圍的柵極結(jié)構(gòu)進(jìn)行一再氧化處理，使用含有氧與氮的混和氣體進(jìn)行稀釋氧化。本發(fā)明可降低硅間介電層與穿隧氧化層受侵蝕的缺點(diǎn)，并可提高柵極耦合系數(shù)。
文檔編號(hào)H01L21/336GK1815692SQ200510076589
公開日2006年8月9日 申請(qǐng)日期2005年6月9日 優(yōu)先權(quán)日2005年2月2日
發(fā)明者鄭培仁, 高瑄苓 申請(qǐng)人:旺宏電子股份有限公司