專利名稱：非對稱凹陷柵極金屬氧化物半導體場效應晶體管及其制法的制作方法
技術領域：
本發(fā)明涉及一種用以制造一半導體元件的方法，且更特定地，涉及一種非對稱凹陷柵極金屬氧化物半導體場效應晶體管(MOSFET)，其可減低由一半導體如DRAM或相類物中的凹陷柵極結構中的柵極電極與源極/漏極區(qū)間重疊所造成的異常漏電流，還涉及其制造方法。
背景技術：
通常，一MOSFET為一場效晶體管，其中形成于一半導體襯底頂部上的柵極電極以一薄絕緣膜隔離，且為一半導體元件其具有適于高密度集成而不會如結型晶體管減低其阻抗的特性。
然而，當一半導體元件的集成度增加時，該元件的尺寸被減低。因此，一晶體管的閾值電壓減低，而產(chǎn)生一短溝道效應或由淺溝隔離工藝中有源區(qū)的邊緣而深化INWE(inverse narrow width effect，反窄化寬度效應)，因此，漏電流特性于MOSFET的亞閾值(subthreshold)區(qū)與截止(off)區(qū)被觀察到，且半導體元件的特性，例如，DRAM的刷新(refresh)時間或數(shù)據(jù)保留時間被降級。
最近，一凹陷柵極MOSFET已開發(fā)出，其藉增加溝道長度而不用增加半導體元件的摻雜濃度，而可抑制閾值電壓的降低。在一種用以制造一凹陷柵極MOSFET的方法中，藉以一預定深度凹陷化一半導體襯底(在該處將形成溝道區(qū))，且形成柵極電極于凹陷襯底上，從而于垂直方向增加溝道長度。換句話說，因為半導體襯底被凹陷使得一有效溝道長度被增加，可能獲得一短溝道邊際(margin)而不用增加溝道區(qū)的摻雜濃度，這避免DRAM的特性如刷新時間、數(shù)據(jù)保留時間等的退化(degradation)。
圖1a與1b為垂直剖面圖，顯示現(xiàn)有技術中一凹陷柵極MOSFET結構。
參考圖1a，于傳統(tǒng)MOSFET中，一STI結構的元件隔離膜12被形成于一硅襯底如一半導體襯底10上，在位于元件隔離膜12之間以一預定深度被蝕刻的襯底10凹陷區(qū)中，經(jīng)由一柵極絕緣膜14以間隙填充形成凹陷柵極電極16與18，且由絕緣材料制成的間隙壁22被形成于柵極電極16與18的側壁上，于此點，下柵極電極16由摻雜的多晶硅形成，且上柵極電極18由金屬或金屬硅化物形成。絕緣材料的一硬掩模20，例如，SiON，被附加地形成于柵極電極的頂部上。
又，離子注入有一n型或p型摻雜劑的源極/漏極區(qū)24被形成于曝露于間隙壁22之間的半導體襯底10中，且由絕緣材料制成的間隙壁26被形成于硬掩模20與柵極電極16與18的側壁上。
此外，間隙填充接觸28被形成于曝露于間隙壁26之間的半導體襯底10的淺蝕刻凹槽內以及形成于其間的空間中。
如此構建于現(xiàn)有技術的凹陷柵極MOSFET可解決短溝道效應所造成的上述問題，因為凹陷區(qū)中柵極電極16的寬度大于在上部分的柵極電極18的寬度而因此與一平面結構的典型MOSFET相比增加了溝道長度。然而，因為柵極電極16和18與源極/漏極區(qū)24之間的重疊被增加(b)，GIDL(gateinduce drain leakage，柵極誘生漏極泄漏)被增加，或因為該應力最大點與一電場最大點在凹陷柵極邊緣是一致的，漏電流被異常地增加，等等。結果，在具有此凹陷柵極MOSFET的DRAM中，刷新時間或數(shù)據(jù)停留時間或相類物如先前被減低。
為克服此問題，一外柵極結構可藉減低凹陷柵極電極16的寬度與加寬源極/漏極區(qū)而達成。但是界定具有一減少寬度的凹陷柵極區(qū)與接著蝕刻它們是非常困難的。

發(fā)明內容
因此，本發(fā)明要解決的一個技術問題是克服傳統(tǒng)缺點與提供一種非對稱凹陷柵極MOSFET，藉具有于凹陷柵極結構中與凹陷區(qū)錯位的源極/漏極區(qū)之一者，其可減低柵極電極與源極/漏極區(qū)間的重疊和減低異常漏電流。
本發(fā)明要解決的另一技術問題是提供一種用以制造一非對稱凹陷柵極MOSFET方法，于半導體襯底中形成凹陷區(qū)，使用用于柵極電極的導電材料間隙填充該凹陷區(qū)，以及錯位化和將其構圖，形成了在源極/漏極區(qū)之一者中具有一增加的柵極電極寬度的非對稱凹陷柵極，可以減低柵極電極與源極/漏極區(qū)間的重疊并減低異常漏電流。
為達成本發(fā)明的目標，提供一種非對稱凹陷柵極MOSFET，包括于一半導體中以一預定深度所形成的凹陷區(qū)；以間隙填充該凹陷區(qū)于一半導體襯底上形成的一預定高度的凹陷柵極電極，其與對應源極/漏極區(qū)之一者的凹陷區(qū)錯位；形成于凹陷柵極電極的側面上的間隙壁；以及注入有摻雜劑的形成于曝露于間隙壁之間的半導體襯底中的源極/漏極區(qū)。
為達成本發(fā)明第一目的，提供另一非對稱凹陷柵極MOSFET，包括于一半導體中以一預定深度所形成的凹陷區(qū)；以間隙填充該凹陷區(qū)于一半導體襯底上形成的一預定高度的凹陷柵極電極，其與對應源極/漏極區(qū)之一者的凹陷區(qū)錯位且與另一剩余凹陷區(qū)自對準；于凹陷柵極電極的側面上形成的間隙壁；以及注入有一摻雜劑的形成于曝露于間隙壁之間的半導體襯底中的源極/漏極區(qū)。
為達成本發(fā)明的另一目的，提供一種用以制造一非對稱凹陷柵極MOSFET方法，包括步驟藉蝕刻一半導體襯底形成一預定深度的凹陷區(qū)；在間隙填充該凹陷區(qū)時，于半導體襯底上形成一預定高度的至少一層導電膜；藉構圖該導電膜形成凹陷柵極電極，以與對應源極/漏極區(qū)之一者的凹陷區(qū)錯位；形成間隙壁于凹陷柵極電極的側面上；以及藉注入一摻雜劑于曝露于間隙壁之間的半導體襯底中形成源極/漏極區(qū)。
為達成本發(fā)明的所述另一目的，提供另一種用以制造一非對稱凹陷柵極MOSFET方法，包括步驟藉蝕刻一半導體襯底形成一預定深度的凹陷區(qū)；當間隙填充該凹陷區(qū)時，于半導體襯底上形成一預定高度的至少一層導電膜；藉構圖導電膜形成凹陷柵極電極，以與對應源極/漏極區(qū)之一者的凹陷區(qū)錯位，且與另一剩余凹陷區(qū)自對準；形成間隙壁于凹陷柵極電極的側面上；以及藉注入一摻雜劑于曝露于間隙壁之間的半導體襯底中形成源極/漏極區(qū)。


本發(fā)明的以上與其它特征和優(yōu)點將由例示實施例的詳細描述與參考附圖而變得更加明顯，其中圖1a與1b為垂直剖面圖顯示現(xiàn)有技術中一凹陷柵極MOSFET結構；圖2為依據(jù)本發(fā)明的一實施例的一垂直剖面圖，顯示一非對稱凹陷柵極MOSFET結構；圖3a至3e為依據(jù)本發(fā)明的一實施例的工藝圖，用以解釋一種用于制造一非對稱凹陷柵極MOSFET的方法；圖4為依據(jù)本發(fā)明的一圖示，顯示由一非對稱凹陷柵極MOSFET模擬的電場與應力結果；圖5a與5b分別為依據(jù)現(xiàn)有技術和本發(fā)明的圖示，比較凹陷柵極MOSFET的有源區(qū)掩模與柵極掩模；以及圖6為依據(jù)本發(fā)明另一實施例的一垂直剖面圖，顯示一非對稱凹陷柵極MOSFET結構。
附圖標記說明10，100，200 襯底12，102，202 隔離膜14，210 柵極絕緣膜16，18，112，114，212，214 凹陷柵極電極20，116，216 硬掩模22，26，120，124，220，224 間隙壁24，122，222 源極/漏極區(qū)28，126，226 間隙填充接觸104 閾值電壓控制區(qū)106 光致抗蝕劑圖案108 凹陷區(qū)110 絕緣膜118 凹陷140 有源區(qū)142 柵極掩模144 凹陷柵極掩模具體實施方式
依據(jù)本發(fā)明的一優(yōu)選實施例將參考附圖被詳細描述，使得本領域內的技術人員可容易地實行該發(fā)明。
在附圖中，厚度顯示為較大以清楚地表示多重的層與區(qū)域。在說明書全文中，相同的元件以相同的附圖標記表示。
依據(jù)本發(fā)明的一實施例，圖2為一垂直剖面圖顯示一非對稱凹陷柵極MOSFET結構。如圖2所示，依據(jù)該實施例的非對稱凹陷柵極MOSFET具有以下結構。
一STI結構的元件隔離膜102被形成于作為一半導體襯底100的一硅襯底上，且凹陷柵極電極112與114經(jīng)由一柵極絕緣膜110藉間隙填充凹陷區(qū)以一預定高度被形成于半導體襯底上，所述凹陷區(qū)是元件隔離膜102間的襯底100的部分，凹陷區(qū)以一預定深度被蝕刻，且與對應源極/漏極區(qū)122之一者的凹陷區(qū)錯位。由絕緣材料制成的間隙壁120被形成于柵極電極112與114的側壁上。于此點，下柵極電極112由摻雜多晶硅形成，且上柵極電極114由金屬或金屬硅化物形成。絕緣材料、例如SiON的一硬掩模116被附加地形成于柵極電極114的頂部上。
又，離子注入有n型或p型摻雜劑的源極/漏極區(qū)122被形成于曝露于間隙壁120間的半導體襯底100中，且由絕緣材料制成的間隙壁124被形成于硬掩模116與柵極電極112與114的側壁上。
此外，間隙填充接觸126被形成于曝露于間隙壁124間的半導體襯底100的淺蝕刻凹槽中以及形成于間隙壁124之間的空間中。
在本發(fā)明的非對稱凹陷柵極MOSFET中，優(yōu)選為，在源極/漏極區(qū)中，凹陷柵極電極112與114在其中錯位的區(qū)域為連接至一儲存節(jié)點電極的源極區(qū)。且，連接至間隙壁120的一絕緣膜圖案被形成于漏極區(qū)側的凹陷區(qū)的上邊緣。本發(fā)明中，優(yōu)選地，半導體襯底100的凹陷區(qū)為50至2500。
依據(jù)本發(fā)明的該實施例，通過具有非對稱凹陷柵極，其在源極區(qū)側具有一外柵極外形和在漏極區(qū)側具有一內柵極外形，具有此等構形的MOSFET與現(xiàn)有技術相比的話，可維持用以界定凹陷柵極的邊際和減低柵極與源極/漏極區(qū)間的重疊長度C。而且，本發(fā)明的MOSFET中，因為源極/漏極區(qū)的外形因一非對稱凹陷柵極結構被改變，一電場最大點A位于凹陷區(qū)的側面上且一應力最大點B位于凹陷區(qū)的邊緣上，藉以因最大點A與B間的不一致而減低異常漏電流。
圖3a至3e為依據(jù)本發(fā)明的一實施例的工藝圖，用以解釋一種用于制造非對稱凹陷柵極MOSFET的方法。參考這些圖示，依據(jù)本發(fā)明的實施例用于制造一非對稱凹陷柵極MOSFET的方法將被描述。
首先，如圖3a所示，一STI結構的元件隔離膜102被形成于作為一半導體襯底100的一硅襯底上，且一n型或p型摻雜劑被離子注入于元件隔離膜102間的半導體襯底100，藉以形成一阱與一閾值電壓控制區(qū)104。
如圖3b所示，一界定凹陷區(qū)的光致抗蝕劑圖案106被形成于半導體襯底100上，且其后凹陷區(qū)108藉從襯底表面蝕刻50至2500至一預定深度被形成。
如圖3c所示，一柵極絕緣膜110被形成于在該處存在凹陷區(qū)的半導體襯底100的全部表面上，和作為柵極電極導電膜112與114的摻雜多晶硅、金屬或金屬硅化物被依次堆疊于其上。且，SiON或相類物的一掩模116被額外地堆疊。
硬掩模116藉使用一朝向源極區(qū)側錯位的凹陷柵極電極掩模的一干蝕刻工藝被構圖，且柵極電極導電膜(未顯示)被依次地構圖，藉以形成凹陷柵極電極112與114。
此時，本發(fā)明中，因為柵極電極掩模朝向源極區(qū)側被錯位，對應于鄰近漏極區(qū)的凹陷區(qū)的特定區(qū)域由于在柵極電極構圖工藝中的柵極電極掩模的錯位被曝露。因此，假如使用該柵極電極掩模作為一蝕刻掩模將柵極電極構圖，該被曝露區(qū)，即是，位于凹陷區(qū)中的柵極電極導電膜的部分被損壞，藉以形成凹槽118。
如圖3d所示，絕緣材料(例如，硅氧化膜)制成的間隙壁120被形成于凹陷柵極電極112與114的側壁上及半導體襯底100的頂部上。此時，間隙壁120與一隔離膜圖案被一起形成，此隔離膜圖案用以間隙填充漏極區(qū)側的凹陷區(qū)的上部分，也就是，該凹槽。
接著，一n型或p型摻雜劑被離子注入于曝露于間隙壁120間的半導體襯底100中，因此形成源極/漏極區(qū)122。由此，源極/漏極區(qū)122的垂直外形藉非對稱凹陷柵極結構被改變。
繼續(xù)地，如圖3e所示，絕緣材料制成的間隙壁124被形成于硬掩模116與柵極電極112與114的側壁上。曝露于間隙壁124間的半導體襯底100被淺蝕刻以形成凹槽，接著該凹槽以一摻雜的多晶硅膜或相類物被間隙填充，且其表面以一化學機械拋光工藝被平面化，藉以形成源極/漏極接觸126。
圖4為依據(jù)本發(fā)明的一圖示，顯示非對稱凹陷柵極MOSFET模擬的一電場與應力結果。
如圖4所示，本發(fā)明的MOSFET的模擬結果為因為源極/漏極區(qū)的外形因非對稱凹陷柵極結構被改變，電場最大點A位于凹陷區(qū)的側面上且應力最大點B位于凹陷區(qū)的邊緣上。因此，凹陷柵極MOSFET的異常漏電流特性因為最大點A與B間的不一致而可被減低。
圖5a與5b分別為依據(jù)現(xiàn)有技術和本發(fā)明的圖示，比較凹陷柵極MOSFET的有源區(qū)掩模與柵極掩模。
圖5中本發(fā)明的一柵極掩模142具有一錯位的寬度d，是圖5a所示的傳統(tǒng)凹陷柵極掩模142的特征或柵極長度的約0.1至0.5倍。未說明的附圖標記140表示一有源區(qū)，且144表示一凹陷柵極掩模。
圖6為依據(jù)本發(fā)明的另一實施例的一垂直剖面圖，顯示一非對稱凹陷柵極MOSFET結構。如圖6所示，非對稱凹陷柵極MOSFET具有以下結構。
依據(jù)另一實施例，在非對稱凹陷柵極MOSFET被制作于其中凹陷柵極電極212的寬度被減少以加寬源極/漏極區(qū)的一外柵極結構上的情形，如圖6所示，它藉界定具有一減少寬度的凹陷柵極區(qū)且蝕刻它們而形成。
更具體地，一STS結構的元件隔離膜202被形成于作為一半導體襯底200的一硅襯底上，且一柵極絕緣膜210形成于元件隔離膜202間的襯底200的凹陷區(qū)部分中，凹陷區(qū)部分以一預定深度被蝕刻。此時，凹陷區(qū)具有較柵極電極形成區(qū)為小的寬度。
凹陷柵極電極212與214藉間隙填充該凹陷區(qū)，而以一預定高度被形成于半導體襯底200上，其與對應源極/漏極區(qū)222之一者的凹陷區(qū)錯位且與剩余凹陷區(qū)自對準。因此，非對稱凹陷柵極MOSFET可制成于一外柵極結構上，其中凹陷柵極電極212的寬度被減低以加寬源極/漏極區(qū)222。
此時，絕緣材料、例如SiON或相類物的一硬掩模216被額外形成于柵極電極214的頂部上。且，絕緣材料制成的間隙壁220被形成于凹陷柵極電極212與214的側壁上。
以一n型或p型摻雜劑離子注入的源極/漏極區(qū)222被形成于曝露于間隙壁220間的半導體襯底200中，且絕緣材料制成的間隙壁224被形成于硬掩模216及柵極電極212與214的側壁上。另外，間隙填充接觸226被形成于曝露于間隙壁224間的半導體襯底200的淺蝕刻凹槽中及形成于該處間的空間中。
即是，依據(jù)另一實施例的MOSFET的凹陷柵極電極具有一非對稱凹陷柵極結構，其中于源極區(qū)側中它們具有一外柵極外形且于漏極區(qū)側上自對準。接著，與現(xiàn)有技術比較的話，它可能維持用以界定凹陷柵極的邊際與減低柵極與源極/漏極區(qū)間的重疊長度C。
而且，本發(fā)明的MOSFET中，因為源極/漏極區(qū)的外形因一非對稱凹陷柵極結構被改變，一電場最大點A位于凹陷區(qū)的側部上且一應力最大點B位于凹陷區(qū)的邊緣上，藉以因為最大點A與B間的不一致而減低異常漏電流(參考圖2)。
盡管本發(fā)明已參考例示實施例進行了說明，本領域內的技術人員將可了解到各種形式與細節(jié)的改變可被達成，而無需脫離所附權利要求所界定的本如上所述，本發(fā)明藉于凹陷柵極結構中具有與凹陷區(qū)錯位的源極/漏極區(qū)之一者，可減低柵極電極與源極/漏極區(qū)間的重疊。
而且，本發(fā)明可改善電氣特性如DRAM的刷新時間、數(shù)據(jù)保留時間等，因為源極/漏極區(qū)的外形因非對稱凹陷柵極結構被改變，藉以急劇地減低因一電場最大點A與一應力最大點B間的一致性所造成的異常漏電流。
本發(fā)明主張韓國專利申請?zhí)柎a2004-112365，其申請于2004年12月24日，該全部內容藉索引被并入于此。
權利要求
1.一種非對稱凹陷柵極金屬氧化物半導體場效應晶體管，包括于一半導體中以一預定深度所形成的凹陷區(qū)；于一半導體襯底上藉間隙填充該凹陷區(qū)而以一預定高度所形成的凹陷柵極電極；以一摻雜劑注入的源極與漏極區(qū)，其中所述凹陷柵極電極與對應所述源極或漏極區(qū)之一者的凹陷區(qū)錯位；以及形成于所述凹陷柵極電極的側面上的間隙壁，其中所述源極/漏極區(qū)被形成于曝露于所述間隙壁之間的所述半導體襯底中。
2.如權利要求1的金屬氧化物半導體場效應晶體管，其中所述凹陷柵極電極在其中錯位的區(qū)域為所述源極區(qū)。
3.如權利要求1的金屬氧化物半導體場效應晶體管，其中被連接至所述間隙壁的一絕緣膜圖案形成于漏極區(qū)側的凹陷區(qū)的一個或多個上邊緣上。
4.如權利要求1的金屬氧化物半導體場效應晶體管，其中所述凹陷區(qū)為50至2500。
5.如權利要求1的金屬氧化物半導體場效應晶體管，還包括形成于所述凹陷柵極電極的頂部上的一硬掩模。
6.一非對稱凹陷柵極金屬氧化物半導體場效應晶體管，包括于一半導體中以一預定深度所形成的凹陷區(qū)；于一半導體襯底上藉間隙填充該凹陷區(qū)而以一預定高度所形成的凹陷柵極電極；以一摻雜劑注入的源極與漏極區(qū)，其中所述凹陷柵極電極與所述源極或漏極區(qū)之一者錯位；且與所述源極或漏極區(qū)之一者自對準；以及形成于所述凹陷柵極電極的側面上的間隙壁，其中所述源極/漏極區(qū)被形成于曝露于所述間隙壁之間的所述半導體襯底中。
7.如權利要求6的金屬氧化物半導體場效應晶體管，其中所述凹陷柵極電極在其中錯位的區(qū)域為所述源極區(qū)。
8.如權利要求6的金屬氧化物半導體場效應晶體管，其中所述凹陷區(qū)為50至2500。
9.如權利要求6的金屬氧化物半導體場效應晶體管，更包括形成于所述凹陷柵極電極的頂部上的一硬掩模。
10.一種用以制造一非對稱凹陷柵極金屬氧化物半導體場效應晶體管的方法，包括步驟藉蝕刻一半導體襯底形成一預定深度的凹陷區(qū)；在間隙填充所述凹陷區(qū)時，于所述半導體襯底上形成一預定高度的至少一層導電膜；藉構圖該導電膜形成凹陷柵極電極以與對應一源極或漏極區(qū)的凹陷區(qū)錯位；形成間隙壁于所述凹陷柵極電極的側面上；以及藉注入一摻雜劑于曝露于所述間隙壁之間的所述半導體襯底中，形成所述源極和漏極區(qū)。
11.如權利要求10的方法，其中所述凹陷柵極電極在其中錯位的區(qū)域為所述源極區(qū)。
12.如權利要求10的方法，其中所述形成間隙壁的步驟中，一被連接至所述間隙壁的絕緣膜圖案形成于所述漏極區(qū)側的凹陷區(qū)的一個或多個上邊緣上。
13.如權利要求10的方法，其中所述凹陷區(qū)為50至2500。
14.如權利要求10的方法，更包括形成一硬掩模于所述凹陷柵極電極的頂部上的步驟。
15.一種用以制造一非對稱凹陷柵極金屬氧化物半導體場效應晶體管的方法，包括步驟藉蝕刻一半導體襯底形成一預定深度的凹陷區(qū)；在間隙填充該凹陷區(qū)時，于所述半導體襯底上形成一預定高度的至少一層導電膜；藉構圖所述導電膜形成凹陷柵極電極以與對應一源極或漏極區(qū)的凹陷區(qū)錯位，且與所述源極或漏極區(qū)之一者自對準；形成間隙壁于所述凹陷柵極電極的側面上；以及藉注入一摻雜劑于曝露于所述間隙壁之間的所述半導體襯底中，形成所述源極與漏極區(qū)。
16.如權利要求15的方法，其中所述凹陷柵極電極在其中錯位的區(qū)域為所述源極區(qū)。
17.如權利要求15的方法，其中所述凹陷區(qū)為50至2500。
18.如權利要求15的方法，更包括形成一硬掩模于所述導電膜的頂部上的步驟。
全文摘要
本發(fā)明公開一種非對稱凹陷柵極MOSFET，和一種用于制造非對稱凹陷柵極MOSFET的方法。非對稱凹陷柵極MOSFET包括一半導體中以一預定深度形成的凹陷區(qū)；于一半導體襯底上以間隙填充該凹陷區(qū)而以一預定高度所形成的凹陷柵極電極，且與對應源極/漏極區(qū)之一者的凹陷區(qū)錯位；形成于凹陷柵極電極的側面上的間隙壁；以及注入有摻雜劑的形成于曝露于間隙壁之間的半導體襯底中的源極/漏極區(qū)。柵極電極與源極/漏極區(qū)之間的重疊可藉于凹陷柵極結構中具有與凹陷區(qū)錯位的源極/漏極區(qū)之一者被減低，且由一電場最大點A與一應力最大點B間的一致性所造成的異常漏電流，可藉改變源極/漏極區(qū)的外形被急劇地減低。
文檔編號H01L21/336GK1794467SQ20051008215
公開日2006年6月28日 申請日期2005年7月4日 優(yōu)先權日2004年12月24日
發(fā)明者徐文植 申請人:海力士半導體有限公司