專利名稱：用于半導體器件的金屬線及其制造方法
技術領域：
本發(fā)明涉及一種用于半導體器件的銅線，更具體地，涉及一種用于半導體器件的金屬線及其制造方法，其中用作銅線的防擴散層的阻擋金屬使用CVD TiSiN來形成。
背景技術：
隨著半導體器件的尺寸近來已減小，用于半導體器件的金屬線的線寬和厚度也已減小。為了應對半導體器件的線寬和厚度的減小，鋁(Al)已被廣泛用作用于金屬線的材料。
然而，因為Al具有相對高的電阻率，已公知Al不是用于超大規(guī)模集成電路(ULSI)和巨大規(guī)模集成電路(GSI)中的線的合適金屬。
因此，近來具有低電阻率和良好電遷移的銅(Cu)已作為Al金屬線的替換材料而得到廣泛研究。
然而，當使用銅時，干蝕刻不能容易地執(zhí)行，銅相對于氧化硅層(SiO2)的粘附特性不好，且銅的熱力學穩(wěn)定性和抗腐蝕性低。
此外，銅在硅(Si)和SiO2中迅速擴散并通過在Si中形成深施主能級而在pn-結(jié)中生成漏泄電流，造成半導體器件的故障。因此，需要防擴散層來有效地防止Cu的擴散。特別是，當銅被用于ULSI中的金屬線時，該線的電阻必須被最小化并且防擴散層的厚度必須小于100埃。因此，即使當防擴散層的厚度是薄的時，研究防擴散層以發(fā)現(xiàn)控制銅擴散的有效途徑也是必要的。
為了起到穩(wěn)定的防擴散層的作用，為防止銅的擴散，阻擋金屬必須在厚度上大于50埃。
當阻擋金屬通過濺射法或物理汽相沉積(PVD)法被沉積時，阻擋金屬必須以大于100埃的厚度被沉積，以在通路的側(cè)壁上實現(xiàn)大于50埃的厚度。然而，當阻擋金屬在尺寸小于65nm的半導體結(jié)構(gòu)中通過濺射來沉積到大于100埃的厚度時，懸空(overhang)不可避免地產(chǎn)生在通路或溝槽的上部。因此，與銅集成時可發(fā)生例如空隙的問題。
結(jié)果，使用濺射法的阻擋金屬形成被限制于尺寸為65nm或更大的半導體器件結(jié)構(gòu)。
近來，為了解決以上提到的問題，一種使用原子層沉積(ALD)和化學汽相沉積(CVD)的用于阻擋金屬層的沉積方法己被積極研究。
與使用PVD方法的沉積相比，己發(fā)現(xiàn)使用ALD方法或CVD方法的沉積具有好得多的階梯覆蓋，且由此甚至可以在尺寸小于65nm的通路中沉積薄的和均勻的阻擋金屬層。
現(xiàn)在將描述根據(jù)現(xiàn)有技術的銅金屬線的結(jié)構(gòu)及其制造方法。
在下文中，將參考附圖描述根據(jù)現(xiàn)有技術的用于半導體器件的金屬線以及金屬線形成方法。
圖1A到1D為根據(jù)用于形成金屬線的現(xiàn)有技術工藝制造的半導體器件的截面視圖。
如圖1所示，雜質(zhì)離子被注入半導體基片1中以形成半導體器件2。
接著，絕緣層3例如氮化物氧化物層、氧化物層或BPSG形成在包括半導體器件2的半導體基片1的整個表面上。
第一光阻劑(photoresist)4被涂覆在絕緣層3上，然后通過曝光和顯影工藝來圖案化第一光阻劑4而限定接觸區(qū)。
接著，接觸孔5通過使用圖案化的第一光阻劑4作為掩模來選擇性地移除絕緣層3而形成。
如圖1B所示，第一光阻劑4被移除，第二光阻劑6被涂覆在包括接觸孔5的半導體基片1的整個表面上，然后第二光阻劑6通過曝光和顯影工藝而經(jīng)受圖案化。
接著，溝槽7通過使用圖案化的第二光阻劑6作為掩模來以預定深度選擇性地移除絕緣層3而形成。
溝槽7被形成為具有比接觸孔5更寬的寬度。
如圖1C所示，其上層壓有氮化鈦(TiN)和鈦(Ti)的阻擋金屬層8形成在包括溝槽7和接觸孔5的半導體基片1的整個表面上。
阻擋金屬層8使用PVD方法來形成，且TiN層和Ti層分別具有150埃的厚度。
然后Cu種子層形成在阻擋金屬層8上，并且然后銅薄層9使用電鍍方法形成。
如圖1D所示，銅薄層9和阻擋金屬層8被研磨以暴露絕緣層3的表面，由此在溝槽7和接觸孔5中形成銅線9a和阻擋線8a。
現(xiàn)有技術的在半導體器件中形成金屬線的方法具有下面的問題。
首先，如以上提到的，因為阻擋金屬層使用PVD方法來形成，所以阻擋金屬層被不均勻地沉積。
其次，因為阻擋金屬層使用PVD方法來形成，所以難以沉積厚度小于100埃的阻擋金屬層。因此，其不能用于尺寸小于65nm的半導體器件結(jié)構(gòu)。

發(fā)明內(nèi)容
因此，本發(fā)明涉及一種用于半導體器件的金屬線及其制造方法，其基本消除了由于相關技術的局限和缺點引起的一個或多個問題。
本發(fā)明的一個優(yōu)點是提供了一種用于半導體器件的金屬線及其制造方法，該金屬線可被用于使用CVC TiSiN作為用于阻擋金屬層的材料的小于65nm深的半導體器件結(jié)構(gòu)。
本發(fā)明的另外的優(yōu)點和特征將在下面的描述中被闡明，并且部分地從該描述而變得明顯，或可以從本發(fā)明的實踐中了解。本發(fā)明的這些和其它優(yōu)點可以通過本書面描述和由此的權(quán)利要求以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
為了實現(xiàn)這些和其它優(yōu)點并根據(jù)本發(fā)明的目的，如這里所體現(xiàn)和廣泛描述的，一種用于半導體器件的金屬線，包括半導體基片，在其上形成有半導體器件；絕緣層，其在對應于半導體器件的部分具有接觸孔并且形成在半導體基片上；TiSiN阻擋金屬層，形成在接觸孔中；以及銅線，形成在TiSiN阻擋金屬層上。
根據(jù)本發(fā)明的另一方面，一種用于半導體器件的金屬線，包括半導體基片，在其上形成有半導體器件；絕緣層，在對應于半導體器件的部分具有接觸孔并且在半導體基片上形成；阻擋金屬層，包括在接觸孔中形成的TiSiN層和在TiSiN上層壓的Ta層；以及銅線，在阻擋金屬層上形成。
根據(jù)本發(fā)明的另一方面，一種制造用于半導體器件的金屬線的方法，包括如下步驟在半導體基片上形成半導體器件；通過在半導體基片上沉積絕緣層和選擇性地移除該絕緣層來在對應于半導體器件的部分形成接觸孔；形成在包括接觸孔的半導體基片的整個表面上形成的TiSiN阻擋金屬層；在TiSiN阻擋金屬層上形成銅層；以及研磨銅層和TiSiN阻擋金屬層以暴露絕緣層的表面。
在該方法的上述方面中，形成TiSiN阻擋金屬層的步驟可以進一步包括第一步驟，使用四二甲基氨基鈦(tetrakis dimethyl amino titanium)(TDMAT)材料來沉積熱TiN層；第二步驟，通過在熱TiN上執(zhí)行等離子體工藝來形成CVD氮化鈦(TiN)層；以及第三步驟，通過使SiH4氣體與CVD TiN層反應來形成CVD TiSiN層。
根據(jù)本發(fā)明的另一方面，提供了一種制造用于半導體器件的金屬線的方法，包括如下步驟在半導體基片上形成半導體器件；通過在半導體基片上沉積絕緣層并選擇性地移除該絕緣層而在對應于半導體器件的部分形成接觸孔；在包括接觸孔的半導體基片的整個表面上形成TiSiN阻擋金屬層；在TiSiN層上形成Ta層；在Ta層上形成銅層；以及研磨銅層、TiSiN層和Ta層以暴露絕緣層的表面。
應理解前面的概括描述和下面的詳細描述都是示例性的和說明性的，并旨在提供對如權(quán)利要求的本發(fā)明的進一步說明。


附圖被包括以提供對本發(fā)明的進一步理解以及被引入并構(gòu)成本申請的一部分，說明本發(fā)明的實施例并連同描述一起用來解釋本發(fā)明的原理。在所述圖中圖1A到1D是根據(jù)形成銅線的現(xiàn)有技術工藝所制造的半導體器件的截面視圖；圖2A到2F是根據(jù)本發(fā)明的一個示例性實施例的利用形成銅線的工藝所制造的半導體器件的截面視圖；圖3A到3C是曲線圖，說明了相對于本發(fā)明的一個示例性實施例的阻擋金屬層結(jié)構(gòu)的銅擴散的結(jié)果，其中圖3A是視圖，說明了對于現(xiàn)有技術的金屬線的結(jié)構(gòu)Cu/Ta/TaN/FSG的結(jié)果；圖3B是視圖，說明了根據(jù)本發(fā)明的第一實施例的Cu/TiSiN/FSG的金屬線的結(jié)構(gòu)；以及圖3C是視圖，說明了根據(jù)本發(fā)明的第二實施例的Cu/TiSiN/FSG的金屬線的結(jié)構(gòu)；圖4A和4B是曲線圖，說明了在本發(fā)明的一個示例性實施例的阻擋金屬層被退火之后銅擴散的結(jié)果，其中圖4A示出本發(fā)明的示例性實施例的阻擋金屬層的結(jié)構(gòu)Cu/TiSiN/低k的結(jié)果，以及圖4B示出現(xiàn)有技術的結(jié)構(gòu)Cu/Ta/TiN/低k的結(jié)果；圖5A到5C示出本發(fā)明的示例性實施例的阻擋金屬層和銅粘附的分析特性的結(jié)果，其中圖5A示出對于現(xiàn)有技術的金屬線結(jié)構(gòu)Cu/Ta/TiN的結(jié)果，圖5B示出對于根據(jù)本發(fā)明的第一實施例的金屬線結(jié)構(gòu)Cu/TiSiN的結(jié)果，以及圖5C示出對于根據(jù)本發(fā)明的第二實施例的金屬線結(jié)構(gòu)Cu/Ta/TiSiN的結(jié)果。
圖6A和6D示出分析本發(fā)明的示例性的實施例的鏈電阻的結(jié)果，其中圖6A示出在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中不使用穿通(punch-through)工藝的情況，圖6B示出在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中使用穿通工藝的情況，圖6C示出在本發(fā)明的TiSiN結(jié)構(gòu)中不使用穿通工藝的情況，以及圖6D示出在本發(fā)明的TiSiN結(jié)構(gòu)中使用穿通工藝的情況。
圖7A到7D示出分析本發(fā)明的示例性實施例的Kelvin電阻的結(jié)果，其中圖7A示出對于在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中不使用穿通工藝情況的結(jié)果，圖7B示出對于在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中使用穿通工藝情況的結(jié)果，圖7C示出對于在本發(fā)明的TiSiN結(jié)構(gòu)中不使用穿通工藝情況的結(jié)果，以及圖7D示出對于在本發(fā)明的TiSiN結(jié)構(gòu)中使用穿通工藝情況的結(jié)果。
圖8A到8D示出分析本發(fā)明的示例性實施例的基于阻擋金屬層的線寬的電阻分布的結(jié)果，其中圖8A示出對于根據(jù)現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中不使用穿通工藝情況的結(jié)果，圖8B示出現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中使用穿通工藝情況的結(jié)果，圖8C示出對于本發(fā)明的TiSiN結(jié)構(gòu)中不使用穿通工藝情況的結(jié)果，以及圖8D示出對于本發(fā)明的TiSiN結(jié)構(gòu)中使用穿通工藝情況的結(jié)果。
圖9A到9C示出分析本發(fā)明的示例性的實施例的基于阻擋金屬層的溫度的漏泄電流的結(jié)果，其中圖9A示出對于根據(jù)本發(fā)明的第一實施例的單個TiSiN結(jié)構(gòu)情況的結(jié)果，圖9B示出對于根據(jù)本發(fā)明的第二實施例的Ta/TiSiN結(jié)構(gòu)情況的結(jié)果，以及圖9C示出對于根據(jù)現(xiàn)有技術的Ta/TiN結(jié)構(gòu)情況的結(jié)果。
具體實施例方式
現(xiàn)在將詳細參考本發(fā)明的示例性的實施例，其實例在附圖中說明。
圖2A到2D是根據(jù)本發(fā)明的一個示例性實施例的利用形成銅線的工藝所制造的半導體器件的截面視圖。
如圖2A所示，雜質(zhì)離子注入半導體基片11中以形成半導體器件12。
接著，絕緣層13如氮化物氧化物(nitride oxide)層、氧化物層、FSG或BPSG形成在包括半導體器件12的半導體基片11的整個表面上。
第一光阻劑14被涂覆在絕緣層13上，并且然后接觸區(qū)通過曝光或顯影工藝圖案化第一光阻劑14而被限定。
接著，接觸孔15通過使用圖案化的第一光阻劑14作為掩模來選擇性地移除絕緣層13而形成。
如圖2B所示，第一光阻劑14被移除，第二光阻劑16被涂覆在包括接觸孔15的半導體基片11的整個表面上，并且然后第二光阻劑16通過曝光和顯影工藝來經(jīng)受圖案化。
接著，溝槽17通過使用圖案化的第二光阻劑16作為掩模來以預定深度選擇性地移除絕緣層13而形成。
以此方式，接觸以雙大馬士革結(jié)構(gòu)形成，其中溝槽17具有比接觸孔15更寬的寬度。
如圖2C所示，氮化鈦硅(TiSiN)層18形成在包括溝槽17和接觸孔15的半導體基片11的整個表面上。
將詳細描述形成TiSiN層18的方法。
首先，熱TiN層使用四二甲基氨基鈦(TDMAT)材料以約50埃的厚度沉積在半導體基片11之上，然后CVD氮化鈦(TiN)層由等離子體工藝形成。因為熱TiN層的厚度在等離子體工藝中減小，所以CVD TiN層約為25埃厚。
上述工藝被重復以形成具有約50埃的厚度的CVD TiN層。當然，CVDTiN層可以通過只執(zhí)行一次該工藝而具有所需的厚度，且CVD氮化物TiN可以通過控制熱TiN層的厚度而具有15到100埃，優(yōu)選地，30到100埃。
接著，通過在半導體基片的溫度維持300到400℃(例如約350℃)的條件下使SiH4氣體與CVD TiN層發(fā)生反應來形成CVD TiSiN層18。
優(yōu)選地，TiSiN層18的厚度是15到100埃，優(yōu)選地，30到100埃。
選擇性地移除在接觸孔15的底部形成的TiSiN層18的穿通工藝通過生成氬等離子體而在TiSiN層18上進行。但是，穿通工藝是可任選的。
如圖2D所示，鉭(Ta)層19在包括CVD TiSiN層18的半導體基片11的整個表面之上以約15到100埃、優(yōu)選地，30到100埃的厚度(例如75埃)形成，以形成其中TiSiN層18和Ta層19被層壓的阻擋金屬層20。穿通工藝還可以用來通過使用氬等離子體而選擇性地移除形成在接觸孔的底部的Ta層。
可替換地，阻擋金屬層20可以是單個TiSiN層，而不形成Ta層19。
如圖2E所示，Cu種子層形成在阻擋金屬層20上，并且然后Cu薄層21使用電鍍方法形成。
如圖2F所示，Cu薄層21和阻擋金屬層20被研磨以暴露絕緣層13的表面，由此在溝槽20a和接觸孔15中形成銅線21a和阻擋線20a。
如上所述形成了一種用于半導體器件的金屬線，并且然后測試和比較了根據(jù)現(xiàn)有技術和本發(fā)明的金屬線。這將在以下詳細描述。
測試和比較了擴散、粘附、階梯覆蓋以及電阻特性。
熱氧化物層以約1,000埃的厚度形成在P型半導體基片上，且其上沉積有FSG或低k電介質(zhì)材料。接著，為了測試和比較阻擋金屬層的特性，用于130nm級的阻擋金屬層Ta(150埃)/TaN(150埃)以及本發(fā)明的阻擋金屬層TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)分別被沉積，然后阻擋金屬層的特性被分析如下。
為了檢查在阻擋金屬層上沉積銅種子的工藝中銅的擴散程度，銅種子被沉積到600埃，然后Cu/阻擋金屬通過CMP移除，并且然后保留在FSG中的Cu的量使用VPD方法來定量地分析。在以下退火工藝中用于銅的防擴散層的特性通過AES分析。對于不同的條件，退火工藝在FSG上以350℃、在低k電介質(zhì)材料上以400℃、500℃和600℃進行30分鐘。
以下的表1示出相對于在FSG上形成的現(xiàn)有技術的阻擋金屬層Ta(150埃)/TaN(150埃)，以及本發(fā)明的阻擋金屬層TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)，由VPD測得的銅沉積工藝中Cu的擴散程度。
表1

如表1所示，本發(fā)明的阻擋金屬層具有好得多的擴散特性。
另外，Cu沉積在FSG上所形成的現(xiàn)有技術的阻擋金屬層Ta(150埃)/TaN(150埃)上，以及本發(fā)明的阻擋金屬層TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)上，在FSG上執(zhí)行退火工藝，且Cu擴散程度通過AES來分析，可在圖3A到3C中看到。
退火工藝在350℃執(zhí)行30分鐘。在本發(fā)明的阻擋金屬層TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)中，Cu成份在14分鐘的濺射時間消失，這是與現(xiàn)有技術的阻擋金屬層類似的特性。
圖3A是說明對于現(xiàn)有技術的金屬線結(jié)構(gòu)Cu/Ta/TaN/FSG的銅擴散結(jié)果的視圖，圖3B是說明對于根據(jù)本發(fā)明的第一實施例的Cu/TiSiN/FSG的金屬線結(jié)構(gòu)的結(jié)果的視圖，以及圖3C是說明對于根據(jù)本發(fā)明的第二實施例的Cu/TiSiN/FSG的金屬線結(jié)構(gòu)的結(jié)果的視圖。
另外，為了了解相對于現(xiàn)有技術的阻擋金屬層Ta/TiN，以及本發(fā)明的阻擋金屬層TiSiN的低k材料中的Cu擴散程度，退火工藝在400℃、500℃和600℃執(zhí)行30分鐘，可在圖4A和4B中看到。
即，圖4A示出對于本發(fā)明的阻擋金屬層的結(jié)構(gòu)Cu/TiSiN/低k的結(jié)果，以及圖4B示出對于現(xiàn)有技術的結(jié)構(gòu)Cu/Ta/TiN/低k的結(jié)果。
如圖4所示，可以看出，本發(fā)明的TiSiN阻擋金屬層的Cu擴散程度響應于溫度改變而在低k材料中變得穩(wěn)定，如在現(xiàn)有技術的情況下。
接著，比較了粘附特性。
阻擋金屬層的粘附特性通過帶測試(tape test)確定。執(zhí)行退火工藝之后的粘附特性使用SEM圖像和反射率來間接地測量。根據(jù)結(jié)果，在中心部分和角落部分都未發(fā)現(xiàn)Cu剝離。
為了測試根據(jù)現(xiàn)有技術和本發(fā)明的阻擋金屬層以及銅的粘附特性，金屬線在350℃退火30分鐘，且Cu的表面使用SEM圖像來分析，這可在圖5A到5C中看到。
圖5A示出現(xiàn)有技術的金屬線結(jié)構(gòu)Cu/Ta/TiN的結(jié)果，圖5B示出對于根據(jù)本發(fā)明的第一實施例的金屬線結(jié)構(gòu)Cu/TiSiN的結(jié)果。圖5C示出對于根據(jù)本發(fā)明的第二實施例的金屬線結(jié)構(gòu)Cu/Ta/TiSiN的結(jié)果。
可以看出，與現(xiàn)有技術不同，未在本發(fā)明的示例性實施例中發(fā)現(xiàn)Cu凝聚。
另外，相對于現(xiàn)有技術和本發(fā)明的示例性實施例的阻擋金屬層，在退火工藝之前和之后分析了反射率。根據(jù)結(jié)果，在本發(fā)明的示例性實施例的阻擋金屬層中，TiSiN和Ta/TiSiN結(jié)構(gòu)的反射率都大于90％。因此，確定未發(fā)生Cu凝聚。
本發(fā)明的示例性實施例的TiSiN(50埃)通過EELS來分析，以相對于接觸孔的底部和側(cè)壁確定阻擋金屬層的階梯覆蓋。根據(jù)結(jié)果，證實Ti和N成份被均勻地沉積在接觸孔的底部和側(cè)壁。
另外，相對于根據(jù)現(xiàn)有技術和本發(fā)明的一個示例性實施例的阻擋金屬層分析了鏈電阻，可在有和無穿通工藝的圖6A到6D中看到。
圖6A示出與在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中不使用穿通工藝相關聯(lián)的結(jié)果。圖6B示出在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中使用穿通工藝的結(jié)果。圖6C示出在本發(fā)明的TiSiN結(jié)構(gòu)中不使用穿通工藝的情況。圖6D示出在本發(fā)明的TiSiN結(jié)構(gòu)中使用穿通工藝的結(jié)果。
參考圖6A和6B，當穿通工藝用于Ta/TaN結(jié)構(gòu)時，在最小0.18μm CD尺寸的約2(歐姆/鏈)的鏈電阻減小到約1.5(歐姆/鏈)，減少了25％。
參考圖6C和6D，當穿通工藝用在本發(fā)明的阻擋金屬層上時，鏈電阻可從約2.7(歐姆/鏈)減小到1.5(歐姆/鏈)，減少了45％。此外，已證實如果穿通工藝被用于TiSiN結(jié)構(gòu)，則發(fā)生在0.18μm CD尺寸的尾部(tail)減小。
而且，相對于圖6的結(jié)構(gòu)分析了Kelvin電阻，結(jié)果在圖7A到7D中示出。
圖7A示出與在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中不使用穿通工藝相關聯(lián)的結(jié)果。圖7B示出在現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中使用穿通工藝的結(jié)果。圖7C示出在本發(fā)明的TiSiN結(jié)構(gòu)中不使用穿通工藝的結(jié)果。圖7D示出在本發(fā)明的TiSiN結(jié)構(gòu)中使用穿通工藝的結(jié)果。
如在上述的鏈電阻的情況中，已確定如果穿通工藝用于本發(fā)明的阻擋金屬層TiSiN，則Kelvin電阻也可以得到減少。
另外，分析了基于圖6的結(jié)構(gòu)中的線寬的電阻分布，其可在圖8A到8D中看到。
圖8A示出與根據(jù)現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中不使用穿通工藝相關聯(lián)的結(jié)果。圖8B示出現(xiàn)有技術的Ta/TiN結(jié)構(gòu)中使用穿通工藝的結(jié)果。圖8C示出本發(fā)明的TiSiN結(jié)構(gòu)中不使用穿通工藝的結(jié)果。圖8D示出本發(fā)明的TiSiN結(jié)構(gòu)中使用穿通工藝的結(jié)果。
已證實，最小電阻分布可在與其它情況不同的本發(fā)明的TiSiN結(jié)構(gòu)中使用穿通工藝的情況中看到。
另外，基于相對于圖6的結(jié)構(gòu)的溫度分析了漏泄電流，可在圖9A到9C中看到。
圖9A示出對于根據(jù)本發(fā)明的第一實施例的單個TiSiN結(jié)構(gòu)情況的結(jié)果。圖9B示出對于根據(jù)本發(fā)明的第二實施例的Ta/TiSiN結(jié)構(gòu)情況的結(jié)果。圖9C示出對于根據(jù)現(xiàn)有技術的Ta/TiN結(jié)構(gòu)情況的結(jié)果。
已確認，根據(jù)本發(fā)明的第二實施例的結(jié)構(gòu)具有最小漏泄電流。
因此，本發(fā)明的用于半導體器件的金屬線及其制造方法可以具有下面的優(yōu)點。
首先，即使TiSiN或Ta/TiSiN被淺形成作為用于本發(fā)明中的銅線的防擴散層，金屬層也可被形成用于小于65nm深的半導體器件，因為銅擴散、粘附和電阻特性是卓越的。
第二，不需要另外的裝置，因為CVD TiSiN可通過在當前用作阻擋金屬層的TiN上添加簡單的氣體遞送系統(tǒng)來形成。因此，用于小于65nm深的半導體器件的金屬線可以最小成本在用于約90nm深的半導體器件的生產(chǎn)線中被制造。
對于本領域的技術人員將明顯的是，可對本發(fā)明進行各種改型和變化而不脫離本發(fā)明的精神或范圍。因此，意味著如果對本發(fā)明的修改和變化在所附的權(quán)利要求及其等效形式的范圍內(nèi)，本發(fā)明覆蓋所述修改和變化。
權(quán)利要求
1.一種用于半導體器件的金屬線，包括半導體基片，在其上形成有半導體器件；絕緣層，在對應于所述半導體器件的部分具有接觸孔并且在所述半導體基片上形成；TiSiN阻擋金屬層，其在所述接觸孔中形成；以及銅線，其在所述TiSiN阻擋金屬層上形成。
2.根據(jù)權(quán)利要求1的金屬線，其中所述TiSiN阻擋金屬層在除接觸孔的底部之外的部分上形成。
3.根據(jù)權(quán)利要求1的金屬線，其中所述TiSiN阻擋金屬層具有30到100埃的厚度。
4.根據(jù)權(quán)利要求1的金屬線，其中所述接觸孔具有雙大馬士革結(jié)構(gòu)。
5.一種用于半導體器件的金屬線，包括半導體基片，在其上形成有半導體器件；絕緣層，其在對應于所述半導體器件的部分具有接觸孔并且在所述半導體基片上形成；阻擋金屬層，其包括在所述接觸孔中形成的TiSiN層和在所述TiSiN上層壓的Ta層；以及銅線，其在所述阻擋金屬層上形成。
6.根據(jù)權(quán)利要求5的金屬線，其中所述TiSiN阻擋金屬層在除所述接觸孔的底部之外的部分上形成。
7.根據(jù)權(quán)利要求5的金屬線，其中所述TiSiN層具有30到100埃的厚度。
8.根據(jù)權(quán)利要求5的金屬線，其中所述Ta層具有30到100埃的厚度。
9.根據(jù)權(quán)利要求5的金屬線，其中所述接觸孔具有雙大馬士革結(jié)構(gòu)。
10.一種制造用于半導體器件的金屬線的方法，包括如下步驟在半導體基片上形成半導體器件；通過在所述半導體基片上沉積絕緣層和選擇性地移除該絕緣層而在對應于所述半導體器件的部分形成接觸孔；在包括所述接觸孔的所述半導體基片的整個表面上形成TiSiN阻擋金屬層；在所述TiSiN阻擋金屬層上形成銅層；以及研磨所述銅層和所述TiSiN阻擋金屬層以暴露所述絕緣層的表面。
11.根據(jù)權(quán)利要求10的方法，進一步包括在所述銅層形成之前通過穿通工藝而將所述TiSiN層從所述接觸孔的底部移除的步驟。
12.根據(jù)權(quán)利要求10的方法，其中所述TiSiN阻擋金屬層具有30到100埃的厚度。
13.根據(jù)權(quán)利要求10的方法，其中所述形成TiSiN阻擋金屬層的步驟進一步包括第一步驟，使用四二甲基氨基鈦(TDMAT)材料來沉積熱TiN層；第二步驟，通過在所述熱TiN上執(zhí)行等離子體工藝而形成CVD氮化鈦(TiN)層；以及第三步驟，通過使SiH4氣體與所述CVD TiN層反應而形成CVDTiSiN層。
14.根據(jù)權(quán)利要求13的方法，進一步包括重復所述第一和第二步驟以形成具有所需厚度的CVD TiN層的步驟。
15.根據(jù)權(quán)利要求13的方法，其中所述第三步驟在所述半導體基片的溫度維持在300到400℃的條件下執(zhí)行。
16.一種制造用于半導體器件的金屬線的方法，包括如下步驟在半導體基片上形成半導體器件；通過在所述半導體基片上沉積絕緣層和選擇性地移除該絕緣層而在對應于所述半導體器件的部分形成接觸孔；在包括所述接觸孔的所述半導體基片的整個表面上形成TiSiN阻擋金屬層；在所述TiSiN層上形成Ta層；在所述Ta層上形成銅層；以及研磨所述銅層、TiSiN層和Ta層以暴露所述絕緣層的表面。
17.根據(jù)權(quán)利要求16的方法，進一步包括在所述銅層形成之前通過穿通工藝而將所述Ta層從所述接觸孔的底部移除的步驟。
18.根據(jù)權(quán)利要求16的方法，其中所述TiSiN層和所述Ta層分別具有30到100埃的厚度。
19.根據(jù)權(quán)利要求16的方法，其中所述形成TiSiN阻擋金屬層的步驟進一步包括第一步驟，使用四二甲基氨基鈦(TDMAT)材料來沉積熱TiN層；第二步驟，通過在所述熱TiN上執(zhí)行等離子體工藝而形成CVD氮化鈦(TiN)層；以及第三步驟，通過使SiH4氣體與所述CVD TiN層反應而形成CVDTiSiN層。
20.根據(jù)權(quán)利要求1的金屬線，其中所述TiSiN阻擋金屬層具有15到100埃的厚度。
21.根據(jù)權(quán)利要求5的金屬線，其中所述TiSiN層和所述Ta層分別具有15到100埃的厚度。
22.根據(jù)權(quán)利要求10的方法，其中所述TiSiN阻擋金屬層具有15到100埃的厚度。
23.根據(jù)權(quán)利要求16的方法，其中所述TiSiN層和所述Ta層分別具有15到100埃的厚度。
全文摘要
提供了一種金屬線及其制造方法，該金屬線可通過使用CVD TiSiN形成用于銅線的防擴散層的阻擋金屬而用于尺寸小于65nm的半導體器件結(jié)構(gòu)。所述金屬線包括半導體基片，在其上形成有半導體器件；絕緣層，在對應于所述半導體器件的部分具有接觸孔并且在所述半導體基片上形成；TiSiN阻擋金屬層，在所述接觸孔中形成；以及銅線，在所述TiSiN阻擋金屬層上形成。
文檔編號H01L21/70GK1925150SQ20051009752
公開日2007年3月7日 申請日期2005年12月30日 優(yōu)先權(quán)日2005年8月29日
發(fā)明者朱星中, 李漢春 申請人:東部亞南半導體株式會社