專利名稱：集成電路的熱渦流改善方法及結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種集成電路的熱渦流改善方法及結(jié)構(gòu)，尤指一種令集成電路上所設(shè)晶粒在其裸露在外的一面上覆設(shè)一奈米薄膜，以獲致理想的散熱效果的技術(shù)。
背景技術(shù)：
輕薄短小、功能多、速度快等條件是電子產(chǎn)品不變的研發(fā)方向，此種趨勢亦造成集成電路組件的I/O接腳數(shù)目越來越多，體積上卻只能越來越小。在插入式的組件如SIP、ZIP等受到電路板上插入孔的尺寸限制之后，表面黏著技術(shù)(SMT)應(yīng)運(yùn)而生，被用來解決插入式組件無法再增加腳數(shù)及縮小體積的缺點(diǎn)，因而集成電路組件的封裝方式便由SOP、SOJ、SSOP演變到TSOP，再從QFP、LQFP到TQFP等。由于引腳的間距越來越小，甚至超越印刷電路板高密度布局的技術(shù)極限，乃將組件上的接腳從外圍改成平面的數(shù)組排列。但如前揭所述，集成電路在I/O接腳數(shù)日漸增加下，封裝體尺寸勢必隨的增加，也伴隨著許多如基板錫球空焊或基板變形翹曲現(xiàn)象，解決這些問題的最有效作法，便是盡可能將芯片以外的膠體部份縮小，而當(dāng)封裝后體積與芯片大小差不多，故「芯片尺寸封裝」(CSP)技術(shù)乃因而問世。
「芯片尺寸封裝」的一般定義是封裝體邊長在內(nèi)含芯片邊長的1.2倍以下，或者是封裝體的面積是內(nèi)含芯片面積的1.5倍以下，在此定義范圍內(nèi)的IC封裝體均可稱之為CSP，因此，此種封裝體的焊墊可能是類似TSOP(Thin Small Outline Package)的金屬引腳，也可能是類似BGA的金屬錫球。如圖2揭露有一類似BGA形式的CSP組件，其令一晶粒(chip)70的一面形成有I/O焊墊71，又令一基板80表面形成有焊墊81，而在底面則植設(shè)有錫球82，各錫球82并與表面上對應(yīng)的焊墊81電連接；隨后令前述晶粒70以覆晶(flip chip)方式將具有I/O焊墊71的一面朝下安裝至基板80表面，并令其I/O焊墊71與基板80表面的焊墊81電連接。其中，該晶粒70相對于具有I/O焊墊71一面的另面上覆設(shè)有一防護(hù)層72，該防護(hù)層72一般是為塑料或玻璃材料。
前述集成電路組件在晶粒70外側(cè)面上所施作的防護(hù)層72原作為隔離、絕緣及保護(hù)等功能，基于該等功能需求，只須采用低價的塑料或玻璃材料施作即可。但如前揭所述，集成電路組件因功能增加，內(nèi)部電路將更趨復(fù)雜，在此狀況下，其工作時產(chǎn)生的熱能亦相對提高，根據(jù)熱輻射原理，集成電路組件內(nèi)部的熱能是向上輻射，但向上輻射的熱能卻遭遇熱傳導(dǎo)效率不佳的塑料或玻璃，由于工作廢熱未能有效的揮散，長期下來將影響集成電路組件的工作效率，甚至造成損壞。

發(fā)明內(nèi)容
因此，本發(fā)明主要目的在提供一種具有極佳散熱效果而可有效防止熱害的集成電路。
為達(dá)成前述目的采取的主要技術(shù)手段是令一集成電路包括有一基板，其底面形成有復(fù)數(shù)的接腳，其表面則形成有相互連接的線路及復(fù)數(shù)焊墊，各焊墊并與底面的接腳電連接；一晶粒，其一面上形成有復(fù)數(shù)的I/O焊墊，并透過覆晶方式以該面覆設(shè)于基板表面，并以該面上的I/O焊墊與基板表面的焊墊電連接；一奈米薄膜，是覆設(shè)在晶粒相對于具有I/O焊墊一面的另面上；利用奈米薄膜覆設(shè)于晶粒的外側(cè)面上，除具備傳統(tǒng)防護(hù)層的隔離保護(hù)作用外，由于奈米薄膜具有極佳的導(dǎo)熱性，可有效地將晶粒工作時產(chǎn)生的熱能向外傳導(dǎo)，而獲致理想的散熱效果。
前述的奈米薄膜是由奈米級金屬微粒所構(gòu)成的粒薄膜。


圖1是本發(fā)明的結(jié)構(gòu)示意圖。
圖2是既有集成電路組件的結(jié)構(gòu)示意圖。
主要組件符號說明10--晶粒 11--第一面12--第二面 13--I/O焊墊20--基板 21--底面22--接腳 23--表面24--焊墊 30--奈米薄膜70--晶粒 71--I/O焊墊72--防護(hù)層 80--基板
81--焊墊82--錫球具體實(shí)施方式
如圖1所示，揭露有一集成電路組件的基本構(gòu)成，于本實(shí)施例中，其為一CSP組件，惟本發(fā)明的適用對象不以CSP組件為限，其適用于以COB制程(chip on board)構(gòu)成的組件或其它晶粒外露的組件上。
又于本實(shí)施例中，是令一晶粒10具有一第一面11及一相對于第一面11的第二面12，其中該晶粒10的第一面11是作為集成電路布局的施作區(qū)，其上形成有復(fù)數(shù)的I/O焊墊13。而前述晶粒10是經(jīng)由覆晶方式(flip chip)以其第一面11安裝于一基板20上。
該基板20具有一底面21，該底面21上形成有復(fù)數(shù)的接腳22，于本實(shí)施例中，該接腳22為金屬錫球形式，該基板20又具有一表面23，該表面23上形成有相互連接的線路(圖中未示)及復(fù)數(shù)焊墊24，各焊墊24并與底面21上的接腳22電連接，該連接關(guān)系于圖中未表示。
而該透過覆晶方式以其第一面11相對安裝于基板20表面23的晶粒10，是以第一面11上的I/O焊墊13與基板20表面23的焊墊24電連接。該晶粒10則進(jìn)一步在相對于第一面11的第二面12上覆設(shè)一奈米薄膜30(NanoFilm)，于本實(shí)施例中，該奈米薄膜30是由金屬微粒黏合在一起的粒薄膜。
前述的奈米薄膜30為一種奈米材料，現(xiàn)代材料和物理學(xué)家所稱的奈米材料是指固體顆粒小到奈米(1奈米＝10-9米)尺度的奈米微粒和晶體尺寸小到奈米量級的固體和薄膜。而奈米材料是透過奈米技術(shù)達(dá)成，簡言之，所謂的奈米技術(shù)，是將組件的基本構(gòu)造縮小至奈米程度。奈米化的結(jié)果將產(chǎn)生量子效應(yīng)作用，使組件的諸多物性因而改變，如質(zhì)量減輕、體積縮小、曲度變大及表面積增加等，而最重要的則是導(dǎo)熱度、導(dǎo)電性增加分別為銅的一百倍、一百萬倍。
而因前述奈米薄膜30是由奈米級金屬微粒組成，其表面積大而具微隙，故具有極佳的導(dǎo)熱性，當(dāng)其覆設(shè)于晶粒10的第二面12上，當(dāng)晶粒10工作時，其內(nèi)部產(chǎn)生的熱能將可迅速地傳導(dǎo)至奈米薄膜30，而透過奈米薄膜30快速地向外揮散。在此狀況下，晶粒10工作時，其內(nèi)部溫度獲得良好的控制，從而可確保集成電路工作時的穩(wěn)定性。又由于奈米薄膜30是覆設(shè)在晶粒10的第二面12上，亦兼具傳統(tǒng)晶粒外側(cè)面上所設(shè)防護(hù)層的保護(hù)隔離功能。
由上述可知，本發(fā)明主要是在集成電路的外露晶粒的外表面上施作一層奈米薄膜，藉以獲致理想的散熱效果，故相較于既有技術(shù)已具備突出的技術(shù)特征與顯然的進(jìn)步，并符合發(fā)明專利要件，爰依法提起申請。
權(quán)利要求
1.一種集成電路的熱渦流改善結(jié)構(gòu)，其特征在于，包括有一基板，其表面則形成有相互連接的線路及復(fù)數(shù)焊墊，各焊墊并與底面的接腳電連接；一晶粒，其一面上形成有復(fù)數(shù)的I/O焊墊，并透過覆晶方式以該面覆設(shè)于基板表面，并以該面上的I/O焊墊與基板表面的焊墊電連接；一奈米薄膜，是覆設(shè)在晶粒相對于具有I/O焊墊一面的另面上。
2.如權(quán)利要求第1項所述集成電路的熱渦流改善結(jié)構(gòu)，其特征在于，該奈米薄膜是由奈米級金屬微粒所構(gòu)成的粒薄膜。
3.如權(quán)利要求第1項所述集成電路的熱渦流改善結(jié)構(gòu)，其特征在于，該基板底面形成有復(fù)數(shù)的接腳。
4.如權(quán)利要求第3項所述集成電路的熱渦流改善結(jié)構(gòu)，其特征在于，該基板底面的接腳是由金屬錫球構(gòu)成。
5.一種集成電路的熱渦流改善方法，其特征在于，是令一晶粒在一面上形成I/O焊墊，并經(jīng)由覆晶方式以該面與一基板上所設(shè)的對應(yīng)焊墊電連接，再進(jìn)一步于該晶粒相對于具有I/O焊墊的另面上施作一奈米薄膜。
6.如權(quán)利要求第5項所述集成電路的熱渦流改善方法，其特征在于，該奈米薄膜是由奈米級金屬微粒所構(gòu)成的粒薄膜。
7.如權(quán)利要求第5項所述集成電路的熱渦流改善方法，其特征在于，是適用于COB制程。
8.如權(quán)利要求第5項所述集成電路的熱渦流改善方法，其特征在于，是適用于CSP制程。
全文摘要
本發(fā)明是一種集成電路的熱渦流改善方法及結(jié)構(gòu)，是令一晶粒在一面上形成I/O焊墊，并經(jīng)由覆晶方式以該面與一基板上所設(shè)的對應(yīng)焊墊電連接以構(gòu)成集成電路組件，其中該晶粒相對于具有I/O焊墊的另面上覆設(shè)一奈米薄膜，由于奈米薄膜是由金屬微粒組成，具有較大表面積與微間隙，作用于晶粒的外側(cè)面上為一理想的超導(dǎo)熱體，可有效防止集成電路表面形成熱渦流，從而具備極佳的散熱效果。
文檔編號H01L23/34GK1925142SQ20051009821
公開日2007年3月7日 申請日期2005年9月1日 優(yōu)先權(quán)日2005年9月1日
發(fā)明者莊品洋, 劉明輝, 黃文能 申請人:姚立和