專利名稱：薄膜晶體管陣列面板的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管陣列面板的制造方法，更具體地，涉及一種采用光刻工藝的薄膜晶體管陣列面板的制造方法。
背景技術(shù)：
液晶顯示器(LCD)廣泛被用作平面顯示器。LCD包括兩個具有場產(chǎn)生電極的面板。液晶(LC)層夾置于該兩個面板之間。通過對場產(chǎn)生電極施加電壓而在LC層產(chǎn)生電場從而使得LCD可顯示圖像。電場決定LC層中的LC分子的方向以調(diào)整入射光的極化。
LCD可包括位于各個面板上的場產(chǎn)生電極。在各個面板上包括場產(chǎn)生電極的一種類型的LCD包括位于一個面板上的、排列成矩陣的多個像素電極、以及位于另一個面板上的共電極。共電極覆蓋面板的整個表面。通過對各個像素電極施加各個電壓而實現(xiàn)LCD的圖像顯示。為了施加各個電壓，面板包括多個連接到各個像素電極上的三端子薄膜晶體管(TFT)、多個用于控制TFT的柵極線傳送信號、以及多個將施加到像素電極上的數(shù)據(jù)線傳送電壓。
LCD的面板可以包括分層結(jié)構(gòu)，該分層結(jié)構(gòu)包括幾個導電層和絕緣層。為了制造LCD面板需執(zhí)行幾個光刻步驟。減少光刻步驟的數(shù)目可降低加工時間和生產(chǎn)成本。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例，薄膜晶體管陣列面板的制造方法包括形成包括柵電極的柵極線；在柵極線上形成柵極絕緣層；在柵極絕緣層上形成半導體帶；在半導體帶上形成歐姆接觸層；在歐姆接觸層上形成包括源電極和漏電極的數(shù)據(jù)線；在數(shù)據(jù)線和漏電極上沉積鈍化層；以及形成連接到漏電極的像素電極。數(shù)據(jù)線和漏電極、歐姆接觸層、以及半導體帶的形成包括在柵極絕緣層上沉積內(nèi)部硅層、外部硅層、以及導體層；形成包括對應于源電極和漏電極之間的溝槽區(qū)域的第二部分以及對應于數(shù)據(jù)線和漏電極上的布線區(qū)域的第一部分的光刻膠，其中第一部分的厚度大于第二部分的厚度；采用光刻膠作為蝕刻掩模蝕刻對應于除布線區(qū)域和溝槽區(qū)域之外的其余區(qū)域的導體層；去除第二部分以露出溝槽區(qū)域上的導體層；在其余區(qū)域蝕刻內(nèi)部硅層和外部硅層；在溝槽區(qū)域蝕刻導體層和外部硅層；以及去除第一部分。
光刻膠可以在使用單個曝光掩模的光刻工藝中形成。
具有中間透射率的薄膜可形成在對應于第二部分的掩模上，并且在對應于第二部分的掩模上還可形成多個切口，其中切口的寬度或切口之間的間距小于用于光刻的曝光器的分辨率。
第二部分可通過回流工藝形成。
根據(jù)本發(fā)明的實施例，形成用于制造薄膜晶體管陣列面板的光刻膠的方法包括形成對應于數(shù)據(jù)線和漏電極上的布線區(qū)域的光刻膠的第一部分，以及對應于源電極和漏電極之間的溝槽區(qū)域的光刻膠的第二部分。
第二部分的厚度可以等于或小于約4,000。


通過以下結(jié)合附圖的詳細描述，可以更好地理解本發(fā)明的優(yōu)選圖8A和8B是分別沿圖4中的VA-VA’和VB-VB’的TFT陣列面板的剖面圖，其示出了圖7A和圖7B中所示的制造步驟之后的制造步驟；圖9A和9B是分別沿圖4中的VA-VA’和VB-VB’的TFT陣列面板的剖面圖，其示出了圖8A和圖8B中所示的制造步驟之后的制造步驟；圖10是TFT陣列面板的布局示意圖，其示出了圖9A和圖9B中所示的制造步驟之后的制造步驟；圖11A和11B是分別沿圖10中的XIA-XIA’和XIB-XIB’的TFT陣列面板的剖面圖；圖12是TFT陣列面板的布局示意圖，其示出了圖11A和圖11B中所示的制造步驟之后的制造步驟；以及圖13A和13B是分別沿圖12中的XIIIA-XIIIA’和XIIIB-XIIIB’的TFT陣列面板的剖面圖。
具體實施例方式
以下將參照附圖對根據(jù)本發(fā)明的優(yōu)選實施例進行詳細地描述。然而，本發(fā)明可以多種不同的形式來實現(xiàn)而并不局限于在此所示出的實施例。附圖中，為清楚起見，擴大了層和區(qū)域的厚度。整個附圖中，相同的標號指向相同的元件。應該可以理解，當諸如層、區(qū)域、和基片的元件“位于”另一個元件上時，是指該元件直接位于另一個元件上，和在其間具有干涉元件。
圖1是根據(jù)本發(fā)明的實施例的用于LCD的TFT陣列面板的布局示意圖。圖2和圖3是分別沿圖1中的II-II’和III-III’的TFT陣列面板的剖面圖。
在諸如透明玻璃的絕緣基片110上形成有多個柵極線121和多個存儲電極線131。用于傳送柵極信號的柵極線121大致在橫向延伸，并且彼此分離。每個柵極線121包括多個柵電極124和具有用于接觸另一個層或外部驅(qū)動電路的區(qū)域的端部129。柵極線121可以延伸以被連接到整合在絕緣基片110上的驅(qū)動電路。
與柵極線121分離的每個存儲電極線131大致在橫向延伸，并被設置在相鄰的柵極線121之間。存儲電極線131被供給諸如其他面板(未示出)的共電壓的預定電壓。存儲電極線131可包括多個擴展部，并且可位于柵極線121附近，用于提高開口率例。柵極線121和存儲電極線131可包括含有諸如AI或AI合金的金屬的AI、含有諸如Ag或Ag合金的金屬的Ag、含有諸如Cu和Cu合金的金屬的Cu、含有諸如Mo或Mo合金的金屬的Mo、Cr、Ti、或Ta。
如圖2所示，柵極線121包括兩個薄膜，即，具有不同的物理、化學和/或電特性的下部薄膜121p和上部薄膜121q。上部薄膜121p可包括諸如AI或AI合金的低電阻率金屬，用于降低柵極線121上的信號延遲或電壓降。上部薄膜的厚度在約1,000到約3,000的范圍內(nèi)。下部薄膜121p可包括諸如Cr、Mo、或Mo合金的金屬，這些金屬具有良好的物理、化學、和/或與其他金屬(諸如氧化錫銦(ITO)或氧化鋅銦(IZO))的電接觸特性。下部薄膜121p的厚度在約100到約1,000的范圍內(nèi)。下部薄膜和上部薄膜的示例結(jié)合為用于下部薄膜的Mo以及用于上部薄膜的AI-Nd。上部薄膜和下部薄膜的位置可互換。
在圖2和圖3中，柵電極124的下部薄膜和上部薄膜分別以標號124p和124q來表示。端部129的下部薄膜和上部薄膜分別以標號129p和129q來表示。存儲電極線131的下部薄膜和上部薄膜分別以標號131p和131q來表示。柵極線121的端部129的上部薄膜129q的部分可被去除以露出下部薄膜129p的底層部分。
上部薄膜121q、124q、129q、和131q以及下部薄膜121p、124p、129p、和131p的側(cè)面是錐形的。側(cè)面相對于基片110的表面的傾角為約30度到約80度的范圍。
包括氮化硅(SiNx)的柵極絕緣層140形成在柵極線121和存儲電極線131上。包括氫化非晶硅(縮寫為“a-Si”)的多個半導體帶151形成于柵極絕緣層140上。每個半導體帶151大致在縱向延伸，并且包括多個朝向柵電極124擴展的突起154。
在半導體帶151上形成有多個包括例如硅化物或重摻雜n型雜質(zhì)的n+氫化a-Si的歐姆接觸帶和島161和165。每個接觸帶161具有多個突起163。突起163和歐姆接觸島165成對位于半導體帶151的突起154上。
半導體帶151和歐姆接觸層161和165的側(cè)面呈錐形。側(cè)面的傾角優(yōu)選地在約30度到約80度的范圍內(nèi)。
在歐姆接觸層161和165上形成多個數(shù)據(jù)線171和多個漏極175。用于傳輸數(shù)據(jù)電壓的數(shù)據(jù)線171大致在縱向延伸并與柵極線121交叉，并且包括多個具有與另一層或外部驅(qū)動電路接觸的區(qū)域的端部179。每個數(shù)據(jù)線171的朝向漏極175突起的多個分叉形成多個源極173。每對源電極173和漏電極175相對于柵電極124彼此分離并與柵電極彼此相對。柵電極124、源電極173、和漏電極175、以及半導體帶151的突起154形成具有溝槽的TFT，該溝槽形成于源電極173和漏電極175之間設置的突起154上。
數(shù)據(jù)線171和漏電極175可包括含有諸如AI或AI合金的金屬的AI、含有諸如Ag或Ag合金的金屬的Ag、含有諸如Cu或Cu合金的金屬的Cu、含有諸如Mo或Mo合金的金屬的Mo、Cr、Ti、或Ta。數(shù)據(jù)線171和漏極電極175可具有單層或多層結(jié)構(gòu)。在本發(fā)明的實施例中，數(shù)據(jù)線171和漏極175具有單層或多層結(jié)構(gòu)。在本發(fā)明的實施例中，數(shù)據(jù)線171和漏電極175包括Mo和Mo合金作為單層。
與柵極線121相似，數(shù)據(jù)線171和漏電極175具有錐形的側(cè)面，并且錐形側(cè)面的傾角為約30度到約80度的范圍。
歐姆接觸層161和165夾置于半導體帶151和數(shù)據(jù)線171以及漏電極175之間，并降低其間的接觸阻抗。
根據(jù)本發(fā)明實施例的TFT陣列面板的半導體帶151具有與數(shù)據(jù)線171、漏電極175、以及歐姆接觸層161和165大致相同的形狀。半導體帶151的突起154包括一些外露部分，其不由數(shù)據(jù)線171和漏電極175覆蓋。外露部分包括位于源電極173和漏電極175之間的部分。
在數(shù)據(jù)線171、漏電極175、以及半導體帶151的外露部分上形成鈍化層180。鈍化層180可包括諸如氮化硅或氧化硅的無機絕緣體，通過等離子提高化學氣相沉積(PECVD)形成具有良好的平面特性的光敏有機材料，或諸如a-Si:C:O和a-Si:O:F的低介電絕緣材料。鈍化層180可具有包括下部無機薄膜和上部有機薄膜的雙層結(jié)構(gòu)。
鈍化層180具有多個分別露出漏電極175和數(shù)據(jù)線171的端部179的接觸孔185和182。鈍化層180和柵級絕緣層140具有多個露出柵極線121的端部129的接觸孔182。
在鈍化層180上形成包括例如IZO或ITO的多個像素電極190和多個接觸輔助件81和82。
像素電極190通過接觸孔185在物理上電連接到漏電極175，用于接收來自漏電極175的數(shù)據(jù)電壓。
被供給數(shù)據(jù)電壓的像素電極190與另一個面板(未示出)上的共電極相配合產(chǎn)生電場，以再次確定夾置于像素電極190和共電極之間的液晶層上的液晶分子的方向。
像素電極190和共電極形成液晶電容器，用于在TFT關(guān)閉之后存儲施加的電壓。還設置有與液晶電容器并聯(lián)的稱為“存儲電容器”的另外的電容器，用于提高電壓存儲能力。存儲電容器通過使像素電極190以及與其鄰近的柵極線121和存儲電極線131(稱為“前柵極線”)重疊而形成。
像素電極190可與柵極線121和數(shù)據(jù)線171重疊以提高開口率。
接觸輔助件(contact assistant)81和82分別通過接觸孔181和182連接到柵極線121的外露端部129和數(shù)據(jù)線171的外露端部179。接觸輔助件81和82可以保護外露部分129和179并改善外露部分129和179以及外部裝置的粘附度。
根據(jù)本發(fā)明的實施例，像素電極190包括透明導電聚合物。對于反射型LCD，像素電極190包括不透明反射金屬，而接觸輔助件81和82可包括諸如IZO或ITO的不同于像素電極190的材料。
以下將參照圖4到圖13B以及圖1到圖3描述根據(jù)本發(fā)明實施例的圖1到圖3所示的TFT陣列面板的制造方法。
圖4是圖1-圖3所示的TFT陣列面板的布局示意圖，其示出了根據(jù)本發(fā)明實施例的TFT陣列面板的制造方法的步驟；圖5A和圖5B是分別沿圖4中的VA-VA’和VB-VB’的TFT陣列面板的剖面圖；圖6A和6B是分別沿圖4中的VA-VA’和VB-VB’的TFT陣列面板的剖面圖，其示出了圖5A和5B中所示的制造步驟之后的制造步驟；圖7A和7B是分別沿圖4中的VA-VA’和VB-VB’的TFT陣列面板的剖面圖，其示出了圖6A和圖6B中所示的制造步驟之后的制造步驟；圖8A和8B是分別沿圖4中的VA-VA’和VB-VB’的TFT陣列面板的剖面圖，其示出了圖7A和圖7B中所示的制造步驟之后的制造步驟；圖9A和9B是分別沿圖4中的VA-VA’和VB-VB’的TFT陣列面板的剖面圖，其示出了圖8A和圖8B中所示的制造步驟之后的制造步驟；圖10是TFT陣列面板的布局示意圖，其示出了圖9A和圖9B中所示的制造步驟之后的制造步驟；圖11A和11B是分別沿圖10中的XIA-XIA’和XIB-XIB’的TFT陣列面板的剖面圖。
兩個導電薄膜，即，下部導電薄膜和上部導電薄膜，順次濺射于例如為透明玻璃的絕緣基片110上。下部導電薄膜可包括諸如AI或AI合金的材料，其厚度在約1,000到約3,000的范圍內(nèi)。上部導電薄膜可包括Mo或Mo的合金，并且其厚度在約5,00到約1,000的范圍內(nèi)。
參照圖4、圖5A和5B，在上部導電薄膜上形成光刻膠之后，使用光刻膠作為蝕刻掩模順次圖樣化上部導電薄膜和下部導電薄膜，以形成多個柵極線121和多個存儲電極線131。多個柵極線121包括多個柵電極124。然后，去除光刻膠。
通過使用例如包括CH3COOH、HNO3、HPO3、和H2O的AI蝕刻劑通過濕蝕刻執(zhí)行上部薄膜121q和131q以及下部薄膜121p和131p的圖樣化。AI蝕刻劑可蝕刻具有易于蝕刻輪廓的AI和Mo。
參照圖6A和6B，通過CVD順次沉積柵極絕緣層140、內(nèi)部a-Si層150、以及外部a-Si層160。層140、150、以及160的厚度分別為約1,500到約5,000、約500到約2,000、約300到約600。通過濺射沉積導體層170，并且將厚度為約1μm到約2μm的光刻膠涂到導體層170上。光刻膠通過曝光掩模(未示出)被曝光并被顯影以形成光刻膠薄膜52和54。
光刻膠薄膜52和54具有由位置決定的厚度。如圖6A和6B所示，光刻膠包括多個具有不同厚度的第一到第三部分，例如，從第一部分到第三部分厚度減小。位于布線區(qū)域A的第一部分以及位于溝槽區(qū)域C的第二部分分別由標號52和54指出。由于位于第三部分的光刻膠的厚度幾乎為零以露出導體層170的底層部分，因而位于其余區(qū)域B的第三部分沒有用標號來表示。第二部分54和第一部分52的厚度比可根據(jù)隨后步驟中的工藝條件進行調(diào)整。第二部分54的厚度可以等于或小于第一部分52的厚度的約一半。第二部分54的厚度等于或小于約4,000。
光刻膠的由位置決定的厚度可通過幾個工藝而獲得。這些工藝包括，例如，使用具有切口圖樣、格柵圖樣或具有中間透射率或中間厚度的薄膜的掩模。切口圖樣、格柵圖樣、以及薄膜可控制到達光刻膠的第二部分54的光量。當采用切口圖樣時，切口的寬度和切口之間的距離可小于用于光刻的曝光器的分辨率。也可使用可回流的光刻膠。一旦通過僅具有透明區(qū)域和不透明區(qū)域的曝光掩模形成包括可回流材料的光刻膠圖樣，其將進行回流工藝以流到?jīng)]有光刻膠的區(qū)域，從而形成較薄的部分。
光刻膠薄膜52和54的不同厚度使能選擇性地蝕刻底層。因此，通過一系列蝕刻步驟，獲得如圖10、11A、和11B所示的包括多個源電極173、多個漏電極175的多個數(shù)據(jù)線171；包括多個突起163、多個歐姆接觸島165的多個歐姆接觸帶161；以及包括多個突起154的多個半導體帶151。
導體層170、外部a-Si層160、以及內(nèi)部a-Si層150的位于布線區(qū)域A的部分稱為第一部分。導體層170、外部a-Si層160、以及內(nèi)部a-Si層150的位于溝槽區(qū)域C的部分稱為第二部分。導體層170、外部a-Si層160、以及內(nèi)部a-Si層150的位于其余區(qū)域B的部分稱為第三部分。
根據(jù)本發(fā)明的實施例，可通過以下工藝獲得上述結(jié)構(gòu)去除導體層170、外部a-Si層160、以及內(nèi)部a-Si層150的位于其余區(qū)域B的第三部分；去除光刻膠的第二部分54；去除導體層170和外部a-Si層160的位于溝槽區(qū)域C的第二部分；以及去除光刻膠的第一部分52。
根據(jù)本發(fā)明的實施例，可通過以下工藝獲得上述結(jié)構(gòu)去除導體層170的第三部分；去除光刻膠的第二部分54；去除外部a-Si層160以及內(nèi)部a-Si層150的第三部分；去除導體層170的第二部分；去除光刻膠的第一部分52；以及去除外部a-Si層160的第二部分。以下將詳細地描述該實施例。
參照圖7A和7B，通過濕蝕刻或干蝕刻去除位于其余區(qū)域B的導體層170的外露第三部分以露出外部a-Si層160的底層第三部分?？赏ㄟ^干蝕刻和濕蝕刻來蝕刻含有金屬薄膜的Mo。在相同的蝕刻條件下可同時蝕刻包括AI和Mo的雙層。當進行干蝕刻時，可蝕刻光刻膠薄膜52和54的上部。
包括彼此連接的數(shù)據(jù)線171和漏電極175的導體層170的導體以標號174表示。在光刻膠薄膜52和54之下過蝕刻導體174，從而形成底部切割結(jié)構(gòu)。
參照圖8A和8B，通過灰化執(zhí)行蝕刻后處理，以去除導體174的第二部分上的光刻膠的第二部分54。導體174的第二部分被曝光，并且第一部分52的一些被去除，因此第一部分52的厚度和寬度都減小了。結(jié)果，底部切割結(jié)構(gòu)被去除。
參照圖9A和9B，優(yōu)選地，通過干蝕刻去除外部a-Si層160和內(nèi)部a-Si層150的位于其余區(qū)域B的第三部分。如圖9B所示，蝕刻導體174的第三部分的上部，以降低溝槽區(qū)域C的導體174的蝕刻時間。
結(jié)果，形成半導體帶151，標號164指向包括彼此連接的歐姆接觸帶以及島161和165的外部a-Si層160的部分，其被稱為“外部半導體帶”。
參照圖10、11A和11B，導體174的第二部分，以及位于區(qū)域C的外部a-Si帶164以及光刻膠的第一部分52被去除。
如圖11B所示，在區(qū)域C的內(nèi)部半導體帶151的突起154的頂部可被去除以降低厚度，并且將光刻膠的第一部分52蝕刻至預定的厚度。
每個導體174包括數(shù)據(jù)線171和多個漏電極175。每個外部的半導體帶164包括歐姆接觸帶161以及多個歐姆接觸島165。
參照圖12、13A和13B，通過使用氮化硅的CVD、通過涂布丙烯酸有機絕緣薄膜、或通過諸如具有較低介電常數(shù)的a-Si:C:O或a-Si:O:F的低介電絕緣材料的PEVCD而形成鈍化層180。之后，光蝕刻鈍化層180和柵極絕緣層140以形成多個接觸孔181、182、和185。
然后，如圖1-3所示，通過濺射和光蝕刻厚度為約500到約1,500的ITO或IZO層，在鈍化層180上形成多個像素電極190以及多個接觸輔助件81和82。IZO薄膜的蝕刻可包括使用諸如HNO3/(NH4)2Ce(NO3)6/H2O的Cr蝕刻劑的濕蝕刻，其中該蝕刻劑不會通過接觸孔182、181、和185腐蝕柵極線121的外露AI部分、數(shù)據(jù)線171、以及漏電極175。
根據(jù)本發(fā)明實施例，由于TFT陣列面板的制造方法使用在不同部分具有不同厚度的光刻膠作為掩模，同時形成數(shù)據(jù)線171、漏電極175、半導體151、以及歐姆接觸層161和165，因此可簡化制造工藝。
如上所述，簡化了制造工藝。例如，當蝕刻薄膜時蝕刻底層的上部，從而縮短了工藝時間。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包括在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種薄膜晶體管陣列面板的制造方法，包括形成包括柵電極的柵極線；在所述柵極線上形成柵極絕緣層；在所述柵極絕緣層上形成半導體帶；在所述半導體帶上形成歐姆接觸層；在所述歐姆接觸層上形成包括源電極和漏電極的數(shù)據(jù)線；在所述數(shù)據(jù)線和所述漏電極上沉積鈍化層；以及形成連接到所述漏電極的像素電極，其中，形成所述數(shù)據(jù)線、所述漏電極、所述歐姆接觸層、以及所述半導體帶的步驟包括在柵極絕緣層上沉積內(nèi)部硅層、外部硅層、以及導體層；形成包括對應于所述源電極和漏電極之間的溝槽區(qū)域的第二部分和對應于在數(shù)據(jù)線和漏電極上的布線區(qū)域的第一部分的光刻膠，其中所述第一部分的厚度大于所述第二部分的厚度；使用所述光刻膠作為蝕刻掩模蝕刻對應于除所述布線區(qū)域和所述溝槽區(qū)域之外的其余區(qū)域的所述導體層；去除所述光刻膠的所述第二部分以露出所述溝槽區(qū)域上的所述導體層；蝕刻位于所述其余區(qū)域上的所述內(nèi)部硅層和所述外部硅層；蝕刻位于所述溝槽區(qū)域上的所述導體層和所述外部硅層；以及去除所述光刻膠的所述第一部分。
2.根據(jù)權(quán)利要求1所述的方法，其中，通過使用單個曝光掩模的光刻來形成所述光刻膠。
3.根據(jù)權(quán)利要求2所述的方法，其中，具有中間透射率的薄膜形成在對應于所述第二部分的所述單個掩模上。
4.根據(jù)權(quán)利要求2所述的方法，其中，多個切口形成在對應于所述第二部分的所述單個曝光掩模上，其中，所述切口的寬度或所述切口之間的間距小于用于所述光刻的曝光器的分辨率。
5.根據(jù)權(quán)利要求1所述的方法，其中，通過回流工藝形成所述第二部分。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述光刻膠的所述第二部分的厚度等于或小于約4,000。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述光刻膠的所述第二部分的厚度等于或小于所述第一部分的厚度的約一半。
8.一種薄膜晶體管的制造方法，所述方法包括形成包括柵電極的柵極線；在所述柵極線上形成柵極絕緣層；在所述柵極絕緣層上形成半導體帶；在所述半導體帶上形成歐姆接觸層；在所述歐姆接觸層上形成包括源電極和漏電極的數(shù)據(jù)線；在所述數(shù)據(jù)線和所述漏電極上沉積鈍化層；以及形成于連接到所述漏電極的像素電極；其中，形成所述數(shù)據(jù)線、所述漏電極、所述歐姆接觸層、以及所述半導體帶的步驟包括在所述柵極絕緣層上沉積內(nèi)部硅層、外部硅層、以及導體層；形成包括對應于所述源電極和所述漏電極之間溝槽區(qū)域的第二部分和對應于在所述數(shù)據(jù)線和所述漏電極上的布線區(qū)域的第一部分的光刻膠，其中，所述第一部分的厚度大于所述第二部分的厚度；使用所述光刻膠作為蝕刻掩模蝕刻在除所述布線區(qū)域和所述溝槽區(qū)域之外的所述其余區(qū)域上的導體層、內(nèi)部硅層、和外部硅層；去除所述光刻膠的所述第二部分以露出在所述溝槽區(qū)域上的所述導體層；蝕刻位于所述溝槽區(qū)域上的所述導體層和所述外部硅層；以及去除所述光刻膠的所述第一部分。
9.一種用于制造薄膜晶體管陣列面板的光刻膠的形成方法，所述方法包括形成對應于在所述數(shù)據(jù)線和漏電極上的布線區(qū)域的所述光刻膠的第一部分，以及對應于所述源電極和所述漏電極之間的溝槽區(qū)域的所述光刻膠的第二部分，其中，所述第一部分的厚度大于所述第二部分。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述第二部分的厚度等于或小于4,000。
11.根據(jù)權(quán)利要求9所述的方法，其中，所述光刻膠的所述第二部分的厚度等于或小于所述第一部分的厚度的約一半。
12.根據(jù)權(quán)利要求9所述的方法，其中，通過使用單個曝光掩模的光刻來形成所述光刻膠。
13.根據(jù)權(quán)利要求12所述的方法，其中，具有中間透射率的薄膜形成在對應于所述第二部分的所述單個曝光掩模上。
14.根據(jù)權(quán)利要求12所述的方法，其中，在對應于所述第二部分的所述單個曝光掩模上形成多個切口，其中，所述切口的寬度或所述切口之間的間距小于用于所述光刻的曝光器的分辨率。
15.根據(jù)權(quán)利要求9所述的方法，其中，通過回流工藝形成所述第二部分。
全文摘要
一種薄膜晶體管陣列面板的制造方法，包括形成包括柵電極的柵極線，在柵極線上形成柵極絕緣層，在柵極絕緣層上形成半導體帶，在半導體帶上形成歐姆接觸層，在歐姆接觸層上形成包括源電極和漏電極的數(shù)據(jù)線，在數(shù)據(jù)線和漏電極上沉積鈍化層，及形成連接到漏電極的像素電極。
文檔編號H01L21/84GK1767175SQ20051010285
公開日2006年5月3日 申請日期2005年9月13日 優(yōu)先權(quán)日2004年10月6日
發(fā)明者李禹根, 柳慧英, 金湘甲, 金彰洙 申請人:三星電子株式會社