專利名稱：絕緣柵型半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及絕緣柵型半導(dǎo)體裝置及其制造方法，特別是涉及降低柵-漏極間的電容的槽結(jié)構(gòu)的絕緣柵型半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
圖15是表示現(xiàn)有槽結(jié)構(gòu)的絕緣柵型半導(dǎo)體裝置的剖面圖。圖中作為一例顯示n溝道型MOSFET。
在半導(dǎo)體襯底21上的漏極區(qū)域22表面設(shè)置溝道層24，形成貫通溝道層24的槽27。利用柵極氧化膜31覆蓋槽27內(nèi)壁，埋設(shè)柵極電極33。在溝道層24表面設(shè)置源極區(qū)域35、體區(qū)34，形成源極電極38(例如參照專利文獻(xiàn)1)。
另外，在這樣的槽結(jié)構(gòu)的絕緣柵型半導(dǎo)體裝置中，為使器件低電容化，而嘗試了較厚地形成槽底部的氧化膜的方法。
圖16是使槽底部的氧化膜比槽側(cè)壁的氧化膜厚的技術(shù)之一例。
在設(shè)于襯底56、57的槽TR21內(nèi)壁設(shè)置氮化膜，除去槽底面的氮化膜，僅在槽側(cè)壁留下氮化膜NL41、NL42(圖16(A))。然后，在襯底露出的槽底面選擇地使氧化膜OL52生長(zhǎng)(圖16(B))。除去側(cè)壁的氮化膜NL41、NL42，形成柵極氧化膜GL61、GL62(圖(16))(例如參照專利文獻(xiàn)2)。
另外，圖17是利用CVD法在槽底部形成厚的氧化膜的技術(shù)之一例。
在襯底101上形成槽107后，利用CVD法在槽107內(nèi)完全埋設(shè)氧化膜。然后，通過(guò)進(jìn)行干式蝕刻或濕式蝕刻除去氧化膜的一部分。由此，在槽底部形成例如2000程度的厚的埋入氧化膜110。然后，在槽107的內(nèi)壁形成對(duì)應(yīng)驅(qū)動(dòng)電壓的膜厚的柵極氧化膜111。由此，在與溝道層104相接的槽107側(cè)壁形成薄的柵極氧化膜111。在槽107底部形成厚的埋入氧化膜110(例如參照專利文獻(xiàn)3)。
專利文獻(xiàn)1特開(kāi)平11-67787號(hào)公報(bào)專利文獻(xiàn)2特開(kāi)2003-158268號(hào)公報(bào)專利文獻(xiàn)3特開(kāi)2001-274397號(hào)公報(bào)在以MOSFET為代表的槽結(jié)構(gòu)的絕緣柵型半導(dǎo)體裝置中，伴隨器件的高性能化，槽內(nèi)壁的絕緣膜的膜厚形成得非常薄。另一方面，對(duì)MOSFET來(lái)說(shuō)，輸入電容Ciss、輸出電容Coss、反饋電容Crss是重要的項(xiàng)目，為提高器件特性，需要將以上電容降低。
特別是柵極-漏極間電容Cdg分別有助于輸入電容Ciss、輸出電容Coss、反饋電容Crss。在采用槽結(jié)構(gòu)的MOSFET時(shí)，柵極-漏極間電容Cdg為槽底部的電容。因此，如上所述，嘗試了通過(guò)增速氧化或選擇氧化等，在較薄地維持槽側(cè)壁的氧化膜的膜厚的同時(shí)，僅較厚地形成槽底部的膜厚的方法。
但是，在圖16的情況下，需要形成氮化膜的工序、僅除去底部氮化膜的工序、選擇氧化工序、除去側(cè)壁氮化膜的工序、形成柵極氧化膜的工序。因此，存在工序數(shù)增加及工序繁雜等問(wèn)題。
另一方面，如圖17所示，在通過(guò)CVD法等埋入氧化膜時(shí)，在埋入槽內(nèi)的氧化膜中容易產(chǎn)生被稱為空隙或接縫的空洞化部位?？障痘蚪涌p是由于CVD工序中的生長(zhǎng)核的形成以槽的側(cè)壁為起點(diǎn)而產(chǎn)生的。在該情況下，當(dāng)存在自側(cè)壁的核生長(zhǎng)快的部位時(shí)，在該部位的膜閉鎖，在下方產(chǎn)生空隙。另外，即使在不產(chǎn)生空隙的情況下，也容易產(chǎn)生從槽側(cè)壁生長(zhǎng)的膜在槽中心接合的接縫。當(dāng)存在空隙或接縫時(shí)，蝕刻劑會(huì)由此滲入，產(chǎn)生形成異常，因此，在穩(wěn)定地形成器件這一點(diǎn)上有問(wèn)題。
另外，有選擇地使提高了雜質(zhì)濃度的半導(dǎo)體層加速氧化，僅較厚地形成槽底部的氧化膜的膜厚的方法也是眾所周知的。但是，由于在該方法中氧化膜的增加量少，故在效果上比埋入氧化膜等絕緣膜的方法小。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問(wèn)題而開(kāi)發(fā)的，本發(fā)明第一方面提供一種絕緣柵型半導(dǎo)體裝置，其包括一導(dǎo)電型半導(dǎo)體襯底，其構(gòu)成漏極區(qū)域；反向?qū)щ娦蜏系缹?，其設(shè)于該半導(dǎo)體襯底表面；槽，其貫通該溝道層并到達(dá)所述半導(dǎo)體襯底；第一半導(dǎo)體層，其埋入所述槽底部；絕緣膜，其設(shè)于所述槽內(nèi)壁；第二半導(dǎo)體層，其埋入所述槽，位于所述第一半導(dǎo)體層上；一導(dǎo)電型源極區(qū)域，其鄰接所述溝道層表面的所述槽而設(shè)置。
另外，所述第一半導(dǎo)體層是非摻雜的多晶硅。
所述第一半導(dǎo)體層埋入所述溝道層的下方。
所述絕緣膜設(shè)于所述第一半導(dǎo)體層表面。
所述第一半導(dǎo)體層由所述絕緣膜覆蓋。
所述第一半導(dǎo)體層由第一絕緣膜覆蓋側(cè)面及底面，由第二絕緣膜覆蓋表面。
本發(fā)明第二方面提供一種絕緣柵型半導(dǎo)體裝置的制造方法，其包括在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば?；形成貫通所述溝道層并到達(dá)所述半導(dǎo)體襯底的槽的工序；至少在所述槽內(nèi)壁形成絕緣膜的工序；在所述槽底部埋設(shè)第一半導(dǎo)體層的工序；形成埋入所述槽且位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層的工序；在所述溝道層表面鄰接所述槽形成一導(dǎo)電型源極區(qū)域的工序。
本發(fā)明第三方面提供一種絕緣柵型半導(dǎo)體裝置的制造方法，其包括在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば?；形成貫通所述溝道層并到達(dá)所述半導(dǎo)體襯底的槽的工序；在所述槽內(nèi)壁形成第一絕緣膜的工序；在所述槽底部埋設(shè)第一半導(dǎo)體層的工序；在所述槽內(nèi)壁形成第二絕緣膜的工序；形成埋入所述槽且位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層的工序；在所述溝道層表面鄰接所述槽形成一導(dǎo)電型源極區(qū)域的工序。
另外，所述第一半導(dǎo)層通過(guò)堆積非摻雜的多晶硅而形成。
在于所述槽內(nèi)壁形成第一絕緣膜后，埋設(shè)所述第一半導(dǎo)體層，然后，在該槽內(nèi)壁形成第二絕緣膜。
在形成所述第二絕緣膜前，除去所述槽側(cè)壁的所述第一絕緣膜。
根據(jù)本發(fā)明，第一，由于在槽7底部形成電容層，故可降低柵極-源極間電容Cgd。電容層是由絕緣膜覆蓋非摻雜多晶硅或?qū)肓穗s質(zhì)的多晶硅的層。氧化膜相對(duì)于多晶硅具有高的蝕刻選擇性。因此，在形成第一半導(dǎo)體層后除去槽側(cè)壁的氧化膜時(shí)，如使用例如氟酸等，則可容易地除去槽側(cè)壁的氧化膜。即，可不損傷槽側(cè)壁而進(jìn)行形成柵極氧化膜的前處理。
第二，通過(guò)由非摻雜多晶硅形成電容層，可形成膜厚較厚的電容層，可大幅降低柵極-漏極間電容Cgd。具體地說(shuō)，在柵極氧化膜的厚度例如約為700時(shí)，在不設(shè)置電容層時(shí)，柵極-漏極間電容Cgd約為300pF。但是，通過(guò)在槽底部埋入2000程度的第一半導(dǎo)體層，和底部氧化膜一起構(gòu)成電容層，柵極-漏極間電容Cgf可變?yōu)槿种?，約為100pF。
第三，由于由多晶硅形成電容層，故與利用CVD法埋入氧化膜形成電容層的情況不同，不會(huì)產(chǎn)生接縫。由此，可消除接縫影響的異常蝕刻，可形成穩(wěn)定的電容層。
第四，和選擇生長(zhǎng)氧化膜形成電容層相比，制造工序被簡(jiǎn)化。在選擇生長(zhǎng)氧化膜時(shí)，由于需要僅除去槽底部的氮化膜的工序及除去槽側(cè)壁的氮化膜的工序，故工序復(fù)雜。但是，根據(jù)本實(shí)施方式，具有可不進(jìn)行槽側(cè)壁的氧化膜的除去而形成電容層的優(yōu)點(diǎn)。另外，可由現(xiàn)有的設(shè)備實(shí)施。


圖1是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置的剖面圖；圖2是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置的剖面圖；圖3是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖4(A)、(B)是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖5是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖6(A)、(B)是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖7(A)、(B)是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖8是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖9(A)、(B)是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖10是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖11是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖12是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖13是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖14是說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置制造方法的剖面圖；圖15是說(shuō)明現(xiàn)有的絕緣柵型半導(dǎo)體裝置及其制造方法的剖面圖；圖16(A)、(B)、(C)是說(shuō)明現(xiàn)有的絕緣柵型半導(dǎo)體裝置的制造方法的剖面圖；圖17是說(shuō)明現(xiàn)有的絕緣柵型半導(dǎo)體裝置及其制造方法的剖面圖。
符號(hào)說(shuō)明1n+型半導(dǎo)體襯底2n-型半導(dǎo)體層(漏極區(qū)域)
4溝道層7槽10第一半導(dǎo)體層11柵極氧化膜11a第一氧化膜11b第二氧化膜12電容層13柵極電極(第二半導(dǎo)體層)14體區(qū)15源極區(qū)域16層間絕緣膜17金屬配線層18底部氧化膜21n+型半導(dǎo)體襯底22n-型半導(dǎo)體層(漏極區(qū)域)24溝道層27槽31柵極氧化膜33柵極電極34體區(qū)35源極區(qū)域101n+型半導(dǎo)體襯底102n-型半導(dǎo)體層(漏極區(qū)域)104溝道層107槽111柵極氧化膜113柵極電極114體區(qū)115源極區(qū)域110埋入氧化膜
具體實(shí)施例方式
參照?qǐng)D1～圖14，以槽結(jié)構(gòu)的n溝道型MOSFET為例詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。
圖1是表示第一實(shí)施例的MOSFET的結(jié)構(gòu)的剖面圖。
第一實(shí)施例的MOSFET由半導(dǎo)體襯底1、2、溝道層4、槽7、第一半導(dǎo)體層10、第一氧化膜11a及第二氧化膜11b、第二半導(dǎo)體層13、源極區(qū)域15、體區(qū)14構(gòu)成。
襯底是通過(guò)外延生長(zhǎng)等在n+型硅半導(dǎo)體襯底1上層積n-型半導(dǎo)體層2而設(shè)置漏極區(qū)域的襯底。在n-型半導(dǎo)體層2表面設(shè)置p型溝道層4。
槽7貫通溝道層4并到達(dá)漏極區(qū)域2。槽7的底部?jī)?nèi)壁側(cè)面及底面由第一氧化膜11a覆蓋，埋設(shè)第一半導(dǎo)體層10。另外，第一半導(dǎo)體層10表面及槽7側(cè)壁由第二氧化膜11b覆蓋。
第一半導(dǎo)體層10是非摻雜的多晶硅，由設(shè)于其表面的第二氧化膜11b的一部分或第一氧化膜11a覆蓋周圍，構(gòu)成電容層12。另外，以下，將在電容層12上覆蓋第一半導(dǎo)體層10的第一及第二氧化膜稱為底部氧化膜18。
第一半導(dǎo)體層10埋設(shè)于溝道層4的下方的槽7底部，其厚度例如為1000?！?000。這樣，通過(guò)在槽7底部設(shè)置厚的電容層12，大幅減少M(fèi)OSFET的柵極-漏極間電容Cgd。
第二氧化膜11b至少在鄰接溝道層4的槽7側(cè)壁設(shè)為數(shù)百的膜厚，構(gòu)成柵極氧化膜11。
在第一半導(dǎo)體層10的上方介由底部氧化膜18(第二氧化膜11b的一部分)設(shè)置第二半導(dǎo)體層13。第二半導(dǎo)體層是將導(dǎo)入了雜質(zhì)的多晶硅填充于槽7而構(gòu)成的，構(gòu)成柵極電極13。
在鄰接槽7的溝道層4表面設(shè)置n+型源極區(qū)域15，在相鄰的兩個(gè)源極區(qū)域15間的溝道層4表面配置p+型體區(qū)14。由此，在柵極電極13上施加電壓時(shí)，從源極區(qū)域15沿槽7形成溝道區(qū)域(未圖示)。柵極電極13上由層間絕緣膜16覆蓋。層間絕緣膜16間構(gòu)成和金屬配線層17接觸的接觸孔CH。鋁合金等形成的金屬配線層(源極電極)17介由勢(shì)壘金屬層(未圖示)電連接在從接觸孔CH露出的源極區(qū)域15及體區(qū)14上。
作為一例，以柵極氧化膜的厚度例如為700的情況進(jìn)行說(shuō)明。在未設(shè)置電容層12的情況下，即在槽底部?jī)H設(shè)置柵極氧化膜31的情況(參照?qǐng)D15)的柵極-漏極間電容Cgd約為300pF。但是，通過(guò)例如埋入2000程度第一半導(dǎo)體層10，并由底部氧化膜18進(jìn)行覆蓋，形成電容層12，從而柵極-漏極間電容Cgd變?yōu)槿种?，約為100pF。
在第一實(shí)施例中，在槽7側(cè)壁也形成第一氧化膜11a，在除去該第一氧化膜11a后，形成第二氧化膜11b。這一點(diǎn)將在后面詳述。多晶硅由于和氧化膜的蝕刻選擇性好，故僅將第一半導(dǎo)體層10埋入底部時(shí)的蝕刻對(duì)槽7側(cè)壁的損傷少。但是，通過(guò)除去側(cè)壁的第一氧化膜11a，重新形成第二氧化膜11b，可形成槽7側(cè)壁沒(méi)有損傷的薄的柵極氧化膜11，可形成穩(wěn)定的氧化膜。
另外，氧化膜中，多晶硅和單晶硅相比，其生長(zhǎng)速度快。因此，第二氧化膜11b中，作為底部氧化膜18的膜厚形成得比成為柵極氧化膜11的側(cè)壁膜厚厚。由此，可謀求進(jìn)一步降低電容。
圖2表示本發(fā)明第二實(shí)施例。
第二實(shí)施例中，在鄰接溝道層4的槽7側(cè)壁形成第一氧化膜11a及第二氧化膜11b。
第一半導(dǎo)體層10是埋設(shè)于溝道層4下方的槽7底部的非摻雜的多晶硅。厚度例如為1000?！?000。第一半導(dǎo)體層10利用設(shè)于其表面的第二氧化膜11b的一部分、和由設(shè)于槽7底部的底面及側(cè)面的第一氧化膜11a得到的底部氧化膜18覆蓋周圍，構(gòu)成電容層12。
覆蓋第一半導(dǎo)體層10周圍的第一氧化膜11a也設(shè)于與溝道層4相接的槽7側(cè)壁。另外，在槽7側(cè)壁的第一氧化膜11a上設(shè)置第二氧化膜兒b，由此，構(gòu)成柵極氧化膜11。
第二氧化膜11b與槽7側(cè)壁連續(xù)，也設(shè)于第一半導(dǎo)體層10表面，構(gòu)成底部氧化膜18的一部分。
其它構(gòu)成要素和第一實(shí)施例相同，省略說(shuō)明。
第二實(shí)施例在留下形成于槽7側(cè)壁的第一氧化膜11a的狀態(tài)下，形成第二氧化膜11b，這一點(diǎn)后面詳述。由此，柵極氧化膜11形成第一氧化膜11a及第二氧化膜11b的兩層結(jié)構(gòu)。
但是，例如圖中，在由相同條件形成第一氧化膜11a和第二氧化膜11b時(shí)，形成于第一氧化膜11a上的第二氧化膜11b的生長(zhǎng)速度慢。即，柵極氧化膜11形成第一氧化膜11a的兩倍以下的膜厚。
因此，可不太增大槽7側(cè)壁的柵極氧化膜11的膜厚而形成電容層12。
其次，參照?qǐng)D3～圖14說(shuō)明本發(fā)明絕緣柵型半導(dǎo)體裝置的制造方法。
絕緣柵型半導(dǎo)體裝置的制造方法包括在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば?；形成貫通上述溝道層并到達(dá)上述半導(dǎo)體襯表的槽的工序；至少在所述槽內(nèi)壁形成絕緣膜的工序；在上述槽底部埋設(shè)第一半導(dǎo)體層的工序；形成埋入上述槽內(nèi)且位于上述第一半導(dǎo)體層上的第二半導(dǎo)體層的工序；在上述溝道層表面鄰接上述槽形成一導(dǎo)電型源極區(qū)域的工序。
圖3～圖10是第一實(shí)施例的制造方法。
第一工序(圖3)在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば颉?br> 在n+型硅半導(dǎo)體襯底1上設(shè)置層積有外延層等的n-型半導(dǎo)體層，形成漏極區(qū)域2。
設(shè)置由氧化膜(未圖示)構(gòu)成的掩模，在整個(gè)面上以注入能量50KeV、劑量1E13～3E13cm-2離子注入p型的例如硼。然后，進(jìn)行1100℃左右的熱處理，使硼擴(kuò)散，形成溝道層4。
第二工序(圖4)形成貫通所述溝道層并到達(dá)所述半導(dǎo)體襯底的槽。
在整個(gè)面上通過(guò)CVD法生成NSG(Non-doped Silicate Glass)的CVD氧化膜5。然后，除槽的開(kāi)口部分外設(shè)置基于抗蝕膜得到的掩模。干式蝕刻CVD氧化膜5，將其部分地除去，形成露出溝道區(qū)域4的槽開(kāi)口部6，除去抗蝕劑(圖4(A))。
然后，以CVD氧化膜5為掩模，利用CF系及HBr系氣體干式蝕刻槽開(kāi)口部6的硅半導(dǎo)體襯底，形成貫通溝道層4并到達(dá)漏極區(qū)域2的槽7(圖4(B))。
進(jìn)行偽氧化，在槽7內(nèi)壁和溝道層4表面形成氧化膜(未圖示)，除去干式蝕刻時(shí)的蝕刻損傷，然后，通過(guò)進(jìn)行蝕刻，除去該氧化膜和CVD氧化膜5。
第三工序(圖5)在槽內(nèi)壁形成第一絕緣膜的工序。
熱氧化整個(gè)面，在槽7內(nèi)壁形成例如厚度約300～700的第一氧化膜11a。形成于槽7底部的第一氧化膜11a構(gòu)成底部氧化膜18的一部分。
第四工序(圖6)在槽底部埋設(shè)第一半導(dǎo)體層的工序。
在整個(gè)面上堆積非摻雜的多晶硅10a，在槽7內(nèi)(圖6(A))填充。反復(fù)蝕刻整個(gè)面，形成埋設(shè)于溝道層4下方的槽7底部的第一半導(dǎo)體層10。第一半導(dǎo)體層10的膜厚為1000～3000(圖6(B))。第一半導(dǎo)體層10構(gòu)成電容層。即，在本實(shí)施例中，由于堆積多晶硅形成電容層，故和利用CVD法填充氧化膜的情況不同，沒(méi)有產(chǎn)生接縫。由此，將接縫影響的異常蝕刻消除，可形成穩(wěn)定的電容層。
第五工序(圖7)在槽內(nèi)壁形成第二絕緣膜的工序。
第六工序通過(guò)蝕刻多晶硅10a，第一氧化膜11a受到若干損傷。因此，蝕刻除去槽7側(cè)壁的第一氧化膜11(圖7(A))。此時(shí)，利用例如氟酸等蝕刻劑進(jìn)行濕式蝕刻。如上所述，氧化膜相對(duì)于多晶硅具有高的蝕刻選擇性。因此，可除去在第一半導(dǎo)體層10的上方露出的第一氧化膜11a。另外，也不會(huì)對(duì)槽7側(cè)壁帶來(lái)?yè)p傷。
第一絕緣膜11a的膜厚為1000以下(例如300～700程度)。因此，在半導(dǎo)體層10周圍的第一絕緣膜11a上滲入蝕刻劑之前，結(jié)束槽7側(cè)壁的蝕刻。即，第一半導(dǎo)體層10周圍的第一氧化膜11a幾乎不受蝕刻的影響。
即，如圖7(A)，通過(guò)進(jìn)行蝕刻，除去第一半導(dǎo)體層10上部的第一氧化膜11a。
然后，再次熱氧化整個(gè)面，在槽7內(nèi)壁對(duì)應(yīng)驅(qū)動(dòng)電壓形成例如厚度約300?！?00的第二氧化膜11b。與溝道層4相接的槽7側(cè)壁的第二氧化膜11b構(gòu)成柵極氧化膜11。另外，第二氧化膜11b也設(shè)于第一半導(dǎo)體層10表面，和槽7底部的第一氧化膜11a一起構(gòu)成底部氧化膜18。而且，第一半導(dǎo)體層10的周圍被底部氧化膜18覆蓋，形成電容層12(圖7(B))。
在此，多晶硅中氧化膜的生長(zhǎng)比硅快，故第一半導(dǎo)體層10表面的第二氧化膜11b比槽7側(cè)壁較厚地形成。
另外，在蝕刻多晶硅時(shí)，除去多少受到損傷的槽7側(cè)壁的第一氧化膜11a，重新形成第二氧化膜11，因此，可形成穩(wěn)定的氧化膜。
第六工序(圖8)形成埋入槽且位于第一半導(dǎo)體層上的第二半導(dǎo)體層的工序。
在整個(gè)面上堆積構(gòu)成第二半導(dǎo)體層13的多晶硅，在襯底表面設(shè)置形成所希望的引出圖案的掩模(未圖示)，進(jìn)行干式蝕刻。多晶硅也可以是堆積了含有雜質(zhì)的多晶硅的層，也可以是在堆積非摻雜的多晶硅后導(dǎo)入雜質(zhì)的層。由此，在電容層12上的槽7內(nèi)埋設(shè)第二半導(dǎo)體層，形成柵極電極13。
第七工序(圖9及圖10)在溝道層表面，鄰接槽形成一導(dǎo)電型源極區(qū)域的工序。
形成源極區(qū)域的形成區(qū)域露出的抗蝕劑PR的掩模(未圖示)，在整個(gè)面上以注入能量140KeV、劑量5E15～6E15cm-2離子注入n型雜質(zhì)(例如砷(As))15a。
然后，形成體區(qū)的形成區(qū)域露出的抗蝕劑PR的掩模(未圖示)，以注入能量40KeV、劑量2E15～5E15cm-2離子注入p型雜質(zhì)(例如硼(B))14a(圖9(A))。
然后，在整個(gè)面上堆積6000程度的作為層間絕緣膜的BPSG(BoronPhosphorus Silicate Glass)層16a，以900℃程度進(jìn)行回流。通過(guò)進(jìn)行該熱處理，p型雜質(zhì)、n型雜質(zhì)分別被擴(kuò)散，形成鄰接槽7的源極區(qū)域15及源極區(qū)域15間的體區(qū)14(圖9(B))。另外，源極區(qū)域15和體區(qū)14的離子注入不限于上述順序，也可以更換。
然后，如圖10，在BPSG層16a上設(shè)置以規(guī)定圖案開(kāi)口的抗蝕劑PR的掩模(未圖示)，進(jìn)行蝕刻，進(jìn)行900℃程度的回流，形成層間絕緣膜16。
進(jìn)一步由濺射裝置在整個(gè)面上堆積鋁等，構(gòu)圖成所希望的形狀。形成與源極區(qū)域15及體區(qū)14接觸的源極電極17，得到圖1所示的最終結(jié)構(gòu)。另外，在襯底背面形成漏極電極(未圖示)。
參照?qǐng)D11～圖14說(shuō)明第二實(shí)施例的制造方法。另外，和第一實(shí)施例相同的工序省略說(shuō)明。
如圖11，通過(guò)第一實(shí)施例的第一工序及第二工序在一導(dǎo)電型半導(dǎo)體襯底1上設(shè)置n-型半導(dǎo)體層的漏極區(qū)域2。然后，在表面上形成反向?qū)щ娦偷臏系缹?，形成貫通溝道層4并到達(dá)漏極區(qū)域2的槽7。
第三工序(圖12)至少在上述槽內(nèi)壁形成第一絕緣膜的工序。
熱氧化整個(gè)面，在槽7內(nèi)壁形成例如厚度約300?！?00的第一氧化膜11a。設(shè)于槽7側(cè)面的第一氧化膜11a構(gòu)成柵極氧化膜的一部分，槽7底面的第一氧化膜11a構(gòu)成底部氧化膜18的一部分。
第四工序(圖13)在槽底部埋設(shè)第一半導(dǎo)體層的工序。
在整個(gè)面上堆積非摻雜的多晶硅，填充槽7內(nèi)。然后，反復(fù)蝕刻整個(gè)面，形成埋設(shè)于溝道層4的下方的槽7底部的第一半導(dǎo)體層10。第一半導(dǎo)體層10的膜厚為1000～3000。第一半導(dǎo)體層10和底部氧化膜18一起構(gòu)成電容層。
第五工序(圖14)至少在上述槽內(nèi)壁形成第二絕緣膜的工序。
在留下第一氧化膜11a的狀態(tài)下，在其上形成第二氧化膜11b。設(shè)于槽7側(cè)面的第二氧化膜11b和第一氧化膜11a一起構(gòu)成柵極氧化膜11。第一半導(dǎo)體層10表面的第二氧化膜11b構(gòu)成底部氧化膜18的一部分。
由此，第一半導(dǎo)體層10由底部氧化膜18覆蓋，形成電容層12。另外，在與溝道層4相接的槽7側(cè)壁，由第一氧化膜11a及第二氧化膜11b形成柵極氧化膜11。
第一氧化膜11a上的第二氧化膜11b的生長(zhǎng)速度慢。因此，在由同一條件形成兩氧化膜時(shí)，柵極氧化膜11的膜厚為第一氧化膜11a的膜厚的兩倍以下。另一方面，如上所述，第一半導(dǎo)體層10表面的第二氧化膜11b的膜厚形成得比槽7側(cè)壁的第二氧化膜11b厚。
在第二實(shí)施例中，不需要氧化膜11a的除去工序，可抑止制造工序的增加。另外，可抑止槽7側(cè)壁的柵極氧化膜11的厚度的增大，并可增加底部氧化膜18的膜厚。
然后，通過(guò)第一實(shí)施例的第六工序形成埋入槽7并位于第一半導(dǎo)體層10上的第二半導(dǎo)體層13(參照?qǐng)D8)。另外，通過(guò)第一實(shí)施例的第七工序，在溝道層4表面，與槽7鄰接形成一導(dǎo)電型源極區(qū)域15、及源極區(qū)域15間的體區(qū)14，形成層間絕緣膜16(參照?qǐng)D9、圖10)。然后，形成源極電極17，得到圖2所示的最終結(jié)構(gòu)。
以上在第一及第二實(shí)施例中說(shuō)明了第一半導(dǎo)體層10為非摻雜多晶硅的情況，但也可以是導(dǎo)入了雜質(zhì)的多晶硅。此時(shí)，降低電容的僅為底部氧化膜18。但是，底部氧化膜18的第一氧化膜11a在利用和圖15所示的柵極氧化膜相同的條件形成時(shí)，可降低第二氧化膜11b的膜厚量的電容。
另外，在本實(shí)施例中以n溝道型MOSFET為例進(jìn)行了說(shuō)明，但即使是導(dǎo)電型相反的p溝道型，也可以同樣實(shí)施。另外，不限于MOSFET，只要是IGBT等絕緣柵型半導(dǎo)體裝置，則也可以同樣實(shí)施，得到同樣的效果。
權(quán)利要求
1.一種絕緣柵型半導(dǎo)體裝置，其包括一導(dǎo)電型半導(dǎo)體襯底，其構(gòu)成漏極區(qū)域；反向?qū)щ娦蜏系缹?，其設(shè)于該半導(dǎo)體襯底表面；槽，其貫通該溝道層并到達(dá)所述半導(dǎo)體襯底；第一半導(dǎo)體層，其埋入所述槽底部；絕緣膜，其設(shè)于所述槽內(nèi)壁；第二半導(dǎo)體層，其埋入所述槽并位于所述第一半導(dǎo)體層上；一導(dǎo)電型源極區(qū)域，其鄰接所述溝道層表面的所述槽而設(shè)置。
2.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第一半導(dǎo)體層是非摻雜的多晶硅。
3.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第一半導(dǎo)體層埋入所述溝道層的下方。
4.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述絕緣膜設(shè)于所述第一半導(dǎo)體層表面。
5.如權(quán)利要求4所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第一半導(dǎo)體層由所述絕緣膜覆蓋。
6.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第一半導(dǎo)體層由第一絕緣膜覆蓋側(cè)面及底面，由第二絕緣膜覆蓋表面。
7.一種絕緣柵型半導(dǎo)體裝置的制造方法，其包括在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば?；形成貫通所述溝道層并到達(dá)所述半導(dǎo)體襯底的槽的工序；至少在所述槽內(nèi)壁形成絕緣膜的工序；在所述槽底部埋設(shè)第一半導(dǎo)體層的工序；形成埋入所述槽且位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層的工序；在所述溝道層表面鄰接所述槽形成一導(dǎo)電型源極區(qū)域的工序。
8.一種絕緣柵型半導(dǎo)體裝置的制造方法，其包括在一導(dǎo)電型半導(dǎo)體襯底表面形成反向?qū)щ娦蜏系缹拥墓ば?；形成貫通所述溝道層并到達(dá)所述半導(dǎo)體襯底的槽的工序；在所述槽內(nèi)壁形成第一絕緣膜的工序；在所述槽底部埋設(shè)第一半導(dǎo)體層的工序；在所述槽內(nèi)壁形成第二絕緣膜的工序；形成埋入所述槽且位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層的工序；在所述溝道層表面鄰接所述槽形成一導(dǎo)電型源極區(qū)域的工序。
9.如權(quán)利要求7或8所述的絕緣柵型半導(dǎo)體裝置的制造方法，其特征在于，所述第一半導(dǎo)層是堆積非摻雜的多晶硅而形成。
10.如權(quán)利要求8所述的絕緣柵型半導(dǎo)體裝置的制造方法，其特征在于，在于所述槽內(nèi)壁形成第一絕緣膜后，埋設(shè)所述第一半導(dǎo)體層，然后，在該槽內(nèi)壁形成第二絕緣膜。
11.如權(quán)利要求10所述的絕緣柵型半導(dǎo)體裝置的制造方法，其特征在于，在形成所述第二絕緣膜前，除去所述槽側(cè)壁的所述第一絕緣膜。
全文摘要
一種絕緣柵型半導(dǎo)體裝置及其制造方法，為降低槽型MOSFET的電容，在槽底部形成絕緣膜構(gòu)成的電容層的方法是眾所周知的。但是，絕緣膜的電容層難于實(shí)現(xiàn)穩(wěn)定的形成。由非摻雜多晶硅形成電容層。和由絕緣膜形成的電容層不同，可抑止接縫的產(chǎn)生等，可形成穩(wěn)定的電容層。另外作為電容層使用的多晶硅也可以是摻雜的多晶硅，由于形成于多晶硅表面的氧化膜也作為電容層起作用，故可提供低電容的絕緣柵型器件。
文檔編號(hào)H01L21/336GK1770468SQ20051010704
公開(kāi)日2006年5月10日 申請(qǐng)日期2005年9月27日 優(yōu)先權(quán)日2004年9月27日
發(fā)明者久保博稔, 東條潤(rùn)一郎, 齋藤洋明, 恩田全人, 巖田哲, 柳田正道 申請(qǐng)人:三洋電機(jī)株式會(huì)社