專利名稱：半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路的元件結(jié)構(gòu)，尤其涉及一種半導(dǎo)體元件。
背景技術(shù)：
對于硅金屬氧化物半導(dǎo)體晶體管元件而言，當(dāng)柵極長度縮小至深亞微米范圍時，由于載流子穿越時間隨著溝道長度縮短而減小，因此可得到較佳的元件效能。然而，在制造技術(shù)上仍有許多需克服的難題。譬如，當(dāng)元件尺寸縮小時，源/漏極區(qū)域的面積也應(yīng)等同縮小，但如此一來卻會增加源/漏極端的接觸電阻，而無法維持元件的高電流驅(qū)動能力。
因此，為了改善上述的問題，而發(fā)展出以硅鍺技術(shù)來制作加高源/漏極(raised source/drain)的金屬氧化物半導(dǎo)體晶體管。由于，硅鍺可選擇性地生長于源/漏極區(qū)，且相對于硅與氧化硅，硅鍺又可被選擇性地蝕刻。因此，相比于硅，硅鍺是更為合適的材料。再者，由于硅鍺具有比硅低的能隙寬，在p型(p-type)結(jié)上有較低的肖特基勢壘高度(schottky barrier height)，所以可達(dá)到較低的接觸電阻。
然而，以硅鍺技術(shù)所制作的加高源/漏極的金屬氧化物半導(dǎo)體晶體管容易在接下來欲進(jìn)行的工藝中，例如清洗工藝，造成膜層損耗及其衍生的種種問題，而影響工藝的可靠度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提供一種半導(dǎo)體元件，以避免加高源/漏極的膜層損耗或損傷，進(jìn)而影響工藝的可靠度與元件效能。
本發(fā)明的另一目的是提供另一種半導(dǎo)體元件，以避免加高源/漏極的膜層損耗或損傷，進(jìn)而影響工藝的可靠度與元件效能。
本發(fā)明提出一種半導(dǎo)體元件，其包括襯底、柵極結(jié)構(gòu)、間隙壁、硅化鍺(SixGey)層以及硅化鍺保護(hù)層。其中，柵極結(jié)構(gòu)配置于襯底上，間隙壁配置于柵極結(jié)構(gòu)側(cè)壁。硅化鍺層，配置于間隙壁兩側(cè)的襯底中，且延伸至部分間隙壁下方，其中硅化鍺層的頂部是高于襯底的表面。另外，硅化鍺保護(hù)層配置于硅化鍺層上，且硅化鍺保護(hù)層包括Six1Gey1，而0≤y1＜y。
依照本發(fā)明的實(shí)施例所述，上述的半導(dǎo)體元件還包括一金屬硅化層。金屬硅化層配置于部分硅化鍺保護(hù)層中以及柵極結(jié)構(gòu)上，其中金屬硅化層的厚度與硅化鍺保護(hù)層的厚度之比介于0.5～1.0之間。金屬硅化層的材質(zhì)例如是耐熱金屬硅化物，而耐熱金屬是選自于鈦、鎢、鉑、鈷、鎳所組成的組。
本發(fā)明還提出一種半導(dǎo)體元件，其包括襯底、柵極結(jié)構(gòu)、間隙壁、硅鍺合金(SixGeyBz)層以及硅鍺合金保護(hù)層。其中，柵極結(jié)構(gòu)配置于襯底上，間隙壁配置于柵極結(jié)構(gòu)側(cè)壁。硅鍺合金層配置于間隙壁兩側(cè)的襯底中，且延伸至部分間隙壁下方，其中硅鍺合金層的頂部是高于襯底的表面。另外，硅鍺合金保護(hù)層配置于硅鍺合金層上，且硅鍺合金保護(hù)層包括Six1Gey1Bz1，其中0＜y1＜y，且0＜z1＜z。
依照本發(fā)明的實(shí)施例所述，上述的半導(dǎo)體元件還包括一金屬硅化層。金屬硅化層配置于部分硅鍺合金保護(hù)層中以及柵極結(jié)構(gòu)上，其中金屬硅化層的厚度與硅鍺合金保護(hù)層的厚度之比介于0.5～1.0之間。金屬硅化層的材質(zhì)例如是耐熱金屬硅化物，而耐熱金屬是選自于鈦、鎢、鉑、鈷、鎳所組成的組。
依照本發(fā)明的實(shí)施例所述，上述的硅鍺合金層中的硼(B)的濃度介于5×1019～5×1020原子/每立方厘米之間。
本發(fā)明的半導(dǎo)體元件配置有硅化鍺保護(hù)層(或硅鍺合金保護(hù)層)，以避免在后續(xù)工藝中，造成其底下的硅化鍺層(或硅鍺合金層)產(chǎn)生膜層損耗或表面損傷等問題，而影響工藝可靠度以及元件效能。而且，硅鍺保護(hù)層(或硅鍺合金保護(hù)層)中的鍺含量小于硅化鍺層(或硅鍺合金層)中的鍺含量，所以可使后續(xù)進(jìn)行的清洗工藝的蝕刻速率(etch rate)減緩，而可避免腐蝕至底下的硅化鍺層(或硅鍺合金層)。另一方面，硅化鍺保護(hù)層(或硅鍺合金保護(hù)層)可利用在形成金屬硅化層，因此同樣可避免硅鍺層(或硅鍺合金層)的損耗。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1為依照本發(fā)明實(shí)施例的半導(dǎo)體元件的剖面圖；圖2為依照本發(fā)明另一實(shí)施例的半導(dǎo)體元件的剖面圖；圖3為依照本發(fā)明又一實(shí)施例的半導(dǎo)體元件的剖面圖；圖4為依照本發(fā)明再一實(shí)施例的半導(dǎo)體元件的剖面圖。
主要元件符號說明100襯底102柵極結(jié)構(gòu)104間隙壁106硅化鍺層106a硅化鍺保護(hù)層108硅鍺合金層108a硅鍺合金保護(hù)層109、109a金屬硅化層具體實(shí)施方式
圖1為依照本發(fā)明實(shí)施例的半導(dǎo)體元件的剖面圖。
請參照圖1，本發(fā)明的半導(dǎo)體元件包括襯底100、柵極結(jié)構(gòu)102、間隙壁104、硅化鍺層106以及硅化鍺保護(hù)層108。上述，襯底100例如是硅襯底或其他合適的半導(dǎo)體襯底。柵極結(jié)構(gòu)102配置于襯底100上，而柵極結(jié)構(gòu)102例如是由柵介電層(未繪示)與柵導(dǎo)體層(未繪示)所構(gòu)成，且其材質(zhì)與形成方法為本領(lǐng)域技術(shù)人員所熟知，所以在此不再贅述。間隙壁104配置于柵極結(jié)構(gòu)102側(cè)壁，間隙壁104可例如是單層間隙壁結(jié)構(gòu)或多層間隙壁結(jié)構(gòu)，其中多層間隙壁結(jié)構(gòu)包括至少一層偏移間隙壁(offset spacer)與間隙壁所構(gòu)成。
另外，硅化鍺層106配置于間隙壁104兩側(cè)的襯底100中，而硅化鍺層106延伸至部分間隙壁104下方，且硅化鍺層106的頂部是高于襯底100的表面。其中，硅化鍺層106中的硅鍺含量以SixGey表示，x+y＜1。另外，特別要說明的是硅化鍺層106是用以作為源/漏極，而其即所謂的加高源/漏極(raised source/drain)，其可提供低的電阻，且可降低漏電流。但是，在后續(xù)工藝中，硅化鍺層106會產(chǎn)生膜層損耗(lost)或表面損傷(damage)等問題，而影響工藝可靠度以及元件效能。
因此，本發(fā)明的半導(dǎo)體元件是于硅化鍺層106上配置硅化鍺保護(hù)層108，以改善上述的問題。特別是，在后續(xù)欲進(jìn)行的清洗工藝中，硅化鍺保護(hù)層108可避免清洗液過度腐蝕至其底下的硅化鍺層106。另外，硅化鍺保護(hù)層108的硅鍺含量以Six1Gey1表示，其中x1+y1＜1，且0≤y1＜y。更具體而言，硅化鍺保護(hù)層108中的鍺含量小于硅化鍺層106中的鍺含量，其可使后續(xù)進(jìn)行的清洗工藝的蝕刻速率(etch rate)減緩，而有助于避免腐蝕至硅化鍺層106，以達(dá)到保護(hù)硅化鍺層106的目的。
請參照圖2，在一實(shí)施例中，本發(fā)明的半導(dǎo)體元件還包括金屬硅化層109，其配置于部分硅化鍺保護(hù)層108中以及柵極結(jié)構(gòu)102上，而金屬硅化層109的材質(zhì)可例如是耐熱金屬硅化物，其中耐熱金屬是選自于鈦、鎢、鉑、鈷、鎳所組成的組。另外，金屬硅化層109是利用和位于其下方的硅化鍺保護(hù)層108中的硅原子反應(yīng)而成，其會消耗至少一半以上的硅化鍺保護(hù)層108，因此金屬硅化層109的厚度與硅化鍺保護(hù)層108的厚度比(d1/d2)介于0.5～1.0之間。值得注意的是，半導(dǎo)體元件的硅化鍺保護(hù)層108可用于金屬硅化層109的形成，而不會損耗到硅化鍺層106。
圖3為依照本發(fā)明又一實(shí)施例的半導(dǎo)體元件的剖面圖。請參照圖3，本發(fā)明的半導(dǎo)體元件包括襯底100、柵極結(jié)構(gòu)102、間隙壁104、硅鍺合金層106a以及硅鍺合金保護(hù)層108a。其中，襯底100、柵極結(jié)構(gòu)102以及間隙壁104與上述的實(shí)施例為相同的構(gòu)件，因此以相同的附圖標(biāo)記表示，在此不再贅述。另外，硅鍺合金層106a配置于間隙壁104兩側(cè)的襯底100中，而硅鍺合金層106a延伸至部分間隙壁104下方，且硅鍺合金層106a的頂部高于襯底100的表面。其中，硅鍺合金層106a的材質(zhì)以SixGeyBz表示，而x+y+z＜1，其中硼的濃度介于5×1019～5×1020原子/每立方厘米之間。
另外，硅鍺合金保護(hù)層108a配置于硅鍺合金層106a上。硅鍺合金保護(hù)層108a的材質(zhì)以Six1Gey1Bz1表示，其中x1+y1+z1＜1，而0＜y1＜y，且0＜z1＜z。同樣地，硅鍺合金保護(hù)層108a的作用在于，避免于后續(xù)工藝中造成其底下的硅鍺合金層106a的膜層損耗與損傷。而且，硅鍺合金保護(hù)層108a中的鍺含量小于硅鍺合金層106a中的鍺含量，因此可使后續(xù)進(jìn)行的清洗工藝的速率減緩，而有助于避免腐蝕至硅鍺合金層106a。
請參照圖4，在再一實(shí)施例中，半導(dǎo)體元件還包括金屬硅化層109a，其配置于部分硅鍺合金保護(hù)層108a中以及柵極結(jié)構(gòu)102上，而金屬硅化層109a的材質(zhì)可例如是耐熱金屬硅化物，其中耐熱金屬是選自于鈦、鎢、鉑、鈷、鎳所組成的組。另外，金屬硅化層109a的厚度與硅鍺合金保護(hù)層108a的厚度比(d3/d4)介于0.5～1.0之間。同樣地，值得注意的是，半導(dǎo)體元件的硅化鍺保護(hù)層108可用于金屬硅化層109的形成，而不會損耗到硅化鍺層106。
當(dāng)然，本發(fā)明的半導(dǎo)體元件中，用以作為源/漏極的材質(zhì)主要是含硅、鍺，其還可以是含有硼或其他原子，而不限于SixGey或SixGeyBz。
綜上所述，本發(fā)明至少具有下列優(yōu)點(diǎn)1.本發(fā)明的半導(dǎo)體元件具有硅鍺保護(hù)層(或硅鍺合金保護(hù)層)，因此可避免在后續(xù)工藝中，硅化鍺層(或硅鍺合金層)會產(chǎn)生膜層損耗或表面損傷等問題，而影響工藝可靠度以及元件效能。
2.本發(fā)明的硅鍺保護(hù)層(或硅鍺合金保護(hù)層)中的鍺含量小于硅化鍺層(或硅鍺合金層)中的鍺含量，所以其可使后續(xù)進(jìn)行的清洗工藝的速率減緩，而有助于避免腐蝕至底下的硅化鍺層(或硅鍺合金層)，以達(dá)到保護(hù)硅化鍺層(或硅鍺合金層)的目的。
3.本發(fā)明的半導(dǎo)體元件中的硅化鍺保護(hù)層(或硅鍺合金保護(hù)層)可用于金屬硅化層的形成，而不會造成硅鍺層(或硅鍺合金層)的損耗。
雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件，包括一襯底；一柵極結(jié)構(gòu)，配置于該襯底上；一間隙壁，配置于該柵極結(jié)構(gòu)側(cè)壁；一硅化鍺(SixGey)層，配置于該間隙壁兩側(cè)的該襯底中，且延伸至部分該間隙壁下方，其中該硅化鍺層的頂部高于該襯底的表面；以及一硅化鍺保護(hù)層，配置于該硅化鍺層上，且該硅化鍺保護(hù)層包括Six1Gey1，其中0≤y1＜y。
2.如權(quán)利要求1所述的半導(dǎo)體元件，還包括一金屬硅化層，配置于部分該硅化鍺保護(hù)層中以及該柵極結(jié)構(gòu)上，其中該金屬硅化層的厚度與該硅化鍺保護(hù)層的厚度之比介于0.5～1.0之間。
3.如權(quán)利要求2所述的半導(dǎo)體元件，其中該金屬硅化層的材質(zhì)包括一耐熱金屬硅化物。
4.如權(quán)利要求3所述的半導(dǎo)體元件，其中該耐熱金屬是選自于鈦、鎢、鉑、鈷、鎳所組成的組。
5.一種半導(dǎo)體元件，包括一襯底；一柵極結(jié)構(gòu)，配置于該襯底上；一間隙壁，配置于該柵極結(jié)構(gòu)側(cè)壁；一硅鍺合金(SixGeyBz)層，配置于該間隙壁兩側(cè)的該襯底中，且延伸至部分該間隙壁下方，其中該硅鍺合金層的頂部高于該襯底的表面；以及一硅鍺合金保護(hù)層，配置于該硅鍺合金層上，且該硅鍺合金保護(hù)層包括Six1Gey1Bz1，其中0＜y1＜y，且0＜z1＜z。
6.如權(quán)利要求5所述的半導(dǎo)體元件，還包括一金屬硅化層，配置于部分該硅鍺合金保護(hù)層中以及該柵極結(jié)構(gòu)上，其中該金屬硅化層的厚度與該硅鍺合金保護(hù)層的厚度之比介于0.5～1.0之間。
7.如權(quán)利要求6所述的半導(dǎo)體元件，其中該金屬硅化層的材質(zhì)包括一耐熱金屬硅化物。
8.如權(quán)利要求7所述的半導(dǎo)體元件，其中該耐熱金屬是選自于鈦、鎢、鉑、鈷、鎳所組成的組。
9.如權(quán)利要求5所述的半導(dǎo)體元件，其中該硅鍺合金層中的硼的濃度介于5×1019～5×1020原子/每立方厘米之間。
全文摘要
一種半導(dǎo)體元件，此半導(dǎo)體元件包括襯底、柵極結(jié)構(gòu)、間隙壁、硅化鍺(Si
文檔編號H01L29/161GK1949537SQ200510113378
公開日2007年4月18日 申請日期2005年10月11日 優(yōu)先權(quán)日2005年10月11日
發(fā)明者林煥順, 施泓林, 王湘瑩, 江日舜, 范銘棋 申請人:聯(lián)華電子股份有限公司