專利名稱：低成本的深溝槽去耦電容器器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及半導(dǎo)體電路芯片的制造，尤其涉及一種用于半導(dǎo)體電路的新穎溝槽型去耦電容器、以及用于制造溝槽型去耦電容器的成本有效的方法。
背景技術(shù)：
在90nm和65nm的集成電路芯片設(shè)計(jì)中，噪聲相關(guān)的問(wèn)題是非常關(guān)注的。邏輯噪聲可能會(huì)導(dǎo)致電路速度下降，最糟的情況是導(dǎo)致芯片發(fā)生故障。芯片上去耦電容器(通常稱為“decap”)通常用來(lái)防止噪聲相關(guān)的電路降級(jí)。然而，通常提供的去耦電容器是在薄氧化物上形成的大平面(多門(mén))電容器。在平面去耦電容器中存在三個(gè)固有的問(wèn)題。第一，平面電容器最終在芯片上占去很多空間。隨著設(shè)計(jì)日益增大和更加復(fù)雜，必需在設(shè)計(jì)中增加更多的去耦電容器，即促進(jìn)將更多去耦電容器添加到芯片的需要。第二，大的去耦電容器密度可能會(huì)嚴(yán)重破壞多門(mén)線寬控制(即跨芯片線寬變化，ACLV)。需要被蝕刻在晶片上-也稱為“裝載”的多晶硅門(mén)導(dǎo)體的數(shù)量對(duì)如何蝕刻線有直接的影響。需要蝕刻的多晶硅門(mén)越多，越有可能出現(xiàn)較差的線寬控制。該不希望的結(jié)果導(dǎo)致晶體管降級(jí)和器件性能損失。第三，平面去耦電容器的最令人擔(dān)心的問(wèn)題是其自身通過(guò)薄氧化物的泄漏。門(mén)泄漏(主要為電子隧穿)正成為主要的關(guān)注，并且使用更多的芯片上平面去耦電容器只會(huì)加重功耗的難題。
目前針對(duì)平面去耦電容器的一個(gè)解決方案是使用溝槽型電容器作為去耦電容器。因?yàn)橹苯釉诠杈闲纬蓽喜?，并且將溝槽的?cè)壁用作電容器電介質(zhì)，從而可以將溝槽去耦電容器的平面面積形成為非常小。第二，因?yàn)樵诙嚅T(mén)導(dǎo)體模塊之前加工溝槽，從而溝槽去耦電容器不會(huì)導(dǎo)致ACLV問(wèn)題。使用溝槽電容器方法作為去耦電容器的主要缺陷是方法的復(fù)雜性和成本。由于制造溝槽電容器需要大量的時(shí)間，從而，用于將溝槽電容器添加到非eDRAM芯片設(shè)計(jì)的成本導(dǎo)致在SF設(shè)計(jì)中實(shí)施溝槽去耦電容器的成本昂貴。
如果可以更便宜地制造溝槽電容器，則無(wú)疑會(huì)將其用于芯片設(shè)計(jì)中作為去耦電容器。
非常需要提供一種用于在半導(dǎo)體芯片設(shè)計(jì)中制造去耦電容器(decap)的成本有效的制造技術(shù)。

發(fā)明內(nèi)容
本發(fā)明直接解決了制造充當(dāng)IC去耦電容器器件的溝槽型電容器的成本問(wèn)題。
根據(jù)本發(fā)明，提供了一種新穎的去耦電容器結(jié)構(gòu)和用于制造溝槽去耦電容器(decap)的低成本制造方法。在特有的方面，本發(fā)明只需將簡(jiǎn)化的溝槽增加到基本邏輯設(shè)計(jì)，例如，將一個(gè)(1)掩模增加到基本邏輯工藝。
根據(jù)本發(fā)明，具有兩種不同的“低成本”溝槽去耦電容器工藝的實(shí)施例。第一實(shí)施例描述工藝流程，從而通過(guò)邏輯N-型離子注入(即N-阱)來(lái)提供緊鄰于溝槽的硅襯底區(qū)域的摻雜層(即去耦電容器的外部電極)。然而，該工藝是兩種工藝中最便宜的，其需要特定的電壓條件以便可以工作。例如，該方法將需要(1)在相鄰N-阱之間約3μm的空間；或(2)包圍N-阱的隔離的P-阱結(jié)構(gòu)。
雖然該方法的第二實(shí)施例稍微昂貴，但是其描述了幾種對(duì)相鄰于溝槽的硅襯底重?fù)诫s的幾種方式。高摻雜水平的存在為可施加到去耦電容器的電壓條件提供了更大的靈活性，并且實(shí)際上可以將電容器放置在設(shè)計(jì)中的被適當(dāng)偏置的任何位置上。
這兩種工藝具有共同的物理結(jié)構(gòu)，即在STI結(jié)構(gòu)中處理“淺”深溝槽。這里，在物理構(gòu)圖和填充STI之后進(jìn)行溝槽工藝；該過(guò)程與“eDRAM”處理相反，其中在STI之前形成電容器。另外，與eDRAM電容器相比，用于制造“淺”溝槽去耦電容器的工藝數(shù)大大減少。實(shí)際上，估計(jì)出“淺”溝槽去耦電容器將使基本(非eDRAM)晶片成本僅增加約5-7％。
因此，去耦電容器結(jié)構(gòu)和制造方法的其它實(shí)施例從而包括在SOI結(jié)構(gòu)上的制造，例如，在具有掩埋絕緣體層例如掩埋氧化物(BOX)層的硅襯底中的形成。


結(jié)合附圖考慮下面的詳細(xì)描述，對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明的目的、特征和優(yōu)點(diǎn)將是顯而易見(jiàn)的，其中圖1(a)-1(i)示出了根據(jù)本發(fā)明第一實(shí)施例的用于制造低成本淺溝槽去耦電容器結(jié)構(gòu)的工藝步驟；圖2(a)-2(f)示出了根據(jù)本發(fā)明第二實(shí)施例的用于制造低成本淺溝槽去耦電容器結(jié)構(gòu)的工藝步驟；圖3(a)-3(j)示出了根據(jù)本發(fā)明第三實(shí)施例的用于制造低成本淺溝槽去耦電容器結(jié)構(gòu)的工藝步驟；圖4(a)-4(j)示出了根據(jù)本發(fā)明第四實(shí)施例的用于制造低成本淺溝槽去耦電容器結(jié)構(gòu)的工藝步驟；圖5(a)-5(h)示出本發(fā)明根據(jù)與現(xiàn)有邏輯處理方法和工具組一致且兼容的基本邏輯方法的用于形成去耦電容器300的附加實(shí)施例；以及圖5(i)示出了最終形成的去耦電容器溝槽300的示意圖，其朝下伸入硅以形成小區(qū)域的高電容量結(jié)構(gòu)。
具體實(shí)施例方式
在本發(fā)明的淺溝槽去耦電容器結(jié)構(gòu)和方法的兩個(gè)實(shí)施例中，首先進(jìn)行對(duì)有源Si島的構(gòu)圖。這里，大約300nm-400nm厚的淺溝槽隔離(STI)電介質(zhì)，例如氧化物、氮化物、氮氧化物材料或類似材料，在用于偏置DT去耦電容器的內(nèi)部電極和外部電極所需的兩個(gè)接觸之間提供隔離。優(yōu)選地，STI區(qū)域包括氧化物絕緣體，例如低壓TEOS(原硅酸四乙酯)、高密度等離子體(HDP)氧化物或類似氧化物。STI氧化物還用作硬掩模，以幫助蝕刻2μm-3μm的硅溝槽。在STI中形成溝槽的一個(gè)關(guān)注是抗蝕劑掩模是否足夠健壯以抵抗(STI)氧化物RIE和Si RIE工藝。為避免該問(wèn)題，根據(jù)在形成eDRAM溝槽中實(shí)施的類似工藝，可以沉積硼硅酸鹽玻璃(BSG)硬掩模。因?yàn)闇喜凵疃葴p小2X-3X，并且因?yàn)镾TI電介質(zhì)(氧化物)還用作硬掩模，從而，最大BSG厚度需要在約100nm-200nm的量級(jí)。另外，因?yàn)锽SG與氧化物的蝕刻選擇比是200∶1，從而當(dāng)除去BSG時(shí)，STI氧化物不會(huì)受到不利的影響。
現(xiàn)在參考圖1(a)-1(i)來(lái)描述本發(fā)明的淺溝槽去耦電容器結(jié)構(gòu)10和方法的第一實(shí)施例。根據(jù)本發(fā)明的第一方法實(shí)施例包括制造N-阱的電極。如圖1(a)所示，該方法包括，利用記錄工藝(POR)在含硅半導(dǎo)體襯底20中形成STI區(qū)域12?？捎米骱枰r底20的含Si材料的示例性實(shí)例包括但不限于Si、SiGe、SiC、SiGeC以及分層半導(dǎo)體例如Si/SiGe、絕緣體上硅(SOI)或絕緣體上SiGe(SGOI)。從而，如圖1(a)所示，在襯底20中形成STI區(qū)域12，在STI 12的每一側(cè)上形成兩個(gè)絕緣體區(qū)域13a，13b。在所述實(shí)施例中，STI寬度可以在0.3μm-0.6μm的范圍內(nèi)，并且其深度可以在約2500至5000的范圍內(nèi)。將所述兩個(gè)絕緣體區(qū)域13a，13b平面化到STI的表面水平，并且其通常包括厚1000至2000的襯墊氮化物(例如，SiN)和薄氧化物層(例如，厚50至100)。如圖1(b)所示，下一步包括在形成的STI結(jié)構(gòu)12中蝕刻溝槽。從而如圖1(b)所示，首先施加并構(gòu)圖深溝槽(DT)抗蝕劑掩模層，以形成掩模15，該掩模15具有在STI區(qū)域上方形成的電容器溝槽蝕刻開(kāi)口16。可選的是，在抗蝕劑掩模層15下，可以首先沉積薄BSG層(未示出)或類似的材料層，以用作硬掩模。該BSG膜比用于eDRAM處理的所述膜薄得多，例如厚度范圍在1k至6k之間，并且可以以對(duì)STI電介質(zhì)(例如氧化物)的高度選擇性而被除去。然后，施加掩模開(kāi)口蝕刻工藝以在STI 12中形成溝槽26，如圖1(c)所示。盡管圖1(c)示例性示出了具有直輪廓的蝕刻，但是可以理解，在STI中形成的溝槽可以呈錐形。
此外，如圖1(d)所示，根據(jù)本發(fā)明，施加DT Si反應(yīng)離子蝕刻(RIE)技術(shù)，以在STI底面下的Si襯底20中將溝槽26的深度進(jìn)一步延伸到目標(biāo)深度，例如1μm-3μm。在蝕刻溝槽26之后，如圖1(e)所示，然后可以使用如在eDRAM技術(shù)中的節(jié)點(diǎn)(node)SiN電介質(zhì)方法，以用電容器電介質(zhì)填充溝槽，所述電容器電介質(zhì)即節(jié)點(diǎn)填料，其可以包括SiN或其它氧化物材料層。因此，如圖1(e)所示，首先剝離DT抗蝕劑層和可選的BSG硬掩模層，并實(shí)施節(jié)點(diǎn)工藝，以沉積去耦電容器電介質(zhì)材料層32，所述材料例如氮化物材料(例如，SiN)、氮氧化物或氧化物材料(例如，HfO2、AlO2)，其與去耦電容器溝槽26的底面和側(cè)壁共形。在本文所述的實(shí)施例中，將SiN節(jié)點(diǎn)電介質(zhì)沉積為約40?；蚋蟮暮穸取？梢岳斫猓撊ヱ铍娙萜麟娊橘|(zhì)層的厚度可隨電容量值、電介質(zhì)膜材料、溝槽深度、溝槽面積和其它設(shè)計(jì)考慮而變化。例如，通過(guò)沉積高∈(K)電介質(zhì)可減小溝槽的深度，從而減少成本。例如，HfO2的介電常數(shù)是用于eDRAM設(shè)計(jì)中的POR氮氧化物的5倍。例如，如果希望具有相等的電容量，則可只將DT蝕刻減少到1/5的深度，從而制造0.4μm-0.5μm的深溝槽。
然后，如圖1(f)所示，將重?fù)诫s的N+多晶硅沉積在溝槽26中，然后將其在溝槽中凹入，以形成去耦電容器結(jié)構(gòu)內(nèi)部電極35。具體為，將沉積的N+多晶硅材料35沉積在溝槽26中，然后施加化學(xué)機(jī)械拋光(CMP)步驟來(lái)除去位于相鄰于溝槽的STI和襯墊SiN區(qū)域上的形成的節(jié)點(diǎn)SiN。然后，將N+多晶硅填料(poly填料)35凹入該溝槽中，使得其表面位于Si有源區(qū)域表面33的水平。利用反應(yīng)離子蝕刻工藝，來(lái)將N+多晶硅凹入去耦電容器溝槽26中，例如，使用襯墊SiN作為拋光停止層。最后，在凹陷poly填料之后，如圖1(g)所示，例如先通過(guò)(基于HF的)氮化物剝離步驟，隨后通過(guò)熱磷酸步驟，來(lái)蝕刻除去襯墊SiN，而剝?nèi)OR襯墊膜(襯墊SiN)。如果提供襯墊疊層，則可以保留襯墊氧化物。
在圖1(g)所示的實(shí)施例中，DT去耦電容器對(duì)外部電極45實(shí)施邏輯NW摻雜。從而，通過(guò)如下提供對(duì)N-阱的注入在晶片上形成抗蝕劑掩模層，然后將其中將要接受N-阱注入的區(qū)域暴露并開(kāi)口。使用本領(lǐng)域中熟知的離子注入技術(shù)，利用高達(dá)1MeV的能量，在STI水平下將例如磷P的N-阱摻雜物提供到目標(biāo)深度。由于邏輯N-阱(NW)的目標(biāo)范圍(Rp)通常是1μm或更小，因此溝槽側(cè)壁的至少一半將緊鄰于P-型硅。然而，當(dāng)將在P-型硅中形成N型反型層時(shí)，如果溝槽填料被正向偏置(例如，保持N-阱45接地)，則該步驟實(shí)際有利于獲得高電容量。因?yàn)橥獠侩姌O的N-摻雜水平為“輕”(例如，在1×1017-1×1018/cm3的數(shù)量級(jí)上摻雜)，并且如果將對(duì)外板的偏置接地，則將在NW場(chǎng)中形成大耗盡區(qū)。這將需要約3μm的NW-NW空間，或者在去耦電容器周圍提供隔離P-阱，其利用已知技術(shù)制造。
現(xiàn)在參考圖1(h)和1(i)，需要將DT去耦電容器的形成的外部電極(N-阱)45和內(nèi)部電極(poly填料)35連接到隨后將形成的金屬層。如圖1(h)所示，利用常規(guī)CMOS器件處理，可利用離子注入(I/I)技術(shù)在有源Si(Rx)層20中形成例如NFET的N+源或漏區(qū)域47a、47b。首先，沉積、構(gòu)圖、曝光并蝕刻抗蝕劑層，以在N+源或漏接觸區(qū)域47a、47b上方、以及內(nèi)部去耦電容器電極35上方形成接觸開(kāi)口。然后，使用能夠與硅反應(yīng)形成金屬硅化物的任何金屬，執(zhí)行退火工藝，以形成硅化物接觸。這種金屬的實(shí)例包括但不限于Ti、Ta、W、Co、Ni、Pt、Pd及其合金。具體是，將例如鈷或鎳的金屬沉積在暴露的硅上，然后，執(zhí)行退火工藝，以形成金屬硅化物區(qū)域，例如硅化鈷或硅化鎳區(qū)域46。然后，將例如500厚的氮化物薄層沉積在暴露的N+源或漏區(qū)域和硅化物區(qū)域上方。然后沉積BPSG層52，對(duì)其使用抗蝕劑構(gòu)圖，并且對(duì)該層蝕刻以在其中打開(kāi)接觸區(qū)36。蝕刻硅化物上方的氮化物層并停止在硅化物上，使得對(duì)于接觸區(qū)36只暴露硅化物。圖1(i)示出了經(jīng)過(guò)如下工藝后形成的結(jié)構(gòu)將接觸55沉積到內(nèi)部去耦電容器電極(以偏置poly填料內(nèi)部電極35)、以及相鄰于溝槽去耦電容器的N+S/D擴(kuò)散區(qū)上(以偏置外部電極45)。具體而言，利用眾所周知的技術(shù)，在形成的硅化物接觸上將通常為例如鎢的金屬的接觸材料沉積在BPSG層中的蝕刻接觸區(qū)36中，以形成布線級(jí)接觸55(“插頭”)。當(dāng)將擴(kuò)散區(qū)和溝槽的頂部硅化時(shí)，到去耦電容器的連接具有非常低的電阻，因?yàn)樵谠摴に囍袥](méi)有使用掩埋帶特征(與eDRAM不同，其中通過(guò)N+多晶硅掩埋帶連接到溝槽電容器)。然后利用常規(guī)MOL和BEOL處理使級(jí)間和級(jí)內(nèi)電介質(zhì)以及由鎢、鋁或銅形成的金屬層M1、M2連接到插頭55，以分別接觸去耦電容器10的內(nèi)部電極35和外部電極45。
根據(jù)本文參考圖1(a)-1(i)描述的第一實(shí)施例，除POR成本之外只包括如下附加成本用于形成去耦電容器溝槽所需的額外掩模的成本、以及用于進(jìn)行打開(kāi)DT掩模開(kāi)口蝕刻、DT RIE步驟、節(jié)點(diǎn)處理和N+poly填料沉積、CMP和凹陷步驟的相關(guān)步驟的成本。
因?yàn)樾纬傻腘-阱是輕摻雜的，在特定偏置條件下會(huì)形成耗盡區(qū)，其影響器件的性能。例如，如果將N-阱(形成外部去耦電容器電極)接地，將內(nèi)部去耦電容器電極(溝槽)接正電壓，因?yàn)樵贜-阱中形成耗盡，從而形成耗盡區(qū)，其可能影響另一個(gè)器件，例如附近的PFET區(qū)域。除了執(zhí)行基本規(guī)則(其將增加器件區(qū)域)，現(xiàn)在將描述根據(jù)第二實(shí)施例的方案。在第二實(shí)施例中，對(duì)溝槽去耦電容器的側(cè)壁摻雜，這樣為在將去耦電容器放置在電路中提供了更大的靈活性。在該方案中設(shè)計(jì)為，可以將N-阱偏置到Vdd，并將溝槽接地電壓。在這種配置中，可以將N阱合并到一起，而且可以將p-FET放置到這些Vdd偏置N-阱中。從而，與根據(jù)第一實(shí)施例描述的結(jié)構(gòu)相比，將導(dǎo)致去耦電容器區(qū)域的大大減小。
這樣，當(dāng)如在進(jìn)行本文參考1(a)-1(d)描述的處理步驟中所示光刻地限定并蝕刻溝槽后，如圖2(a)(i)-圖2(a)(iii)所示，存在幾種可以在“淺”溝槽去耦電容器中提供高摻雜N-型擴(kuò)散層的方法。一種摻雜溝槽側(cè)壁的方法是對(duì)例如是P或As的摻雜劑進(jìn)行成角度的注入。例如，如圖2(a)(i)所示，根據(jù)溝槽深度，可以以例如5°或者自垂直入射的更小的角度的入射角將摻雜劑離子60注入到溝槽側(cè)壁27中。如圖2(a)(ii)所示，第二種方法利用氣相摻雜工藝，其中將開(kāi)口DT溝槽26暴露到高濃度P或者As氣體61。如圖2(a)(iii)所示，第三種方法為，簡(jiǎn)單地用摻雜玻璃62填充溝槽，例如ASG(砷硅酸鹽玻璃)或PSG(磷硅酸鹽玻璃)材料層，并進(jìn)行退火，即進(jìn)行短時(shí)間高溫向外擴(kuò)散步驟，將摻雜劑從硅酸鹽玻璃向外擴(kuò)散到Si襯底中。在每個(gè)所述方法中，在圖2(a)(i)-圖2(a)(iii)中示出的高摻雜N-型溝槽擴(kuò)散層65(向外擴(kuò)散板)被形成具有約500或更小的厚度。因?yàn)橛性碨i擴(kuò)散島由襯墊SiN保護(hù)，可以避免作為當(dāng)前用于eDRAM中的掩埋板工藝的部分的多個(gè)工藝。這些步驟包括(1)對(duì)溝槽的抗蝕劑填充，(2)對(duì)抗蝕劑的化學(xué)下行蝕刻(CDE)，以到Si表面下～1μm，(3)氧化物蝕刻，以從DT的上部區(qū)域除去摻雜的氧化物，(4)對(duì)抗蝕劑的濕性清潔，(5)氧化物覆蓋層。根據(jù)第二實(shí)施例，用于提供向外擴(kuò)散板的選擇方法是注入或氣相摻雜過(guò)程，因?yàn)檫@些方法成本最低。接著，如圖2(b)到圖2(f)所示的步驟，通過(guò)離子注入形成N-阱(去耦電容器外部電極)，具體是，除了包括向外擴(kuò)散板65以外，進(jìn)行與本文參考圖1(e)到圖1(h)所述的完全相同的方法步驟，以獲得溝槽去耦電容器結(jié)構(gòu)10。高摻雜劑向外擴(kuò)散板65的存在防止到襯底的擴(kuò)散，從而減少了器件的覆蓋區(qū)。
根據(jù)本文參考圖2(a)-2(f)描述的第二實(shí)施例，僅有的超過(guò)POR成本的額外成本為用于形成去耦電容器溝槽所需的額外掩模的成本、以及用于打開(kāi)DT掩模的開(kāi)口蝕刻、DT RIE步驟、節(jié)點(diǎn)處理和N+poly填料沉積、CMP和凹陷步驟、以及根據(jù)實(shí)施的工藝步驟而確定范圍的向外擴(kuò)散工藝步驟的相關(guān)步驟的成本。
本文所述方法基于處理非常簡(jiǎn)單地提供了可用于邏輯電路的去耦電容量的增加，并簡(jiǎn)單地提供了用于改進(jìn)的n+/p+空間的阱隔離，而沒(méi)有額外工藝成本。低增加工藝成本與對(duì)芯片上的去耦電容量的不斷增長(zhǎng)的需要的結(jié)合使得這種方法對(duì)于9SF和10SF以及其它應(yīng)用非常具有吸引力。
現(xiàn)在參考圖3和圖4描述根據(jù)本發(fā)明其它實(shí)施例的低成本去耦電容器。在第三實(shí)施例中，以更低成本制造溝槽去耦電容器，表現(xiàn)出更高的頻率響應(yīng)，而降低了去耦電容器設(shè)計(jì)的整體泄漏、并減小了為去耦電容器留出的區(qū)域，并且，將所述去耦電容器集成到絕緣體上硅(SOI)設(shè)計(jì)中。描述了兩種不同的“低成本”溝槽去耦電容器結(jié)構(gòu)和方法變化本文參考圖3(a)-3(j)描述的第一變化描述了一種工藝流程，其中將溝槽去耦電容器設(shè)計(jì)快速兼容地集成入現(xiàn)有SOI技術(shù)工藝中。所述方法要求額外的兩個(gè)(2)掩模DT掩模和阻擋層(block-level)N-阱掩模，使得可以通過(guò)SOI的已有襯底接觸(例如摻雜poly接觸)連接溝槽去耦電容器的外板。在本文參考圖4(a)-4(j)描述的第二變化中，描述了不同的溝槽去耦電容器工藝和結(jié)構(gòu)，通過(guò)其使用例如鎢(W)或其它金屬材料的金屬接觸來(lái)接觸溝槽去耦電容器的外板。由于鎢(W)的電阻顯著低于摻雜襯底接觸多晶硅，因此該第二特有結(jié)構(gòu)可以提供更快的電容性去耦合響應(yīng)。該第二工藝還要求同樣的上述掩模，即DT掩模和阻擋層N-阱掩模。這兩種工藝具有相同的物理結(jié)構(gòu)，其中處理了約2μm-3μm深的去耦電容器溝槽。由于去耦電容器的溝槽將被形成為具有約2μm-3μm的深度，從而相比于常規(guī)eDRAM電容器，大大地減少了制造溝槽去耦電容器的工藝數(shù)目。
在根據(jù)本文參考圖3(a)-3(j)描述的第三實(shí)施例的去耦電容器結(jié)構(gòu)中，當(dāng)對(duì)STI區(qū)域物理構(gòu)圖和填充后，進(jìn)行溝槽工藝。也就是說(shuō)，該工藝與“eDRAM”處理相反，后者是在形成STI前形成電容器。
參考圖3(a)描述的工藝流程示出了記錄的STI工藝的最終結(jié)構(gòu)，具體為延伸通過(guò)BOX(掩埋氧化物層)層70的形成的STI區(qū)域71a-71c。STI區(qū)域首先被構(gòu)圖，然后被蝕刻穿過(guò)以下而形成襯墊氮化物或氮化物疊層74、薄有源硅層72、以及薄BOX層70。對(duì)BOX層70的蝕刻是可選步驟，而可以將STI形成在BOX層的頂部，即將其蝕刻到硅層72的底部。STI區(qū)域的寬度可以是約0.3μm到0.6μm，然而，深度可以是從500到1000，但是深度可以高達(dá)2500。接著，可以利用例如如本文所述的LP-TEOS和HDP氧化物的氧化物填充STI。在POR STI模塊之后，進(jìn)行DT光刻、掩模開(kāi)口、Si RIE工藝。即，如本文參考圖1和2的描述，施加并構(gòu)圖抗蝕劑掩模78和/或可選硬掩模(例如BSG)，以暴露STI區(qū)域71b，以及，如圖3(c)所示，通過(guò)掩模78中的STI開(kāi)口進(jìn)行深溝槽蝕刻至2μm-3μm的深度。在形成去耦電容器溝槽76后，對(duì)Si襯底側(cè)壁和溝槽76的底部摻雜，以形成電容器的外部電極的向外擴(kuò)散部分。該步驟實(shí)施了向外擴(kuò)散工藝，并導(dǎo)致形成向外擴(kuò)散板85，所述向外擴(kuò)散板85形成了掩埋氧化物層70下面的電容器外部電極的高摻雜部分。可以通過(guò)下列任一種方法來(lái)實(shí)現(xiàn)溝槽側(cè)壁摻雜1)如圖3(d)(i)所示，將N+型摻雜劑60成角度離子注入；2)如圖3(d)(ii)所示，對(duì)例如P或As摻雜劑的N+型摻雜劑的N+氣相摻雜61；以及3)如圖3(d)(iii)所示，N+摻雜玻璃沉積62并退火?？梢岳斫?，在可選實(shí)施例中，可以省略用于形成向外擴(kuò)散板的工藝步驟。無(wú)論是否形成向外擴(kuò)散板85，下一步是形成薄電容器電介質(zhì)層82的工藝，所述層82即為例如SiN的氧化物或氮化物，其與溝槽側(cè)壁和底部共形。從而，如圖3(e)所示以及本文參考圖1和圖2的詳細(xì)描述，首先進(jìn)行對(duì)抗蝕劑的剝離，然后進(jìn)行節(jié)點(diǎn)工藝。接著，如圖3(f)所示以及本文參考圖1和圖2所述，進(jìn)行高N摻雜多晶硅填充，以形成去耦電容器內(nèi)部電極75。圖3(f)示出了去耦電容器溝槽76中的N+多晶填充75?？梢岳斫?，作為方法的一部分，進(jìn)行CMP，并且然后將poly填料的頂部部分凹入到有源硅層72的頂部表面。
然后，如圖3(g)所示，在溝槽工藝之后，所述方法接著形成相鄰于溝槽的Bitline接觸，其包括以下步驟擊穿相鄰的STI(或絕緣體)區(qū)域71a、71c；以及停止在底部襯底上的蝕刻，即只需要蝕刻有源硅層72和BOX層70的厚度。根據(jù)BI模塊的記錄工藝，通常如圖3(g)所示對(duì)蝕刻區(qū)域83填充本征(未摻雜)Si 93，并進(jìn)行CMP以將每個(gè)填充i-Si區(qū)域平面化并凹入到有源硅層72表面?？梢岳斫猓梢栽谕还に嚥襟E中進(jìn)行用于凹入N+多晶硅填充以形成去耦電容器內(nèi)部電極75的步驟、以及i-Si的步驟。接著，如圖3(h)所示，以與本文參考圖1和圖2所述相同的方式，進(jìn)行用于形成去耦電容器外部電極95的N阱注入步驟。使用相鄰于溝槽去耦電容器的襯底接觸(插頭)，來(lái)偏置溝槽去耦電容器的外部電極。由于襯底接觸多晶硅插頭93未經(jīng)摻雜，對(duì)于在溝槽去耦電容器宏(macro)中的襯底接觸，這些有必要被N型摻雜。這可以通過(guò)在工藝后期通過(guò)離子注入在有源硅層72中的源/漏區(qū)域進(jìn)行N+摻雜來(lái)實(shí)現(xiàn)。但是，在N-阱離子注入掩模(未示出)中，如果N+源/漏擴(kuò)散不足以摻雜整個(gè)poly插頭，則將對(duì)襯底接觸(插頭)的注入進(jìn)行進(jìn)一步摻雜。如果需要，可以將N型離子注入進(jìn)行到有源Si層72下的深度，例如對(duì)應(yīng)于BOX的中部，例如用于確保對(duì)整個(gè)襯底接觸摻雜。該離子注入可以在下述N阱離子注入步驟或其后的步驟中進(jìn)行。從而，為了連接溝槽并使其可以實(shí)現(xiàn)電壓偏置，進(jìn)行如在eDRAM處理中使用的深N阱注入。例如，在1013/cm2-1014/cm2的范圍中的劑量將提供足夠的導(dǎo)電性，以偏置外板(例如100Ω/sq-1000Ω/sq)。N阱注入的目標(biāo)范圍只需要為SOI和BOX厚度(例如約2000深)的量級(jí)。如果使用磷(P)作為N阱摻雜劑，200keV的加速能便可以足夠。因?yàn)镹阱掩模對(duì)于溝槽去耦電容器宏是特有的，可以將除N型摻雜劑以外的摻雜劑注入襯底接觸93，從而使它們導(dǎo)電性更強(qiáng)。這樣，如圖3(h)所示，在氧化物剝離、襯墊SiN蝕刻工藝、以及N-阱離子注入步驟后，所獲得的結(jié)構(gòu)100示出了N+poly插頭93，其接觸N-阱注入95，所述N阱注入95被連接到外部DT電容器電極的向外擴(kuò)散部分85。
在N-阱工藝后，圖3(i)和圖3(j)示出了剩余的用于產(chǎn)生使用PORMOL模塊的溝槽去耦電容器的工藝。在圖3(i)中，襯底接觸93和去耦電容器內(nèi)部電極poly 75被硅化96，并被例如鎢(W)的金屬材料的插頭98接觸。如圖3(i)所示，所述工藝包括形成各個(gè)接觸孔97、實(shí)施電介質(zhì)薄膜沉積(例如氮化物或BPSG)、以及接觸孔光刻構(gòu)圖和蝕刻。然后如圖3(j)所示，使用M1和M2冶金來(lái)跟隨并完成宏。
參考圖3(i)和圖3(j)的描述的給出了其中可以將溝槽去耦電容器100結(jié)合到現(xiàn)有SOI處理中的最簡(jiǎn)單的方法。
在本文參考圖4(a)-4(j)描述的另一個(gè)實(shí)施例中，可以在STI(標(biāo)準(zhǔn))處理之前處理深溝槽去耦電容器200，即不需要通過(guò)STI形成溝槽。在圖4(a)所示的實(shí)施例中，通過(guò)記錄形成位于BOX層100上的薄有源硅層112，所述BOX層100被形成在含Si襯底20上。如圖4(a)所示，將襯墊氮化物或氮化物疊層114沉積在薄有源Si層112。然后，如圖4(b)-4(c)所示，進(jìn)行溝槽光刻、掩模開(kāi)口、Si RIE工藝。即，如本文參考圖1和圖2所述，構(gòu)圖抗蝕劑掩模115和/或可選硬掩模(例如BSG)，以暴露用于形成深溝槽蝕刻的區(qū)域116。如圖4(c)所示，在形成去耦電容器開(kāi)口116后，進(jìn)行蝕刻工藝以穿過(guò)掩模中的開(kāi)口，從而形成溝槽126，所述溝槽126延伸穿過(guò)PAD層114、薄有源硅層112，并穿過(guò)薄BOX層110至約2μm-3μm的深度。在形成去耦電容器溝槽126后，對(duì)Si襯底側(cè)壁和溝槽底部摻雜，以便形成電容器的外部電極的向外擴(kuò)散部分。該步驟導(dǎo)致形成位于掩埋氧化物層110下的向外擴(kuò)散板135，其形成電容器外部電極的高摻雜部分，并且該步驟實(shí)施了向外擴(kuò)散工藝。可以通過(guò)下述任一方法來(lái)實(shí)現(xiàn)對(duì)溝槽側(cè)壁的摻雜1)如圖4(d)(i)所示，對(duì)N+型摻雜劑60的成角度離子注入；2)如圖4(d)(ii)所示，對(duì)例如P或As摻雜劑的N型摻雜劑的N+型氣相摻雜61；以及3)如圖4(d)(iii)所示，N+摻雜玻璃沉積62并退火。可以理解，在可選的實(shí)施例中，可以省略用于形成向外擴(kuò)散板的工藝步驟。無(wú)論是否形成向外擴(kuò)散板135，下一步是形成薄電容器電介質(zhì)層142的工藝，所述層142為與溝槽側(cè)壁和底部共形的例如SiN的氧化物或氮化物。這樣，如圖4(e)所示以及本文參考圖1和圖2的詳細(xì)描述，首先剝離任何剩余抗蝕劑，然后進(jìn)行節(jié)點(diǎn)工藝。接著，如圖4(f)所示以及本文參考圖1和圖2所述，進(jìn)行高N+摻雜多晶硅填充，以形成去耦電容器的內(nèi)部電極155。圖4(f)示出了去耦電容器溝槽126中的N+poly填料155?？梢岳斫?，作為方法的一部分，進(jìn)行CMP，并然后將poly填料的頂部凹入到有源硅層112的頂部表面。
在如圖4(g)所示的方法流程的下一步，進(jìn)行典型的STI模塊工藝，以在去耦電容器內(nèi)部電極的兩側(cè)分別形成STI結(jié)構(gòu)131a、131b。在STI模塊工藝中，首先對(duì)每個(gè)STI區(qū)域構(gòu)圖，并通過(guò)蝕刻將其形成為穿過(guò)襯墊氮化物或氮化物疊層114、薄有源硅層112、以及穿過(guò)薄BOX層110。對(duì)BOX層110的蝕刻是可選步驟，可以在BOX層頂上形成STI，即蝕穿到達(dá)到硅層112的底部。每個(gè)STI區(qū)域的寬度可以是約0.3μm到0.6μm，然而，深度的范圍可以達(dá)到從500到1000，并且深度的范圍可以高達(dá)2500。用氧化物填充每個(gè)STI開(kāi)口，所述氧化物例如本文所述的LP-TEOS和HDP氧化物。如圖4(g)所示，在POR STI模塊和襯墊氮化物剝離步驟(未示出)后，進(jìn)行類似于用于eDRAM處理中的深N-阱注入步驟，以在每個(gè)STI區(qū)域下面形成N-阱注入?yún)^(qū)域145。接著，如圖4(h)所示，進(jìn)行Bitline光刻、掩模開(kāi)口、以及Si RIE工藝，以分別在每個(gè)形成的STI結(jié)構(gòu)131a、131b中形成各自的開(kāi)口141a、141b。蝕刻的開(kāi)口141a，141b用于形成到去耦電容器外部電極的金屬襯底多晶硅接觸。在圖4(i)中，除去(剝離)用于蝕刻圖4(h)中的STI區(qū)域的抗蝕劑層148，并在溝槽電容器的整個(gè)區(qū)域和相鄰的有源硅區(qū)域112a，112b之上形成例如金屬硅化物的硅化物層。將硅化物另外形成在襯底接觸區(qū)域(開(kāi)口)141a，141b。然后，對(duì)電介質(zhì)層150例如氧化物或BPSG進(jìn)行沉積、平面化、光刻構(gòu)圖并蝕刻，以打開(kāi)在形成的硅化物區(qū)域156之上的電容器電極接觸孔153。然后，在圖4(j)中，用鎢或類似導(dǎo)電材料填充所有的接觸孔153，以接觸BOX之下的Si。然后，進(jìn)行常規(guī)BEOL(后段工藝過(guò)程)和MOL處理，以將形成的鎢插頭連接到M1、M2冶金層。有利地，當(dāng)鎢金屬接觸163形成襯底接觸的部分時(shí)，頻率響應(yīng)高于在圖3(g)-3(j)所示的以上實(shí)施例中利用N+poly填料接觸所形成的去耦電容器結(jié)構(gòu)。可以理解，如果有足夠的熱預(yù)算使得向外擴(kuò)散板能夠到達(dá)襯底N+接觸，則可以省略N-阱。另外，已經(jīng)顯示了高濃度砷摻雜劑中的磷將大大加速磷的向外擴(kuò)散。包含這兩種摻雜材料(P和As)的外板可適用于省略N-阱。
可以理解，對(duì)于某些應(yīng)用，在本文所述的實(shí)施例中的去耦電容器器件中的電極的極性可以是相反的，即可以將P-型摻雜劑用于所述的方法步驟中，而無(wú)需很多的修改或過(guò)度的實(shí)驗(yàn)。
作為進(jìn)一步降低成本的措施，用與現(xiàn)在參考圖5(a)-5(h)所述的邏輯處理方法和工具一致并相容的基本邏輯方法來(lái)實(shí)施本發(fā)明的去耦電容器300。在圖5(a)-5(h)所示的實(shí)施例中，用與STI區(qū)域的形成相同的處理步驟來(lái)形成去耦電容器溝槽。即，僅有的額外添加步驟為，如圖5(a)所示，構(gòu)圖并顯影具有開(kāi)口316的抗蝕劑層302，所述開(kāi)口316位于形成的硬掩模氧化物層313、在Si襯底320上方形成的襯墊氧化物層310和/或襯墊氮化物表面層312，然后將淺去耦電容器溝槽326蝕刻到Si層中，例如如圖5(b)所示位于表面的下方。然后，剝離抗蝕劑層，并且進(jìn)行用于形成STI區(qū)域的基本處理。根據(jù)STI基本處理，通過(guò)構(gòu)圖和顯影抗蝕劑層330來(lái)形成新的掩模，所述抗蝕劑層330包括開(kāi)口336，所述開(kāi)口的寬度與如圖5(c)所示的將形成的STI區(qū)域的寬度近似相等。接著，執(zhí)行進(jìn)一步的蝕刻工藝，例如反應(yīng)離子蝕刻(RIE)，以蝕刻Si襯底320來(lái)形成STI溝槽區(qū)域340。該處理的結(jié)果是，在相同的STI蝕刻步驟中，延伸了去耦電容器溝槽的深度，即，更多Si被蝕刻到約2-3μm的深度，以產(chǎn)生如圖5d所示的去耦電容器溝槽結(jié)構(gòu)326′。然后，用HD等離子體氧化物327或類似的電介質(zhì)材料填充圖5(d)所示的溝槽結(jié)構(gòu)，并對(duì)其平面化。根據(jù)具體的應(yīng)用，例如，如圖5(e)(1)所示，在形成底層N-阱區(qū)域350并提供高摻雜N帶層355的情況下，所得到的結(jié)構(gòu)將形成去耦電容器。有利地，提供N帶層355有效地增大了去耦電容器的電容量，從而避免如本文所述的其它實(shí)施例中形成高摻雜向外擴(kuò)散板的需要?？蛇x的是，該結(jié)構(gòu)可用作隔離區(qū)域，以便使圖5(e)(2)中所示的N-阱區(qū)域350和P-阱區(qū)域360隔離。除形成本發(fā)明實(shí)施例的去耦電容器300之外，僅有的對(duì)基本邏輯處理的其它附加成本為，如圖5(f)所示，增加第二掩模370，其提供允許例如RIE的直線蝕刻的開(kāi)口375，以除去在該溝槽中存在的HDP氧化物，同時(shí)留下形成的STI的HDP氧化物部分342，343。一旦從該溝槽中除去HDP氧化物，則同時(shí)地進(jìn)行用于形成薄去耦電容器電介質(zhì)層382的標(biāo)準(zhǔn)技術(shù)、與表面門(mén)氧化工藝，例如，生長(zhǎng)到范圍在2.0和5.0nm之間的厚度。然后，同時(shí)地進(jìn)行標(biāo)準(zhǔn)門(mén)多晶硅沉積工藝，其用于提供對(duì)去耦電容器溝槽的共形填充385，以及基本邏輯標(biāo)準(zhǔn)門(mén)多晶硅沉積，并且用N+材料摻雜劑(如本文所述的)摻入poly填料，以形成內(nèi)部去耦電容器電極。所得到的結(jié)構(gòu)示于圖5(g)。優(yōu)選地，該對(duì)N+摻雜劑的注入也是標(biāo)準(zhǔn)邏輯N+源和漏注入過(guò)程中的一部分。有利的是，在沉積邏輯門(mén)電介質(zhì)的同時(shí)沉積相同的電介質(zhì)材料，例如氧化物、氮化物、氮氧化物等，所述電介質(zhì)材料用于去耦電容器電介質(zhì)382，該沉積過(guò)程沒(méi)有增加成本，因?yàn)檫@是標(biāo)準(zhǔn)基本處理的一部分。同樣，在根據(jù)標(biāo)準(zhǔn)邏輯基本處理沉積邏輯門(mén)多晶硅的同時(shí)，沉積多晶硅填料385，從而沒(méi)有增加成本。然后，在圖5(h)所示的后續(xù)處理步驟中，對(duì)去耦電容器多晶硅填料層構(gòu)圖，通過(guò)蝕刻在薄氧化物區(qū)域上的多晶硅而除去所述poly填料層的部分，并根據(jù)已知的技術(shù)在STI區(qū)域342，343上形成相應(yīng)的絕緣隔板395a，395b。最后，根據(jù)標(biāo)準(zhǔn)處理，形成有源擴(kuò)散區(qū)域(例如源/漏注入)390a，390b，例如具有注入的N+材料的摻雜劑材料，同時(shí)摻入多晶硅385，其接觸形成外部去耦電容器電極的N+摻雜N-帶和N-阱區(qū)域。
圖5(i)示出朝下伸入硅的約2μm-3μm深的最終形成的去耦電容器溝槽300的示意俯視圖，所述溝槽在小區(qū)域400上形成高電容量的結(jié)構(gòu)?？梢岳斫猓筛鶕?jù)形成的溝槽的數(shù)目來(lái)調(diào)節(jié)去耦電容量的值。例如，對(duì)于典型的2.2nm厚的氮氧化物電介質(zhì)，0.1μm寬、1.0μm深的溝槽將獲得約25fF/μm2的電容。另外示出了形成的多晶硅385、底層N-阱350、有源硅區(qū)域398、以及用于分離有源硅的STI 340區(qū)域?？梢岳斫?，在圖5(i)中省略了如圖5(h)所示的用于隔開(kāi)多晶硅層的外邊緣的隔板。還可以理解，可在具有底層BOX(掩埋氧化物)層的襯底中形成如圖5(a)-5(h)所示的實(shí)施例的方法和獲得的去耦電容器結(jié)構(gòu)，然而，將沒(méi)有N-帶，另外，不需要利用具有掩埋氧化物的SOI結(jié)構(gòu)的阱阱隔離。
圖5(a)-5(h)所示的本發(fā)明實(shí)施例提供了通過(guò)基于邏輯的處理可實(shí)現(xiàn)的對(duì)去耦電容量的非常簡(jiǎn)單的增大，并且對(duì)改善的N+/P+提供了簡(jiǎn)單的阱隔離，而沒(méi)有額外的工藝成本。該情況結(jié)合低附加工藝成本、以及對(duì)芯片上去耦電容量的日益增長(zhǎng)的需要，使得本發(fā)明的方法在65nm節(jié)點(diǎn)應(yīng)用和其它應(yīng)用方面非常引人注目。
盡管已經(jīng)示出和描述了本發(fā)明的優(yōu)選實(shí)施例，但是，可以理解，在不脫離本發(fā)明的精神的情況下，可以容易地在形式和細(xì)節(jié)上進(jìn)行各種修改和變形。因此，本發(fā)明不局限于所示出的和所描述的具體形式，而是被構(gòu)想成覆蓋落入所附權(quán)利要求書(shū)的范圍內(nèi)的所有修改。
權(quán)利要求
1.一種被形成在半導(dǎo)體襯底中的去耦電容器(decap)結(jié)構(gòu)，所述半導(dǎo)體襯底具有被形成在其中的溝槽絕緣體結(jié)構(gòu)，所述去耦電容器包括電容器溝槽，其被形成在所述溝槽絕緣體結(jié)構(gòu)中，所述溝槽具有比所述溝槽絕緣體結(jié)構(gòu)的寬度小的寬度、并延伸入所述襯底，所述溝槽具有電容器電介質(zhì)層，所述電介質(zhì)層襯里所述溝槽的側(cè)壁和底部；內(nèi)部去耦電容器電極，其由被沉積在所述電容器溝槽中的摻雜半導(dǎo)體材料形成；以及外部去耦電容器電極，其包括相鄰于所述溝槽、在所述襯底中的所述溝槽絕緣體結(jié)構(gòu)之下形成的摻雜半導(dǎo)體材料區(qū)域。
2.根據(jù)權(quán)利要求1的去耦電容器結(jié)構(gòu)，其中所述內(nèi)部去耦電容器電極包括用于填充所述溝槽的摻雜多晶硅材料。
3.根據(jù)權(quán)利要求2的去耦電容器結(jié)構(gòu)，其中所述外部去耦電容器電極包括摻雜類型與所述摻雜多晶硅填充材料相同的摻雜阱結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1的去耦電容器結(jié)構(gòu)，其中所述溝槽絕緣體包括由HDP氧化物或LP-TEOS中的一種構(gòu)成的絕緣材料。
5.根據(jù)權(quán)利要求1的去耦電容器結(jié)構(gòu)，其中所述電容器電介質(zhì)材料包括氧化物或氮化物中的一種。
6.根據(jù)權(quán)利要求1的去耦電容器結(jié)構(gòu)，還包括各個(gè)接觸結(jié)構(gòu)，其用于將所述內(nèi)部去耦電容器電極和外部去耦電容器電極連接到一個(gè)或多個(gè)金屬層。
7.根據(jù)權(quán)利要求1的去耦電容器結(jié)構(gòu)，還包括向外擴(kuò)散板，其包括相鄰于所述電容器電介質(zhì)層形成的摻雜半導(dǎo)體材料、并且連接在所述溝槽絕緣體結(jié)構(gòu)的剩余部分之下的所述外部去耦電容器電極。
8.根據(jù)權(quán)利要求7的去耦電容器結(jié)構(gòu)，其中所述向外擴(kuò)散板材料通過(guò)擴(kuò)散工藝形成。
9.根據(jù)權(quán)利要求8的去耦電容器結(jié)構(gòu)，其中所述擴(kuò)散工藝包括通過(guò)離子注入摻雜劑材料，摻雜所述側(cè)壁和底部溝槽。
10.根據(jù)權(quán)利要求8的去耦電容器結(jié)構(gòu)，其中所述向外擴(kuò)散工藝包括通過(guò)氣相摻雜來(lái)?yè)诫s所述側(cè)壁和底部溝槽。
11.根據(jù)權(quán)利要求8的去耦電容器結(jié)構(gòu)，其中所述向外擴(kuò)散工藝包括通過(guò)在進(jìn)行退火步驟之前形成摻雜的玻璃層，來(lái)?yè)诫s所述側(cè)壁和底部溝槽。
12.根據(jù)權(quán)利要求6的去耦電容器結(jié)構(gòu)，還包括摻雜的半導(dǎo)體區(qū)域，其被形成在所述外部去耦電容器電極之上，并且相鄰于所述電容器溝槽的每一側(cè)上的所述溝槽絕緣體結(jié)構(gòu)的剩余部分延伸到襯底表面。
13.根據(jù)權(quán)利要求12的去耦電容器結(jié)構(gòu)，還包括硅化物接觸，以將所述摻雜半導(dǎo)體區(qū)域和所述內(nèi)部電容器電極的表面與各自的接觸結(jié)構(gòu)連接。
14.根據(jù)權(quán)利要求1的去耦電容器結(jié)構(gòu)，還包括在所述襯底中的掩埋絕緣體層，所述電容器溝槽延伸到在所述掩埋絕緣體層之下的深度。
15.一種被形成在半導(dǎo)體襯底中的去耦電容器(decap)結(jié)構(gòu)，所述半導(dǎo)體襯底具有被形成在其中的溝槽絕緣體結(jié)構(gòu)，所述去耦電容器包括電容器溝槽，其被形成在所述溝槽絕緣體結(jié)構(gòu)中，所述溝槽具有比所述溝槽絕緣體結(jié)構(gòu)的寬度小的寬度、并延伸入所述襯底，所述溝槽具有電容器電介質(zhì)層，所述電介質(zhì)層襯里所述溝槽的側(cè)壁和底部；內(nèi)部去耦電容器電極，其由被沉積在所述電容器溝槽中的摻雜半導(dǎo)體材料形成；外部去耦電容器電極，其包括相鄰于所述溝槽、在所述襯底中的所述溝槽絕緣體結(jié)構(gòu)之下形成的摻雜半導(dǎo)體材料區(qū)域；以及向外擴(kuò)散板，其包括相鄰于所述電容器電介質(zhì)層襯里形成的摻雜半導(dǎo)體材料，并且連接在所述溝槽絕緣體結(jié)構(gòu)的剩余部分之下的所述外部去耦電容器電極。
16.根據(jù)權(quán)利要求15的去耦電容器結(jié)構(gòu)，還包括在所述襯底中的掩埋絕緣體層，所述電容器溝槽延伸到在所述掩埋絕緣體層之下的深度。
17.一種在半導(dǎo)體襯底中形成去耦電容器(decap)的方法，包括a)在溝槽絕緣體結(jié)構(gòu)中形成電容器溝槽，所述溝槽具有小于所述溝槽絕緣體結(jié)構(gòu)的寬度的寬度、并延伸入在所述溝槽絕緣體結(jié)構(gòu)之下的所述襯底中；b)形成電容器電介質(zhì)層，以襯里所述電容器溝槽的側(cè)壁和底部；c)用摻雜半導(dǎo)體材料填充所述被襯里的電容器溝槽，以形成內(nèi)部去耦電容器電極；以及d)相鄰于所述電容器溝槽、在所述襯底中的所述溝槽絕緣體結(jié)構(gòu)之下形成摻雜半導(dǎo)體材料區(qū)域，所述摻雜半導(dǎo)體區(qū)域形成外部去耦電容器電極，并且與所述摻雜半導(dǎo)體材料內(nèi)部去耦電容器電極具有相同的摻雜類型。
18.根據(jù)權(quán)利要求17的方法，還包括形成各個(gè)接觸結(jié)構(gòu)的步驟，所述接觸結(jié)構(gòu)用于將所述內(nèi)部去耦電容器電極和外部去耦電容器電極連接到隨后形成的一個(gè)或多個(gè)金屬層。
19.根據(jù)權(quán)利要求18的方法，其中所述形成接觸結(jié)構(gòu)的步驟包括在所述內(nèi)部和外部去耦電容器電極上形成金屬硅化物接觸的步驟。
20.根據(jù)權(quán)利要求17的方法，其中在所述襯底的表面之上在襯墊電介質(zhì)層之間形成所述溝槽絕緣體結(jié)構(gòu)，所述用摻雜半導(dǎo)體材料填充所述被襯里的電容器溝槽的步驟c)包括，使所述摻雜半導(dǎo)體材料凹入到所述襯底的表面水面。
21.根據(jù)權(quán)利要求17的方法，其中所述襯墊電介質(zhì)層包括襯墊疊層。
22.根據(jù)權(quán)利要求17的方法，其中，所述形成所述外部去耦電容器電極的步驟d)包括，將摻雜劑材料離子注入到相鄰于所述電容器溝槽的所述襯底中。
23.根據(jù)權(quán)利要求17的方法，其中，在所述襯里步驟c)之前的步驟包括用摻雜劑材料摻雜所述電容器溝槽的所述側(cè)壁和底部，以及向外擴(kuò)散所述摻雜劑材料，以相鄰于所述電容器溝槽、并在所述溝槽絕緣體結(jié)構(gòu)的剩余部分之下形成向外擴(kuò)散板。
24.根據(jù)權(quán)利要求23的方法，其中所述用摻雜劑摻雜所述電容器溝槽的所述側(cè)壁和底部的步驟包括離子注入摻雜劑材料。
25.根據(jù)權(quán)利要求23的方法，其中所述用摻雜劑摻雜所述溝槽的步驟包括進(jìn)行氣相摻雜步驟。
26.根據(jù)權(quán)利要求23的方法，其中所述用摻雜劑摻雜所述溝槽的步驟包括，在所述電容器溝槽中形成摻雜玻璃層，并進(jìn)行退火步驟。
27.根據(jù)權(quán)利要求23的方法，其中所述襯底包括其中的掩埋絕緣體層，所述在所述溝槽絕緣體結(jié)構(gòu)中形成電容器溝槽的步驟a)包括，將所述溝槽蝕刻入所述襯底至在所述掩埋絕緣體層之下的深度。
28.根據(jù)權(quán)利要求27的方法，其中所述襯底還包括在所述溝槽絕緣體結(jié)構(gòu)的每一側(cè)的溝槽絕緣體區(qū)域，所述方法還包括在每個(gè)溝槽絕緣體區(qū)域中形成接觸的步驟，以用于將導(dǎo)體連接到所述去耦電容器外部電極。
29.根據(jù)權(quán)利要求28的方法，其中所述在每個(gè)溝槽絕緣體區(qū)域中形成接觸的步驟包括在所述溝槽絕緣體結(jié)構(gòu)的每一側(cè)，將溝槽蝕刻穿過(guò)每個(gè)所述溝槽絕緣體區(qū)域；用導(dǎo)體材料填充所述蝕刻的溝槽；以及在所述導(dǎo)體材料之上形成硅化物接觸，用于與隨后形成的金屬層連接。
30.一種被形成在半導(dǎo)體襯底中的去耦電容器(decap)結(jié)構(gòu)，所述半導(dǎo)體襯底具有在所述襯底的表面之下的掩埋絕緣體層，所述去耦電容器包括電容器溝槽，其延伸在所述掩埋電介質(zhì)層之下、并延伸入所述襯底；電容器電介質(zhì)層，其襯里所述溝槽的側(cè)壁和底部；內(nèi)部去耦電容器電極，其由被沉積在所述電容器溝槽中的摻雜半導(dǎo)體材料形成；以及外部去耦電容器電極，其包括相鄰于所述溝槽、在所述襯底中的所述溝槽絕緣體結(jié)構(gòu)之下形成的摻雜半導(dǎo)體材料區(qū)域。
31.根據(jù)權(quán)利要求30的去耦電容器結(jié)構(gòu)，其中所述外部電容器電極包括摻雜類型與被沉積在所述電容器溝槽中的所述半導(dǎo)體材料相同的摻雜阱結(jié)構(gòu)。
32.根據(jù)權(quán)利要求31的去耦電容器結(jié)構(gòu)，還包括第一和第二溝槽絕緣體結(jié)構(gòu)，其從襯底表面延伸到所述掩埋絕緣體層；以及接觸結(jié)構(gòu)，其延伸穿過(guò)所述溝槽絕緣結(jié)構(gòu)，以便將所述摻雜阱結(jié)構(gòu)接觸到一個(gè)或多個(gè)金屬層。
33.根據(jù)權(quán)利要求30的去耦電容器結(jié)構(gòu)，還包括向外擴(kuò)散板，其包括相鄰于所述電容器電介質(zhì)層襯里、在所述掩埋絕緣體層之下形成的摻雜半導(dǎo)體材料，并且所述擴(kuò)散板連接所述外部去耦電容器電極。
34.一種在半導(dǎo)體襯底中形成去耦電容器(decap)的方法，所述半導(dǎo)體襯底具有被形成在其中的掩埋絕緣體層，所述方法步驟包括a)在所述襯底中形成電容器溝槽，所述電容器溝槽延伸入所述襯底至所述掩埋絕緣體層之下；b)形成電容器電介質(zhì)層，以襯里所述電容器溝槽的側(cè)壁和底部；c)用摻雜半導(dǎo)體材料填充所述襯里電容器溝槽，以形成內(nèi)部去耦電容器電極；以及d)相鄰于所述電容器溝槽、在所述襯底中的所述掩埋絕緣體層之下形成摻雜半導(dǎo)體材料區(qū)域，所述摻雜半導(dǎo)體區(qū)域形成外部去耦電容器電極，并且其摻雜類型與所述摻雜的半導(dǎo)體材料內(nèi)部去耦電容器電極相同。
35.根據(jù)權(quán)利要求34的方法，還包括形成各個(gè)接觸結(jié)構(gòu)的步驟，所述接觸結(jié)構(gòu)用于將所述內(nèi)部去耦電容器電極和外部去耦電容器電極連接到隨后形成的一個(gè)或多個(gè)金屬層。
36.根據(jù)權(quán)利要求34的方法，其中所述形成各個(gè)接觸結(jié)構(gòu)的步驟包括在所述電容器溝槽的每一側(cè)上形成溝槽絕緣體結(jié)構(gòu)，所述電容器溝槽從所述襯底的表面延伸穿過(guò)所述掩埋絕緣體層；蝕刻每個(gè)所述形成的溝槽絕緣體結(jié)構(gòu)，以形成對(duì)所述摻雜半導(dǎo)體區(qū)域的開(kāi)口，所述摻雜半導(dǎo)體區(qū)域形成所述外部去耦電容器電極；以及在所述形成的開(kāi)口上形成金屬硅化物接觸，用于與隨后形成的金屬層連接。
37.根據(jù)權(quán)利要求34的方法，其中，所述形成所述外部去耦電容器電極的步驟d)包括，將摻雜劑材料離子注入相鄰于所述電容器溝槽的所述襯底中。
38.根據(jù)權(quán)利要求34的方法，其中，在所述襯里步驟b)之前的步驟包括用摻雜劑材料摻雜所述電容器溝槽的所述側(cè)壁和底部，以及向外擴(kuò)散所述摻雜劑材料，以相鄰于所述電容器溝槽、并在所述掩埋絕緣體層之下形成向外擴(kuò)散板。
39.一種在半導(dǎo)體襯底中形成去耦電容器(decap)的方法，包括a)在所述襯底中形成一定寬度和深度的第一溝槽；b)在所述第一溝槽的位置上，在所述襯底中形成第二溝槽，所述第二溝槽的寬度比所述第一溝槽的所述寬度寬，其中，所述第二溝槽的形成使所述第一溝槽的深度延伸到所述第二溝槽之下的所述襯底；c)將絕緣體材料沉積在所述第一和第二溝槽中，并且除去所述延伸的第一溝槽中和所述第二溝槽的部分中的絕緣體材料，以形成所述去耦電容器溝槽；d)形成電容器電介質(zhì)層，以襯里所述去耦電容器溝槽的側(cè)壁和底部；e)用摻雜的半導(dǎo)體材料填充所述被襯里的電容器溝槽，以形成內(nèi)部去耦電容器電極；以及f)相鄰于所述襯底中的所述去耦電容器溝槽形成摻雜半導(dǎo)體材料區(qū)域，所述摻雜半導(dǎo)體區(qū)域形成外部去耦電容器電極。
40.根據(jù)權(quán)利要求39的方法，其中，所述步驟是按照基本半導(dǎo)體邏輯門(mén)處理實(shí)施的。
全文摘要
一種新穎的溝槽型去耦電容器結(jié)構(gòu)以及用于形成該溝槽去耦電容器(decap)的低成本制造方法。在特有的方面，本發(fā)明只需在基本邏輯設(shè)計(jì)中增加簡(jiǎn)化的溝槽。
文檔編號(hào)H01L21/82GK1794457SQ20051012367
公開(kāi)日2006年6月28日 申請(qǐng)日期2005年11月18日 優(yōu)先權(quán)日2004年12月15日
發(fā)明者H·L·霍, W·F·埃里斯, 金德起, P·C·帕里斯, J·E·法爾特邁爾, J·E·小巴思, B·A·安德森, S·伊耶, R·W·曼, R·迪瓦卡茹尼 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司