專利名稱：改進(jìn)的esd結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及靜電放電保護(hù)(ESD)，更具體地說，涉及一種用于ESD電路中的改良的晶體管。這種改良的晶體管當(dāng)在不直接涉及ESD保護(hù)的電路系統(tǒng)中使用時(shí)，還能提供更為耐用的ESD性能。
背景技術(shù)：
對(duì)于采用LOCOS(硅局域氧化)，淺或深的溝槽隔離和其它方法來(lái)限定有源極器件區(qū)域的工藝中，會(huì)在隔離邊緣處出現(xiàn)缺陷。正如把LOCOS隔離用作示例的圖1中所示，襯底10具有一層用氧化層12與襯底10的表面分隔開的氮化物掩膜14。襯底10處在氧化的氣氛中，且在氧化層12暴露的表面上生長(zhǎng)了局域氧化，以產(chǎn)生如圖2所示的LOCOS區(qū)16。一種鳥的嘴狀物(A bird′s beak)部分18在氮化物掩膜14之下延伸。在LOCOS 16的鳥的嘴狀物部分18的邊緣之內(nèi)的范圍限定了器件區(qū)20。
在LOCOS加工期間產(chǎn)生了一些缺陷。當(dāng)在靠近鳥的嘴狀物18處硅變成氮化物時(shí)，出現(xiàn)“白色的帶狀物”并在后續(xù)的加工期間那個(gè)區(qū)上氧化物的生長(zhǎng)中導(dǎo)致缺點(diǎn)。這種缺陷是很好理解的并在改良的LOCOS加工過程中被有效地消除。
第二種缺陷是與應(yīng)力有關(guān)的缺陷。當(dāng)?shù)?4厚度，氧化物12厚度和LOCOS操作條件的某些組合利用時(shí)就會(huì)出現(xiàn)這種缺陷。一般，在氧化期間，厚的氮化物14在鳥的嘴狀物18處引起應(yīng)力。這種情況會(huì)在鳥的嘴狀物區(qū)18下面的硅或襯底10中產(chǎn)生位錯(cuò)。要完全除去這種與應(yīng)力有關(guān)的缺陷是非常困難的。同樣，對(duì)諸如深或淺溝槽的其它類型的器件隔離，也有與應(yīng)力有關(guān)的和與加工過程有關(guān)的缺陷。
相信，這些位錯(cuò)要造成在鳥的嘴狀物區(qū)18和LOCOS 16下面形成源極和漏極區(qū)的雜質(zhì)的加速擴(kuò)散。一種以前的技術(shù)的絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)示于圖3，它包括用氧化物絕緣層21與襯底10的表面分開的柵極22。把柵極22用作擴(kuò)散掩膜來(lái)形成自對(duì)準(zhǔn)的源極區(qū)24和漏極區(qū)26。正如由短劃線示出的，位錯(cuò)導(dǎo)致在鳥的嘴狀物18和LOCOS 16下面的源極和漏極區(qū)的擴(kuò)散。還在圖4中示出橫向擴(kuò)散，它表示把三個(gè)源極24與兩個(gè)漏極26分隔開的四個(gè)不同的柵極。
在IGFET的正常工作中，柵極上所加的偏壓導(dǎo)致溝道區(qū)28的反相(inversion)以在源極和漏極之間形成導(dǎo)電通路。一般，在源極和漏極區(qū)與襯底10未反相部分之間所形成的寄生雙極型晶體管，將對(duì)場(chǎng)效應(yīng)晶體管的正常工作幾乎沒有影響。當(dāng)把場(chǎng)效應(yīng)晶體管用作ESD保護(hù)器件時(shí)，該寄生雙極型晶體管可被利用來(lái)產(chǎn)生對(duì)某些類型的ESD保護(hù)有利的迅速恢復(fù)(snapback)的特性。然而，在位錯(cuò)范圍中，鳥的嘴狀物區(qū)18下面的源極和漏極區(qū)24、26的部件具有較低的閾值，并首先導(dǎo)通。這是一個(gè)不希望有的效應(yīng)。
在邊緣處降低電阻并由此降低閾值的另一種情況是金屬硅化物的形成。對(duì)源極和漏極區(qū)24、26和/或?qū)艠O22或金屬柵極的金屬觸頭的操作(application)形成金屬硅化物。這樣，在某些情況中，與位錯(cuò)區(qū)的結(jié)合，允許在位錯(cuò)區(qū)中鳥的嘴狀物18下面的源極和漏極區(qū)24、26的部件首先導(dǎo)通。這種情況是由可使硅化物來(lái)‘修飾’缺陷的硅化物加工過程所造成的。

發(fā)明內(nèi)容
本發(fā)明IGFET通過從開口和位錯(cuò)的相鄰邊緣轉(zhuǎn)換源極和漏極區(qū)的側(cè)邊，把在器件區(qū)邊緣處的位錯(cuò)影響減至最小。這樣就把源極和漏極雜質(zhì)的橫向擴(kuò)散和進(jìn)入位錯(cuò)區(qū)中的金屬硅化物的形成減到最小。從開口和位錯(cuò)區(qū)相鄰的邊緣與源極和漏極區(qū)的側(cè)邊之間空隙極是通過提供附加的側(cè)向?qū)χ玫牡诙艠O區(qū)和延伸其間的第1柵極區(qū)產(chǎn)生的，其中第二柵極區(qū)，即氧化物阻擋層，從氧化層延伸到襯底區(qū)的鄰近區(qū)中。第一柵極區(qū)和兩個(gè)第二柵極區(qū)，或阻擋層，都被用于源極和漏極區(qū)的自對(duì)準(zhǔn)加工過程中。第一柵極區(qū)限定溝道長(zhǎng)度，而兩個(gè)對(duì)置的第二柵極區(qū)或阻擋層，則限定溝道區(qū)寬度。把第二柵極部件，或阻擋層，充分地延伸至襯底區(qū)中，以把溝道寬度與在氧化物中開口的鄰近的邊緣隔開。
本發(fā)明器件可用于集成電路中的ESD電路?？砂阉脑礃O和漏極區(qū)連接在集成電路的電源極供給端之間。也可通過它本身或作為硅可控整流器結(jié)構(gòu)的一部分連接到輸入端和電源極供給端中的一端。
當(dāng)連同附圖一起考慮時(shí)，從以下公開本發(fā)明的詳細(xì)描述，將使本發(fā)明所公開的這些和其它方面內(nèi)容變得明白理解。


圖1和圖2表示出以前技術(shù)形成LOCOS的工藝方法的橫截面透視圖；圖3表示采用以前技術(shù)的圖1和圖2的工藝方法的絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)，圖4是以前技術(shù)的多源極漏極IGFET的平面圖；圖5是根據(jù)本發(fā)明IGFET的橫截面透視圖；圖6是圖5IGFET的平面圖；圖7是ESD保護(hù)電路的電氣示意圖；圖8是用于圖7電路的以前技術(shù)IGFET的電壓-電流特性曲線圖；圖9是用于圖7電路的本發(fā)明IGFET的電壓-電流特性曲線圖；圖10和圖11是各種ESD和電源極箝位電路的示意圖；圖12是在其中可結(jié)合本發(fā)明IGFET的SCR器件的橫截面透視圖；圖13是類似于圖6帶有觸頭的單個(gè)源極和漏極的IGFET的平面圖；圖14是具有阻擋層并帶有觸點(diǎn)的單個(gè)源極和漏極的IGFET的平面圖；圖15是組合圖13和圖14的保護(hù)的單個(gè)源極和漏極的IGFET的平面圖；圖16是對(duì)圖15具有整流作用的單個(gè)源極和漏極的IGFET的平面圖。
具體實(shí)施例方式
根據(jù)本發(fā)明，具有與圖4所示相似結(jié)構(gòu)的IGFET示于圖5和圖6。多個(gè)第一柵極部件22位于在器件區(qū)20的絕緣層21上，并把多個(gè)源極24和漏極26分隔開來(lái)。一雙對(duì)置著的第二柵極部件23、25從在鳥的嘴狀物18上面的LOCOS16延伸到襯底10的器件區(qū)20上。第一柵極部件22在第二柵極部件23、25之間延伸。源極區(qū)24和漏極區(qū)26，具有從器件區(qū)20的邊緣、LOCOS 16和鳥的嘴狀物18轉(zhuǎn)換它們的側(cè)邊。柵極材料可以是例如多晶硅。
采用自對(duì)準(zhǔn)柵極技術(shù)產(chǎn)生圖5和圖6的器件。通過利用在自對(duì)準(zhǔn)工藝中的柵極部件22、23、25，第一柵極部件22限定溝道區(qū)28的長(zhǎng)度，而對(duì)置的柵極區(qū)23、25則限定溝道區(qū)28的寬度，如源極和漏極區(qū)24，26的寬度所限定的一樣。為形成這些源極和漏極區(qū)24、26而被引入的雜質(zhì)，把柵極部件22、23、25用作為掩膜。把第二柵極部件23、25充分地延伸到器件區(qū)20上，使得雜質(zhì)的引入和隨后的處理減少雜質(zhì)從源極和漏極區(qū)24、26進(jìn)入到由LOCOS加工產(chǎn)生的，在鳥的嘴狀物18下面的受應(yīng)力范圍中的擴(kuò)散。另外，對(duì)源極和漏極區(qū)24，25和任何由此引起的硅化物的金屬觸頭從應(yīng)力范圍被轉(zhuǎn)換。任何少數(shù)的擴(kuò)散或硅化物將產(chǎn)生非常高的電阻路徑，因而，如果有電流的話，在鄰近鳥的嘴狀物18的位錯(cuò)區(qū)中將少到幾乎沒有。
雖在圖4-6中描述的IGFET和工藝采用附加的柵極部件23、25作為阻擋層或掩膜，來(lái)形成與在鳥的嘴狀物18下面的應(yīng)力區(qū)隔開的源極和漏極區(qū)，阻擋層23、25可以是在柵極層之前或之后，但在源極和漏極區(qū)的形成之前形成的附加的氧化層。附加的氧化層示于圖14-16，如圖27和29與柵極22組合在一起。附加的氧化不僅是用于源極和漏極的掩膜，而且在金屬化期間也是用于硅化物形成的阻擋層，并起著轉(zhuǎn)換已形成的硅化物位置的作用。如果柵極材料是金屬，則氧化物阻擋層27、29應(yīng)在金屬柵極層之前形成。
在圖13-16中，示出源極觸頭24C和漏極觸頭26C。圖13是具有柵極材料阻擋層23、25的單個(gè)源極和漏極的器件，而圖14具有氧化物阻擋層27、29。圖15是柵極材料阻擋層23、25和氧化物阻擋層2729的組合。圖16類似于圖15，具有通過柵極22的側(cè)邊延伸的氧化物鎮(zhèn)注作用B的附加物。
本發(fā)明IGFET可用于，并已被設(shè)計(jì)來(lái)供ESD保護(hù)電路之用。典型的示例示于圖7。在端點(diǎn)30、32之間串聯(lián)連接著兩極管34和電阻器36。電阻器36的柵極部件連接到端點(diǎn)30。另外，IGFET 38跨接于端點(diǎn)30、32，根據(jù)本發(fā)明，它具有連接到端點(diǎn)30的源極24，連接到端點(diǎn)32的漏極26，以及在兩極管34和電阻器36之間連接的柵極22、23、25。雖然附加的柵極或阻擋層部件23、25僅在暴露的襯底的兩側(cè)被示出，但它們可在所有的四側(cè)上延伸。
圖8和9分別示出電壓-電流曲線，即用于圖7電路中，受傳輸線脈沖(TLP)控制的以前技術(shù)IGFET和本發(fā)明IGFET的響應(yīng)。正如可看到的，本發(fā)明IGFET具有3.5箝位的極限。這是一個(gè)顯著的改進(jìn)。相應(yīng)改進(jìn)的也出現(xiàn)在人體模型(HBM)ESD中。下面是一張10個(gè)單元的表格，各個(gè)單元是在相同的生產(chǎn)線中

正如在表格中可看到的，在LOCOS邊緣上第二柵極的附加物已導(dǎo)致顯著地改進(jìn)HBM的結(jié)果(即，幾乎是兩倍)。這是跟圖8和圖9的TLP結(jié)果是一致的。
各種ESD保護(hù)器件或箝位電路示于圖10和圖11。核心電路40包括輸入端42。在圖10中，在輸入端42和兩個(gè)電壓供給端VSS，VDD之間連接一對(duì)ESD器件44、46。ESD器件44、46一般是單極器件。電源極供給箝位電路48連接于電源極供給端VDD、VSS之間。圖11示出具有連接在輸入端42和電壓源極VSS之間、可雙極工作的單個(gè)ESD保護(hù)單元45的類似電路。
本發(fā)明IGFET的結(jié)構(gòu)可以是硅可控兩極管SCR的一個(gè)部分，如圖12所示。這是一種低觸發(fā)電壓的SCR。它包括形成于襯底66中的勢(shì)阱區(qū)62。一源極區(qū)64形成于襯底60中，漏極區(qū)66形成于跨越襯底60和勢(shì)阱62處。柵極68被絕緣層70與襯底60分隔開。陽(yáng)極區(qū)70形成于勢(shì)阱62中，如勢(shì)阱觸頭72。所示柵極68連接到源極64，并形成SCR的陰極，而區(qū)域70被連接到勢(shì)阱觸點(diǎn)72并形成陽(yáng)極。這些器件還具有迅速恢復(fù)之功能，所以，從本發(fā)明的結(jié)構(gòu)可得益。
正如從本發(fā)明可知，本發(fā)明IGFET器件，可形成在沒有許多修改而不是附加的柵極部件的形成的情況下作為任何MOS-CMOS-雙CMOS工藝的一個(gè)部分。還應(yīng)注意，這工藝也可與橫向電介質(zhì)隔離的變化一起使用，包括溝槽隔離，和形成與鄰近襯底的器件形成區(qū)的位錯(cuò)區(qū)的任何工藝。
本發(fā)明器件在不增加面積的情況下提供在ESD保護(hù)方面的實(shí)質(zhì)性的增加。根據(jù)這些結(jié)果，由于可調(diào)節(jié)較高電壓容量，甚至可能減少面積來(lái)提供ESD保護(hù)。
雖然已詳細(xì)地描述并說明了本發(fā)明、但要清楚地知道，這僅是用圖示說明和實(shí)例的方法所做的，且不要以此作為限制。本發(fā)明的范圍只能由所附權(quán)利要求書中的諸權(quán)項(xiàng)來(lái)限制。
權(quán)利要求
1.一種集成電路，它包括襯底；氧化層，它延伸到所述襯底中并具有朝著所述襯底表面區(qū)域的開口；在所述襯底區(qū)域中形成的器件；所述器件之一是絕緣柵場(chǎng)效應(yīng)晶體管，它所具有的源極區(qū)和漏極區(qū)在所述襯底區(qū)域之一中被隔開，并與所述晶體管的柵極自對(duì)準(zhǔn)；所述柵極包括在所述源極區(qū)和漏極區(qū)之間延伸到所述襯底區(qū)域之上并限定所述晶體管溝道區(qū)長(zhǎng)度的第一部分，以及從所述氧化層延伸至所述襯底區(qū)域的鄰近邊緣上并限定所述溝道區(qū)寬度的第二部分。
2.如權(quán)利要求1所述的集成電路，其特征在于，所述集成電路包括與所述第二柵極部分并置且從所述氧化物延伸至所述襯底區(qū)域的鄰近邊緣上同時(shí)還延伸到所述源極和漏極區(qū)的側(cè)邊上的第二氧化層。
3.如權(quán)利要求2所述的集成電路，其特征在于，所述第二氧化層的至少一部分至少是在所述第二柵極部分之下。
4.如權(quán)利要求2所述的集成電路，其特征在于，所述第二氧化層是在所述第二柵極部分之上。
5.如權(quán)利要求1所述的集成電路，其特征在于，延伸至所述襯底中的氧化層是局域氧化層和氧化溝槽隔離之一。
6.一種集成電路，它包括襯底；氧化層，它延伸至所述襯底中并具有朝著所述襯底表面區(qū)域的開口；在所述襯底區(qū)域中形成的器件；所述器件之一是絕緣柵場(chǎng)效應(yīng)晶體管，它所具有的源極區(qū)和漏極區(qū)在所述襯底區(qū)域之一中被隔開，并且第一柵極部分在所述源極和漏極區(qū)之間延伸到所述襯底區(qū)域之上；以及所述源極區(qū)和漏極區(qū)的側(cè)邊緣與所述開口的鄰近邊緣隔開。
7.如權(quán)利要求6所述的集成電路，其特征在于，所述集成電路包括從所述氧化層延伸至所述襯底區(qū)域的鄰近邊上同時(shí)還延伸至所述源極區(qū)和漏極區(qū)的側(cè)邊的第二柵極部分。
8.如權(quán)利要求6所述的集成電路，其特征在于，所述集成電路包括從所述氧化層延伸至所述襯底區(qū)域的鄰近邊上同時(shí)還延伸至所述源極和漏極區(qū)的側(cè)邊的第二氧化層。
9.如權(quán)利要求6所述的集成電路，其特征在于，所述集成電路包括與所述第二柵極部分并置并且從所述氧化層延伸至所述襯底區(qū)域的鄰近邊上同時(shí)還延伸至所述源極區(qū)和漏極區(qū)的側(cè)邊的第二氧化層。
10.如權(quán)利要求9所述的集成電路，其特征在于，所述第二氧化層的至少一部分是在所述第二柵極部分之下。
11.如權(quán)利要求9所述的集成電路，其特征在于，所述第二氧化層的至少一部分是在所述第一和第二柵極部分之下。
12.如權(quán)利要求9所述的集成電路，其特征在于，所述第二氧化層是在所述第二柵極部分之上。
13.如權(quán)利要求6所述的集成電路，其特征在于，延伸至所述襯底中的氧化層是局域氧化層與氧化溝槽隔離之一。
14.一種形成集成電路的方法，所述方法包括局域氧化襯底的暴露表面以形成氧化層，所述氧化層延伸至帶有所述襯底暴露區(qū)域的襯底中；在所述暴露襯底區(qū)域中的至少一個(gè)上形成柵極，所述柵極具有在所述暴露襯底區(qū)域的兩個(gè)對(duì)置邊緣之間延伸的第一部分；形成阻擋層，所述阻擋層從所述氧化層延伸至所述暴露襯底區(qū)域的對(duì)置的鄰近邊緣上；以及在柵極和所述阻擋層之間，把雜質(zhì)引入到所述暴露襯底區(qū)域的部分，以形成與所述第一柵極部分的對(duì)置邊緣相鄰并在所述阻擋層之間延伸的至少一個(gè)源極區(qū)和一個(gè)漏極區(qū)。
15.如權(quán)利要求14所述的方法，其特征在于，所述阻擋層與所述柵極是同時(shí)形成的。
16.如權(quán)利要求14所述的方法，其特征在于，所述阻擋層是在所述柵極之前先形成的第二氧化層。
17.如權(quán)利要求14所述的方法，其特征在于，所述阻擋層是在所述柵極之后才形成的第二氧化層。
18.如權(quán)利要求14所述的方法，其特征在于，適于局域氧化的暴露表面是所述襯底的頂部表面。
19.如權(quán)利要求14所述的方法，其特征在于，適于局域氧化的暴露表面是在所述襯底中的溝槽表面。
全文摘要
一種IGFET，它通過從開口和位錯(cuò)的相鄰的邊緣處轉(zhuǎn)換(displacing)源極和漏極區(qū)的側(cè)邊，把在器件區(qū)邊緣處的位錯(cuò)影響減至最小。這使源極和漏極雜質(zhì)的橫向擴(kuò)散和進(jìn)入位錯(cuò)區(qū)的金屬硅化物的形成減至最小。從開口和位錯(cuò)區(qū)的鄰近邊緣的源極和漏極區(qū)側(cè)邊的間隙是通過提供從氧化層延伸至襯底區(qū)的鄰近區(qū)中附加的橫向?qū)χ玫牡诙艠O區(qū)，或氧化阻擋層，和在其間延伸的第一柵極區(qū)產(chǎn)生的。第一柵極區(qū)和兩個(gè)第二柵極區(qū)，或阻擋層，都被用于源極和漏極區(qū)的自對(duì)準(zhǔn)加工中。第一柵極區(qū)限定溝道的長(zhǎng)度，而兩個(gè)對(duì)置的第二柵極區(qū)，即阻擋層，限定溝道區(qū)的寬度。把第二柵極部件，或阻擋層，充分地延伸至襯底區(qū)中，以使溝道寬度與在氧化物中開口的相鄰的邊緣隔開。
文檔編號(hào)H01L21/82GK1783490SQ20051012500
公開日2006年6月7日 申請(qǐng)日期2005年11月8日 優(yōu)先權(quán)日2004年11月8日
發(fā)明者S·J·高爾, M·D·切奇, J·E·威森 申請(qǐng)人:英特賽爾美國(guó)股份有限公司