專利名稱：光電二極管上設(shè)有多晶硅層的圖像傳感器及像素的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及圖像傳感器，更具體地講，本發(fā)明涉及一種在光電二極管頂上設(shè)有多晶硅層的圖像傳感器。
背景技術(shù)：
圖像傳感器已經(jīng)變得無處不在，它們被廣泛地用于數(shù)字照相機(jī)、便攜式電話、保密照相機(jī)、醫(yī)療器械、汽車和其它應(yīng)用場(chǎng)合。制造圖像傳感器的技術(shù)、特別是CMOS(互補(bǔ)型金屬氧化半導(dǎo)體)圖像傳感器持續(xù)地快速發(fā)展。例如，高分辨率和低能耗的要求促進(jìn)了圖像傳感器的進(jìn)一步的小型化及集成。
由于像素變小，能夠接受入射光線的表面區(qū)域也減小。像素通常具有光感應(yīng)元件，如光電二極管，其接受入射光線并產(chǎn)生與入射光線總數(shù)相關(guān)的信號(hào)。由于感光元件的尺寸小，因此讓小尺寸的感光元件也能與大尺寸的感光元件一樣接收同等數(shù)量的入射光線則尤為重要。入射光線損失的一個(gè)主要原因是因?yàn)樵诠怆姸O管(硅表面)到氧化層(二氧化硅)的分界面處發(fā)生了反射。在該分界面，大量的光線被反射，導(dǎo)致光電二極管的響應(yīng)度與量子效率相應(yīng)降低。
而且，由于像素面積(和因此導(dǎo)致的光電二極管面積)減小，光電二極管的阱容量也變得比較小?，F(xiàn)有技術(shù)中提高了阱容量的光電二極管的結(jié)構(gòu)包括一個(gè)設(shè)在P-型區(qū)域內(nèi)或基體內(nèi)的淺的N-區(qū)域。通過向淺的N-區(qū)域植入P-型摻雜物(比如硼)，可在該淺的N-區(qū)域上面形成P+連接層(pinning layer)。這種結(jié)構(gòu)即為PIN型光電二極管，其具有相對(duì)較高的阱容量，但是有時(shí)將導(dǎo)致“暗電流”特性和過度的“熱像素”缺陷。
一般情況下，很淺的P+植入是有利的。淺的P+表面植入能夠使N-區(qū)域也很淺。而這會(huì)增加光電二極管的電容以提高其敏感性，也會(huì)增加整個(gè)的阱容量，同時(shí)通過提供一個(gè)與四晶體管像素(4T)架構(gòu)的傳輸門電路相連的N-植入而改善圖像滯后。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中的上述問題，本發(fā)明提供了一種像素，該像素包括一位于半導(dǎo)體基體上的感光元件；以及一形成在感光元件頂上的p-型摻雜多晶硅層。
上述的像素可以進(jìn)一步包括一位于感光元件與一漂浮節(jié)點(diǎn)之間的傳輸晶體管，該傳輸晶體管可選擇性地將信號(hào)從感光元件傳輸至漂浮節(jié)點(diǎn)；以及一由漂浮節(jié)點(diǎn)控制的放大晶體管?；蛘?，上述的像素可以進(jìn)一步包括一位于感光元件與一節(jié)點(diǎn)之間的復(fù)位晶體管，該復(fù)位晶體管選擇性地將節(jié)點(diǎn)恢復(fù)到一參考電壓；以及一由節(jié)點(diǎn)控制的放大晶體管。
其中，感光元件可以為光電二極管；多晶硅層可以為粗糙的多晶硅層或者是半球狀顆粒的多晶硅層。p-型摻雜的多晶硅層可以通過植入方式摻雜的或者采用熱擴(kuò)散方法摻雜的；植入可以使用硼、銦或者二氟化硼。
上述的像素可以集成于一CMOS圖像傳感器或者集成于一CCD圖像傳感器，像素本身可以為3T、4T、5T、6T或者7T的結(jié)構(gòu)。
本發(fā)明的另一種技術(shù)方案是一種像素，該像素包括一位于半導(dǎo)體基體上的感光元件；以及一形成在感光元件頂上的粗糙的或半球狀顆粒的多晶硅層。
本發(fā)明的又一種技術(shù)方案是一種像素，該像素包括一位于半導(dǎo)體基體上的感光元件；以及一形成在感光元件頂上的p-型摻雜的粗糙的或半球狀顆粒的多晶硅層。
同樣地，上述兩種技術(shù)方案的像素也可以進(jìn)一步包括一位于感光元件與一漂浮節(jié)點(diǎn)之間的傳輸晶體管，該傳輸晶體管可選擇性地將信號(hào)從感光元件傳輸至漂浮節(jié)點(diǎn)；以及一由漂浮節(jié)點(diǎn)控制的放大晶體管。或者，上述兩種技術(shù)方案的像素也可以進(jìn)一步包括一位于感光元件與一節(jié)點(diǎn)之間的復(fù)位晶體管，該復(fù)位晶體管選擇性地將節(jié)點(diǎn)恢復(fù)到一參考電壓；以及一由節(jié)點(diǎn)控制的放大晶體管。
其中，上述兩種技術(shù)方案的感光元件可以為光電二極管；多晶硅層可以為粗糙的多晶硅層或者是半球狀顆粒的多晶硅層。p-型摻雜的多晶硅層可以通過植入方式摻雜的或者采用熱擴(kuò)散方法摻雜的；植入可以使用硼、銦或者二氟化硼。
上述兩種技術(shù)方案的的像素可以集成于一CMOS圖像傳感器或者集成于一CCD圖像傳感器，像素本身可以為3T、4T、5T、6T或者7T的結(jié)構(gòu)。
進(jìn)一步地，本發(fā)明的再一種技術(shù)方案是一種像素，該像素包括一位于半導(dǎo)體基體上的感光元件；以及一形成在感光元件頂上的n-型摻雜多晶硅層。
本發(fā)明的再一種技術(shù)方案還可以是一種像素，該像素包括一位于半導(dǎo)體基體上的感光元件；以及一形成在感光元件頂上的n-型摻雜的粗糙的或者半球狀顆粒的多晶硅層。
在這兩種技術(shù)方案中，n-型摻雜的粗糙的多晶硅層或者半球狀顆粒的多晶硅層可以為N+摻雜。
另一方面，本發(fā)明還提供了一種在p-型基體內(nèi)形成光電二極管的方法，該方法包括在p-型基體內(nèi)形成N-區(qū)域；以及在N-區(qū)域上形成多晶硅層。其中，多晶硅層為粗糙的多晶硅層或者半球狀顆粒的多晶硅層。
上述的方法可以進(jìn)一步包括如下步驟在感光元件與漂浮節(jié)點(diǎn)之間的形成一傳輸晶體管，該傳輸晶體管可以選擇性地將信號(hào)從感光元件傳輸至漂浮節(jié)點(diǎn)；以及形成一由漂浮節(jié)點(diǎn)控制的放大晶體管?；蛘?，上述的方法可以進(jìn)一步包括如下步驟在感光元件與節(jié)點(diǎn)之間的形成一復(fù)位晶體管，該復(fù)位晶體管選擇性地將節(jié)點(diǎn)恢復(fù)到一參考電壓；以及形成一由節(jié)點(diǎn)控制的放大晶體管。
在上述多晶硅層的形成過程中，可以采用p-型摻雜物就地(insitu)摻雜多晶硅層；或者在形成多晶硅層后用p-型摻雜物摻雜該多晶硅層。
類似地，本發(fā)明還提供了一種在n-型基體內(nèi)形成光電二極管的方法，該方法包括在n-型基體內(nèi)形成P-區(qū)域；以及在P-區(qū)域上形成多晶硅層。在該多晶硅層形成過程中，可以采用n-型摻雜物就地?fù)诫s多晶硅層；或者在形成多晶硅層后用n-型摻雜物摻雜該多晶硅層。
本發(fā)明的有益效果是在光電二極管頂上的形成粗糙的多晶硅層或半球狀顆粒的多晶硅層，可以使入射光線發(fā)生漫反射而有效減少光線反射的損失，從而改善了光電二極管的響應(yīng)度與量子效率。


圖1是現(xiàn)有技術(shù)中四晶體管像素(4T)的帶剖面結(jié)構(gòu)的示意圖，其詳細(xì)地顯示了形成在基體層中的光電二極管。
圖1A是現(xiàn)有技術(shù)中三晶體管像素(3T)的帶剖面結(jié)構(gòu)的示意圖，其詳細(xì)地顯示了形成在基體層中的光電二極管。
圖2是具有防反射涂層(ARC)的4T像素的剖視圖。
圖3-圖7是按本發(fā)明一種方法制造具有P+摻雜多晶體硅連接層的像素的剖視圖。
圖8-圖11是按本發(fā)明另一種方法制造具有P+摻雜多晶體硅連接層的像素的剖視圖。
具體實(shí)施例方式
在下面的描述中，提供了許多特定細(xì)節(jié)，以便對(duì)本發(fā)明的具體實(shí)施方式
進(jìn)行透徹的理解。但所屬領(lǐng)域的熟練技術(shù)人員可以認(rèn)識(shí)到，在沒有這些具體細(xì)節(jié)中的一個(gè)或多個(gè)的情況下仍能實(shí)施本發(fā)明，或者采用其它方法、元件等的情況下仍能實(shí)施本發(fā)明。另外，為了清楚地描述本發(fā)明的各種實(shí)施方案，因而對(duì)眾所周知的結(jié)構(gòu)和操作沒有示出或進(jìn)行詳細(xì)地描述。
在本發(fā)明的說明書中，提及“一實(shí)施方案”或“某一實(shí)施方案”時(shí)是指該實(shí)施方案所述的特定特征、結(jié)構(gòu)或者特性至少包含在本發(fā)明的一個(gè)實(shí)施方案中。因而，在說明書各處所出現(xiàn)的“在一實(shí)施方案中”或“在某一實(shí)施方案中”并不一定指的是全部屬于同一個(gè)實(shí)施方案；而且，特定的特征、結(jié)構(gòu)或者特性可能以合適的方式結(jié)合到一個(gè)或多個(gè)的具體實(shí)施方案中。
圖1是采用了四個(gè)晶體管的有源像素的帶剖面結(jié)構(gòu)的示意圖。這種有源像素在本領(lǐng)域中叫做4T有源像素。感光元件即本實(shí)施方案中的光電二極管101，輸出用來調(diào)整放大晶體管103的信號(hào)。放大晶體管103也被稱為源極跟隨晶體管。在本發(fā)明中，感光元件可為多種器件中的一種，包括但不限制于光電門(photogates)、光電二極管、PIN型光電二極管、部分PIN型光電二極管等，此處感光元件是一個(gè)光電二極管(無論是PIN型還是部分PIN型均可)。傳輸晶體管105用于將光電二極管101輸出的信號(hào)傳輸至浮動(dòng)節(jié)點(diǎn)107，該浮動(dòng)節(jié)點(diǎn)107連接在放大晶體管103的門電路處。傳輸晶體管105被傳輸門電路控制。
4T有源像素的一個(gè)典型特征是傳輸門電路的存在實(shí)現(xiàn)了真正的校正二次取樣(correlated double sampling，簡(jiǎn)稱CDS)。另外，通過采用控制供應(yīng)電壓至復(fù)位晶體管的方法，可以消除4T像素中的行選擇(rowselect，簡(jiǎn)稱RS)晶體管，從而形成一種僅有三個(gè)晶體管的“4T有源像素”?？梢岳斫?，本發(fā)明可以應(yīng)用于所有的CMOS成像器，無論其具有3個(gè)、4個(gè)、5個(gè)、6個(gè)、7個(gè)或者更多個(gè)晶體管，也可以用于CCD圖像傳感器。
使用時(shí)，在積分周期(也稱為曝光周期或者積聚周期)內(nèi)，光電二極管101產(chǎn)生電荷，這些電荷存儲(chǔ)在N-型層內(nèi)。積分周期后，傳輸晶體管105開啟，并將存儲(chǔ)在光電二極管101的N-型層內(nèi)的電荷傳輸至浮動(dòng)節(jié)點(diǎn)107。當(dāng)信號(hào)已經(jīng)被傳輸?shù)礁?dòng)節(jié)點(diǎn)107后，傳輸晶體管105再被關(guān)閉，并等待下一次積分周期的開始。
在浮動(dòng)節(jié)點(diǎn)107上的信號(hào)隨后用于調(diào)整放大晶體管103。最后，地址晶體管109被用于定位像素，并選擇性地從列位線111上讀出信號(hào)。通過列位線111讀取信號(hào)以后，復(fù)位晶體管113用于復(fù)位浮動(dòng)節(jié)點(diǎn)107到一參考電壓。在一實(shí)施方案中，該參考電壓為Vdd。雖然此處是以4T像素為例介紹本發(fā)明的，但是本發(fā)明也可以用于3T、5T、6T、7T或者其它類型的像素。實(shí)際上，本發(fā)明可以用于任何的感光元件，并可用在CMOS或者CCD圖像傳感器上。
圖1A為三個(gè)晶體管像素(3T)的設(shè)計(jì)。在該設(shè)計(jì)中，傳輸晶體管被去除，光電二極管的輸出節(jié)點(diǎn)直接連接到放大晶體管103。進(jìn)而，復(fù)位晶體管113緊鄰該光電二極管101，并可以選擇性地將光電二極管的輸出復(fù)位到參考電壓Vdd。
從圖1和圖1A可以看出，入射光線115入射到光電二極管101上。然而，一部分入射光線115被反射，成為反射光線117。這部分反射光線117被浪費(fèi)掉了，也就是，沒有被光電二極管101感應(yīng)到。
本發(fā)明通過增加一個(gè)粗糙的多晶硅層，來減小光電二極管101表面的反射。在一實(shí)施方案中，該粗糙的多晶硅層可以用p-型摻雜物進(jìn)行摻雜。這種P+摻雜的、粗糙的多晶硅層至少可以起到兩種作用(1)減小被浪費(fèi)的入射光線；(2)作為P+連接層。需要指出的是，雖然此處采用CMOS像素進(jìn)行介紹，但是本發(fā)明同樣可以應(yīng)用于CCD像素。
在一實(shí)施方案中，P+摻雜的多晶硅層設(shè)置在鄰近硅表面并位于光電二極管101上方。非常重要的是，對(duì)于很寬波長(zhǎng)范圍的光線，P+摻雜的多晶硅層都能減少在基體/氧化物界面處的反射，并非僅針對(duì)特定波長(zhǎng)的光線。因此，本發(fā)明比使用防反射涂層(ARC)的方法更具優(yōu)點(diǎn)。圖2顯示了一個(gè)在光電二極管區(qū)域上設(shè)有ARC的典型4T像素。該ARC的厚度與特定的、要進(jìn)行反射的光線的波長(zhǎng)緊密相關(guān)。因此，對(duì)于較寬波長(zhǎng)范圍的入射光線來說，圖2中所示的ARC和其結(jié)構(gòu)不是最佳的。
圖3表示4T像素的一部分，其顯示了在p-型基體或區(qū)域中的光電二極管301。像素通過場(chǎng)氧化層(field oxide)分界，在該實(shí)施方案中，為淺槽隔離(shallow trench isolation，簡(jiǎn)稱STI)。而且，在圖3-圖7中顯示的光電二極管301是PIN型光電二極管。然而，本發(fā)明可以用于任意類型的感光元件，而不限于PIN型光電二極管。圖3-圖7所示的PIN型光電二極管，其P+摻雜的粗糙多晶硅層(將在后面描述)也起到連接層的作用。圖3中還顯示了傳輸晶體管303，其具有被信號(hào)TG控制的傳輸門電路。此外，復(fù)位晶體管305設(shè)置在鄰近傳輸晶體管303處。復(fù)位晶體管的門電路被信號(hào)RST控制。
仍參閱圖3，采用多步常規(guī)步驟，在鄰近傳輸門303與復(fù)位門305處形成輕微摻雜的漏極區(qū)307；而且在傳輸門與復(fù)位門的側(cè)壁上形成側(cè)壁隔片309；另外，在鄰近傳輸門與復(fù)位門處形成若干N+區(qū)域，以作為漂浮節(jié)點(diǎn)以及Vdd的連接(connection)。這些結(jié)構(gòu)以及形成這些結(jié)構(gòu)的方法，都是現(xiàn)有技術(shù)中常用的，這里只是為了描述的完整性而對(duì)其作一簡(jiǎn)單介紹；同時(shí)，還完全有可能附加一些步驟，比如增強(qiáng)植入(enhancement implants)、P-阱植入(P-well implants)、輕微摻雜漏極植入(LDD，lightly dopeddrain implants)等，這些都是本領(lǐng)域內(nèi)熟知的技術(shù)，為避免混淆，在此予以省略。
接下來，根據(jù)本發(fā)明的一種方法，沉積絕緣體層311。該絕緣體層311一般為通過沉積得到的氧化層，比如通過化學(xué)氣相淀積(chemical Vapor deposition)或者等離子體強(qiáng)化的化學(xué)氣相淀積。而且，該絕緣體層311可以是與形成側(cè)壁隔片(后面將詳細(xì)描述)的氧化層相同的氧化層，或者是與在自排列硅化物(self-alignedsilicide，簡(jiǎn)稱salicide)處理過程中的抗蝕保護(hù)氧化物(resist protectoxide，簡(jiǎn)稱RPO)相同的氧化層。因此，盡管絕緣體層311可能與其他的氧化物或者電介質(zhì)層結(jié)合在一起，但圖3還是顯示了一個(gè)專門的絕緣體層311，以便清楚地描述本發(fā)明。
絕緣體層311的一個(gè)目的是作為后面形成P+摻雜多晶硅層的掩膜。因此，如圖4所示，設(shè)計(jì)絕緣體層311的構(gòu)形并進(jìn)行掩膜，使光電二極管301的表面暴露。這可以通過常規(guī)的掩膜技術(shù)和蝕刻技術(shù)來完成。而且隨后沉積多晶硅層501，請(qǐng)參閱圖5。本實(shí)施方案中的多晶硅層501是用p-型摻雜物進(jìn)行摻雜的，例如用硼、銦或者二氟化硼(BF2)進(jìn)行摻雜。摻雜過程可以在多晶硅層501沉積的就地(insitu)進(jìn)行，或者可以在多晶硅層501沉積以后采用離子植入的方法進(jìn)行摻雜。還可以采用熱擴(kuò)散(themaldiffusion)的方法進(jìn)行摻雜。在一實(shí)施方案中，多晶硅層501為粗糙的(或叫起伏不平的)多晶硅(如美國專利5,869,399所描述的形狀)或者為半球狀顆粒(HSG)多晶硅。這會(huì)提供一個(gè)粗糙的表面，以減少入射光線的全反射。
需要指出的是，多晶硅層501不一定要用p-型摻雜物進(jìn)行摻雜。這會(huì)得到一個(gè)非PIN型的光電二極管。另一種方案是，多晶硅層501不進(jìn)行摻雜，而是在半導(dǎo)體基體(如圖1所示的)中形成一個(gè)單獨(dú)的P+連接層。簡(jiǎn)而言之，多晶硅層501至少可以用于兩種目的中的一個(gè)，也可能是用于兩種目的。多晶硅層501可以為非摻雜的粗糙的多晶硅層或半球狀顆粒的多晶硅層，此時(shí)其可以將反射減到最??；多晶硅層501也可以為p-型摻雜的光滑的多晶硅層，此時(shí)其可以作為P+連接層，使得光電二極管可以帶有很淺的N-區(qū)域；另外，如附圖所示，多晶硅層501可以為P+摻雜的粗糙的多晶硅層或半球狀顆粒的多晶硅層，此時(shí)其既用于將反射減到最小又用作P+連接層。
如圖6所示，多晶硅層501接下來被進(jìn)行構(gòu)形(圖案)設(shè)計(jì)并蝕刻，以使多晶硅層501只覆蓋在光電二極管301上。因?yàn)椴捎昧舜植诘幕虬肭驙铑w粒的多晶硅，所以多晶硅層501具有充分的粗糙度。
如圖7所示，粗糙度增加了從一個(gè)顆粒到另一個(gè)顆粒的內(nèi)反射，而該內(nèi)反射則提高了傳輸?shù)焦怆姸O管301的概率。多晶硅顆粒的粗糙度主要通過控制沉積溫度來進(jìn)行控制。最后，如圖7所示，在像素結(jié)構(gòu)上沉積一第二絕緣體層701，以填平和保護(hù)其下面的結(jié)構(gòu)。
圖8-圖11示出了形成本發(fā)明結(jié)構(gòu)的第二種方法。如圖8所示，首先在像素結(jié)構(gòu)上沉積一隔離絕緣層801；然后，在光電二極管301上沉積設(shè)有開口805的光刻膠(photoresist)層803。
接下來，如圖9所示，采用光刻膠層803作為掩膜，去除光電二極管301上方的隔離絕緣層801。在隔離絕緣層801被蝕刻之后，去除光刻膠層803。
接著，如圖10所示，多晶硅層1001被沉積在像素上。然后，設(shè)計(jì)多晶硅層1001的構(gòu)形(圖案)，蝕刻掉未覆蓋在光電二極管區(qū)域的那部分多晶硅層1001。在多晶硅層1001定型與蝕刻的過程中，未被光刻膠保護(hù)的、位于下面的隔離絕緣層801也被蝕刻，從而形成側(cè)壁隔片。所得結(jié)果示于圖11中，該圖11也包括形成的填平絕緣層(planarizing insulator layer)1101。
上述內(nèi)容應(yīng)理解為這里所介紹的本發(fā)明的具體實(shí)施方案只是為了描述本發(fā)明，但是在不偏離本發(fā)明宗旨與范圍的情況下，可以進(jìn)行各種改進(jìn)和變換。
例如，可以將本發(fā)明的概念用于NPN PIN型光電二極管，其摻雜物類型可在附圖所示的內(nèi)容中進(jìn)行變換。具體地講，像素可采用p-溝道晶體管，光電二極管可由n-型基體(或N-阱)中的淺的P-區(qū)域形成。連接層可由N+摻雜的多晶硅層(粗糙的、半球狀顆粒的或者光滑的)形成。因此，本發(fā)明的方法和啟示也可以應(yīng)用于與上述描述和附圖所揭示的內(nèi)容具有相反極性的設(shè)備。而且，術(shù)語“粗糙的多晶硅”是指任何類型的基本上是粗糙表面的多晶硅。
因此，除權(quán)利要求之外，本發(fā)明不受其它內(nèi)容的限制。
權(quán)利要求
1.一種像素，其包括一位于半導(dǎo)體基體上的感光元件；以及一形成在所述感光元件頂部上的p-型摻雜多晶硅層。
2.如權(quán)利要求1所述的像素，其進(jìn)一步包括一位于所述感光元件與一浮動(dòng)節(jié)點(diǎn)之間的、可選擇性地將信號(hào)從所述感光元件傳輸至所述浮動(dòng)節(jié)點(diǎn)的傳輸晶體管；以及一被所述漂浮節(jié)點(diǎn)控制的放大晶體管。
3.如權(quán)利要求1所述的像素，其進(jìn)一步包括一位于所述感光元件和一節(jié)點(diǎn)之間、可選擇性地將所述節(jié)點(diǎn)恢復(fù)到一參考電壓的復(fù)位晶體管；以及一被所述節(jié)點(diǎn)控制的放大晶體管。
4.如權(quán)利要求1所述的像素，其中，所述的感光元件為光電二極管。
5.如權(quán)利要求1所述的像素，其中，所述的多晶硅層為粗糙的多晶硅層。
6.如權(quán)利要求1所述的像素，其中，所述的多晶硅層為半球狀顆粒的多晶硅層。
7.如權(quán)利要求1所述的像素，其中，所述像素集成于一CMOS圖像傳感器內(nèi)。
8.如權(quán)利要求1所述的像素，其中，所述像素集成于一CCD圖像傳感器內(nèi)。
9.如權(quán)利要求1所述的像素，其中，所述的像素為3T、4T、5T、6T或者7T結(jié)構(gòu)。
10.如權(quán)利要求1所述的像素，其中，所述的p-型摻雜多晶硅層是通過植入方式摻雜的。
11.如權(quán)利要求10所述的像素，其中，所述的植入使用的是硼、銦或者二氟化硼。
12.如權(quán)利要求1所述的像素，其中，所述的p-型摻雜多晶硅層是采用熱擴(kuò)散方法摻雜的。
13.一種像素，其包括一位于半導(dǎo)體基體上的感光元件；以及一形成在所述感光元件頂部上的粗糙的多晶硅層或半球狀顆粒的多晶硅層。
14.如權(quán)利要求13所述的像素，其進(jìn)一步包括一位于所述感光元件與浮動(dòng)節(jié)點(diǎn)之間的、可選擇性地將信號(hào)從所述感光元件傳輸至所述浮動(dòng)節(jié)點(diǎn)的傳輸晶體管；以及一被所述漂浮節(jié)點(diǎn)控制的放大晶體管。
15.如權(quán)利要求13所述的像素，其進(jìn)一步包括一位于所述感光元件和一節(jié)點(diǎn)之間、可選擇性地將所述節(jié)點(diǎn)恢復(fù)到一參考電壓的復(fù)位晶體管；以及一被所述節(jié)點(diǎn)控制的放大晶體管。
16.如權(quán)利要求13所述的像素，其中，所述的感光元件為光電二極管。
17.如權(quán)利要求13所述的像素，其中，所述的像素集成于一CMOS圖像傳感器內(nèi)。
18.如權(quán)利要求13所述的像素，其中，所述的像素集成于一CCD圖像傳感器內(nèi)。
19.如權(quán)利要求13所述的像素，其中，所述的像素為3T、4T、5T、6T或者7T結(jié)構(gòu)。
20.一種像素，其包括一位于半導(dǎo)體基體上的感光元件；以及一形成在所述感光元件頂部上的p-型摻雜的粗糙多晶硅層或半球狀顆粒多晶硅層。
21.如權(quán)利要求20所述的像素，其進(jìn)一步包括一位于所述感光元件與浮動(dòng)節(jié)點(diǎn)之間的、可選擇性地將信號(hào)從所述感光元件傳輸至所述浮動(dòng)節(jié)點(diǎn)的傳輸晶體管；以及一被所述漂浮節(jié)點(diǎn)控制的放大晶體管。
22.如權(quán)利要求20所述的像素，其進(jìn)一步包括一位于所述感光元件和一節(jié)點(diǎn)之間、可選擇性地將所述節(jié)點(diǎn)恢復(fù)到一參考電壓的復(fù)位晶體管；以及一被所述節(jié)點(diǎn)控制的放大晶體管。
23.如權(quán)利要求20所述的像素，其中，所述的感光元件為光電二極管。
24.如權(quán)利要求20所述的像素，其中，所述的像素集成于一CMOS圖像傳感器內(nèi)。
25.如權(quán)利要求20所述的像素，其中，所述的像素集成于一CCD圖像傳感器內(nèi)。
26.如權(quán)利要求20所述的像素，其中，所述的像素為3T、4T、5T、6T或者7T結(jié)構(gòu)。
27.如權(quán)利要求20所述的像素，其中，所述的p-型摻雜多晶硅層是通過植入方式摻雜的。
28.如權(quán)利要求27所述的像素，其中，所述的植入使用的是硼、銦或者二氟化硼。
29.如權(quán)利要求20所述的像素，其中，所述的p-型摻雜多晶硅層是采用熱擴(kuò)散方法摻雜的。
30.一種在p-型基體內(nèi)形成光電二極管的方法，其包括在所述的p-型基體內(nèi)形成N-區(qū)域；以及在所述的N-區(qū)域上形成多晶硅層。
31.如權(quán)利要求30所述的方法，其中，所述的多晶硅層為粗糙的多晶硅層或者半球狀顆粒的多晶硅層。
32.如權(quán)利要求30所述的方法，其進(jìn)一步包括形成一位于所述感光元件與浮動(dòng)節(jié)點(diǎn)之間的、可選擇性地將信號(hào)從所述感光元件傳輸至所述浮動(dòng)節(jié)點(diǎn)的傳輸晶體管；以及形成一被所述漂浮節(jié)點(diǎn)控制的放大晶體管。
33.如權(quán)利要求30所述的方法，其進(jìn)一步包括形成一位于所述感光元件和一節(jié)點(diǎn)之間、可選擇性地將所述節(jié)點(diǎn)恢復(fù)到一參考電壓的復(fù)位晶體管；以及形成一被所述節(jié)點(diǎn)控制的放大晶體管。
34.如權(quán)利要求30所述的方法，其中，在所述的多晶硅層形成過程中，采用p-型摻雜物就地?fù)诫s所述的多晶硅層。
35.如權(quán)利要求30所述的方法，其進(jìn)一步包括一個(gè)用p-型摻雜物摻雜所述多晶硅層的步驟。
36.一種在n-型基體內(nèi)形成光電二極管的方法，其包括在所述n-型基體內(nèi)形成P-區(qū)域；以及在所述的P-區(qū)域上形成多晶硅層。
37.如權(quán)利要求36所述的方法，其中，所述的多晶硅層為粗糙的多晶硅層或者半球狀顆粒的多晶硅層。
38.如權(quán)利要求36所述的方法，其中，在所述的多晶硅層形成過程中，采用n-型摻雜物就地?fù)诫s所述的多晶硅層。
39.如權(quán)利要求36所述的方法，其進(jìn)一步包括一個(gè)用n-型摻雜物摻雜所述多晶硅層的步驟。
40.一種像素，其包括一位于半導(dǎo)體基體上的感光元件；以及一形成在所述感光元件頂部上的n-型摻雜多晶硅層。
41.如權(quán)利要求40所述的像素，其中，所述的多晶硅層為粗糙的多晶硅層或者半球狀顆粒的多晶硅層。
42.一種像素，其包括一位于半導(dǎo)體基體上的感光元件；以及一形成在所述感光元件頂部上的n-型摻雜的粗糙多晶硅層或者半球狀顆粒多晶硅層。
43.如權(quán)利要求42所述的像素，其中，所述的n-型摻雜的粗糙的多晶硅層或者半球狀顆粒的多晶硅層為N+摻雜。
全文摘要
本發(fā)明公開了一種用于CMOS或者CCD圖像傳感器的像素，該像素包括一感光元件，如設(shè)在半導(dǎo)體基體內(nèi)的光電二極管。該像素還包括一多晶硅層，如設(shè)在光電二極管上方的P
文檔編號(hào)H01L21/822GK1819277SQ20051012660
公開日2006年8月16日 申請(qǐng)日期2005年12月1日 優(yōu)先權(quán)日2004年12月3日
發(fā)明者霍華德·E·羅德斯 申請(qǐng)人:豪威科技有限公司