專利名稱：半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，尤其涉及一種能防止噪聲干擾的半導(dǎo)體結(jié)構(gòu)。
背景技術(shù)：
因?yàn)樵诔笠?guī)模集成電路(Very Large Scale Integration，VLSI)和極大規(guī)模集成電路(Ultra Large Scale Integration，ULSI)中，集成電路之間的距離也越來越近，在集成電路之間所產(chǎn)生的電容耦合(capacitive coupling)會(huì)制造出一些噪聲或串?dāng)_的(cross-talk)信號(hào)。當(dāng)集成電路的尺寸一直下降，特征尺寸(critical dimension)也跟著變小，則相鄰集成電路之間的電容耦合和噪聲的問題，也就越嚴(yán)重了。
圖1所繪示為現(xiàn)有一種半導(dǎo)體結(jié)構(gòu)的上視圖。圖2所繪示為沿圖1中剖面線A-A’的剖面圖。
請同時(shí)參照圖1及圖2，在P型襯底100中具有P型井區(qū)102、集成電路區(qū)104、隔離結(jié)構(gòu)106、N型井區(qū)108及N型深井區(qū)110。目前常用的噪聲隔離設(shè)計(jì)方式為在集成電路區(qū)104外設(shè)置由N型井區(qū)108所形成的保護(hù)環(huán)(guard ring)或是在集成電路區(qū)下方形成N型深井區(qū)110的方式，來對噪聲進(jìn)行隔離。
然而，在操作頻率大于十億赫茲(GHz)時(shí)，在N型井區(qū)108與P型井區(qū)102之間、N型深井區(qū)110與P型井區(qū)102、N型深井區(qū)110與P型襯底100以及N型井區(qū)108與P型襯底100之間容易產(chǎn)生結(jié)電容(junctioncapacitance)。因此噪聲可通過在P型襯底100所產(chǎn)生的結(jié)電容耦合至集成電路區(qū)104中，而造成集成電路區(qū)104中整體噪聲增加，甚至對集成電路的運(yùn)作造成不良影響。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提供一種半導(dǎo)體結(jié)構(gòu)，能有效隔離噪聲，避免噪聲進(jìn)入集成電路區(qū)中。
本發(fā)明的另一目的是提供一種半導(dǎo)體結(jié)構(gòu)，可以避免集成電路受到噪聲干擾。
本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)，包括第一導(dǎo)電型襯底、第一導(dǎo)電型井區(qū)、集成電路區(qū)、隔離結(jié)構(gòu)及第二導(dǎo)電型摻雜區(qū)。第一導(dǎo)電型井區(qū)設(shè)置于第一導(dǎo)電型襯底中。集成電路區(qū)設(shè)置于第一導(dǎo)電型井區(qū)上。隔離結(jié)構(gòu)設(shè)置于第一導(dǎo)電型襯底中并環(huán)繞集成電路區(qū)。第二導(dǎo)電型摻雜區(qū)設(shè)置于第一導(dǎo)電型襯底中并環(huán)繞隔離結(jié)構(gòu)。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，還包括第二導(dǎo)電型井區(qū)，設(shè)置于第一導(dǎo)電型襯底中并環(huán)繞隔離結(jié)構(gòu)，且第二導(dǎo)電型摻雜區(qū)設(shè)置于第二導(dǎo)電型井區(qū)中。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，第二導(dǎo)電型摻雜區(qū)的摻雜濃度大于第二導(dǎo)電型井區(qū)。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，第二導(dǎo)電型摻雜區(qū)電性連接至一預(yù)設(shè)電壓。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，預(yù)設(shè)電壓包括接地。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，隔離結(jié)構(gòu)包括淺溝渠隔離結(jié)構(gòu)。
本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)，包括第一導(dǎo)電型襯底、第一導(dǎo)電型井區(qū)、集成電路區(qū)、隔離結(jié)構(gòu)、第二導(dǎo)電型井區(qū)、第二導(dǎo)電型摻雜區(qū)及第二導(dǎo)電型深井區(qū)。第一導(dǎo)電型井區(qū)設(shè)置于第一導(dǎo)電型襯底中。集成電路區(qū)設(shè)置于第一導(dǎo)電型井區(qū)上。隔離結(jié)構(gòu)設(shè)置于第一導(dǎo)電型襯底中并環(huán)繞集成電路區(qū)。第二導(dǎo)電型井區(qū)設(shè)置于第一導(dǎo)電型襯底中并環(huán)繞隔離結(jié)構(gòu)。第二導(dǎo)電型摻雜區(qū)設(shè)置于第二導(dǎo)電型井區(qū)中并環(huán)繞隔離結(jié)構(gòu)。第二導(dǎo)電型深井區(qū)設(shè)置于第一導(dǎo)電型井區(qū)下方的第一導(dǎo)電型襯底中并與第二導(dǎo)電型井區(qū)相連接。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，第二導(dǎo)電型摻雜區(qū)的摻雜濃度大于第二導(dǎo)電型井區(qū)。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，第二導(dǎo)電型摻雜區(qū)電性連接至一預(yù)設(shè)電壓。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，預(yù)設(shè)電壓包括接地。
依照本發(fā)明的一優(yōu)選實(shí)施例所述，在上述的半導(dǎo)體結(jié)構(gòu)中，隔離結(jié)構(gòu)包括淺溝渠隔離結(jié)構(gòu)。
由于本發(fā)明的半導(dǎo)體結(jié)構(gòu)中具有由第二導(dǎo)電型摻雜區(qū)所形成的保護(hù)環(huán)，可有效地避免噪聲進(jìn)入集成電路區(qū)中，因此集成電路能穩(wěn)定地進(jìn)行操作。此外，在本發(fā)明的半導(dǎo)體結(jié)構(gòu)中，第二導(dǎo)電型摻雜區(qū)可隔離大部分的噪聲，因此能降低經(jīng)由結(jié)電容而耦合至集成電路區(qū)中的噪聲。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1所繪示為現(xiàn)有一種半導(dǎo)體結(jié)構(gòu)的上視圖；圖2所繪示為沿圖1中剖面線A-A’的剖面圖；圖3所繪示為本發(fā)明一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的上視圖；圖4所繪示為沿圖3中剖面線B-B’的剖面圖；圖5所繪示為本發(fā)明另一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的上視圖；圖6所繪示為沿圖5中剖面線C-C’的剖面圖。
主要元件符號(hào)說明100P型襯底102P型井區(qū)104、204、304集成電路區(qū)106、206、306隔離結(jié)構(gòu)108N型井區(qū)110N型深井區(qū)200、300第一導(dǎo)電型襯底202、302第一導(dǎo)電型井區(qū)208、308第二導(dǎo)電型摻雜區(qū)210、310第二導(dǎo)電型井區(qū)312第二導(dǎo)電型深井區(qū)
具體實(shí)施例方式
圖3所繪示為本發(fā)明一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的上視圖。圖4所繪示為沿圖3中剖面線B-B’的剖面圖。
請同時(shí)參照圖3及圖4，半導(dǎo)體結(jié)構(gòu)包括第一導(dǎo)電型襯底200、第一導(dǎo)電型井區(qū)202、集成電路區(qū)204、隔離結(jié)構(gòu)206及第二導(dǎo)電型摻雜區(qū)208。
第一導(dǎo)電型襯底200例如是P型硅襯底。
第一導(dǎo)電型井區(qū)202設(shè)置于第一導(dǎo)電型襯底200中。第一導(dǎo)電型井區(qū)202例如是P型井區(qū)。第一導(dǎo)電型井區(qū)202的形成方法例如是以硼為摻雜劑對硅襯底進(jìn)行一離子注入工藝而形成。
集成電路區(qū)204設(shè)置于第一導(dǎo)電型井區(qū)202上。集成電路區(qū)204為形成集成電路(未繪示)的區(qū)域。集成電路區(qū)204中的集成電路例如是由電阻、電容、電感或金屬氧化物半導(dǎo)體等電路元件所組成。本領(lǐng)域技術(shù)人員可輕易得知集成電路可為存儲(chǔ)器電路、數(shù)字/模擬轉(zhuǎn)換電路或模擬/數(shù)字轉(zhuǎn)換電路等，于此不再贅述。
隔離結(jié)構(gòu)206設(shè)置于第一導(dǎo)電型襯底200中并環(huán)繞集成電路區(qū)204，可用以隔離集成電路區(qū)204與第一導(dǎo)電型襯底200上的其它半導(dǎo)體元件或是其它集成電路區(qū)。隔離結(jié)構(gòu)206例如是淺溝渠隔離結(jié)構(gòu)。隔離結(jié)構(gòu)206的材質(zhì)例如是氧化硅。
第二導(dǎo)電型摻雜區(qū)208設(shè)置于第一導(dǎo)電型襯底200中并環(huán)繞隔離結(jié)構(gòu)206。第二導(dǎo)電型摻雜區(qū)208例如是N型摻雜區(qū)。第二導(dǎo)電型摻雜區(qū)208的形成方法例如是以磷為摻雜劑進(jìn)行一離子注入工藝而形成。第二導(dǎo)電型摻雜區(qū)208例如是電性連接至一預(yù)設(shè)電壓，此預(yù)設(shè)電壓例如是接地。
此外，還可于第一導(dǎo)電型襯底200中設(shè)置第二導(dǎo)電型井區(qū)210，且第二導(dǎo)電型井區(qū)210環(huán)繞隔離結(jié)構(gòu)206，而第二導(dǎo)電型摻雜區(qū)208設(shè)置于第二導(dǎo)電型井區(qū)210中。第二導(dǎo)電型井區(qū)210例如是N型井區(qū)。第二導(dǎo)電型井區(qū)210的形成方法例如是以磷為摻雜劑進(jìn)行一離子注入工藝而形成。第二導(dǎo)電型摻雜區(qū)208的摻雜濃度例如是大于第二導(dǎo)電型井區(qū)210。
由于半導(dǎo)體結(jié)構(gòu)中具有由第二導(dǎo)電型井區(qū)210所形成的保護(hù)環(huán)及由第二導(dǎo)電型摻雜區(qū)208所形成的保護(hù)環(huán)，因此可有效地避免集成電路區(qū)204受到噪聲干擾。此外，大部分的噪聲都被第二導(dǎo)電型摻雜區(qū)208所隔離，因此可以減少經(jīng)由第一導(dǎo)電型襯底200中所產(chǎn)生的結(jié)電容耦合至集成電路區(qū)204中的噪聲。
圖5所繪示為本發(fā)明另一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的上視圖。圖6所繪示為沿圖5中剖面線C-C’的剖面圖。
請同時(shí)參照圖5及圖6，半導(dǎo)體結(jié)構(gòu)包括第一導(dǎo)電型襯底300、第一導(dǎo)電型并區(qū)302、集成電路區(qū)304、隔離結(jié)構(gòu)306、第二導(dǎo)電型摻雜區(qū)308、第二導(dǎo)電型井區(qū)310及第二導(dǎo)電型深井區(qū)312。
第一導(dǎo)電型襯底300例如是P型硅襯底。
第一導(dǎo)電型井區(qū)302設(shè)置于第一導(dǎo)電型襯底300中。第一導(dǎo)電型井區(qū)302例如是P型井區(qū)。第一導(dǎo)電型井區(qū)302的形成方法例如是以硼為摻雜劑對硅襯底進(jìn)行一離子注入工藝而形成。
集成電路區(qū)304設(shè)置于第一導(dǎo)電型井區(qū)302上。集成電路區(qū)304為形成集成電路(未繪示)的區(qū)域。集成電路區(qū)304中的集成電路例如是由電阻、電容、電感或金屬氧化物半導(dǎo)體等電路元件所組成。本領(lǐng)域技術(shù)人員可輕易得知集成電路可為存儲(chǔ)器電路、數(shù)字/模擬轉(zhuǎn)換電路或模擬/數(shù)字轉(zhuǎn)換電路等，于此不再贅述。
隔離結(jié)構(gòu)306設(shè)置于第一導(dǎo)電型襯底300中并環(huán)繞集成電路區(qū)304，可用以隔離集成電路區(qū)304與第一導(dǎo)電型襯底300上的其它半導(dǎo)體元件或是其它集成電路區(qū)。隔離結(jié)構(gòu)306例如是淺溝渠隔離結(jié)構(gòu)。隔離結(jié)構(gòu)306的材質(zhì)例如是氧化硅。
第二導(dǎo)電型井區(qū)310設(shè)置于第一導(dǎo)電型襯底300中并環(huán)繞隔離結(jié)構(gòu)306。第二導(dǎo)電型井區(qū)310例如是N型井區(qū)。第二導(dǎo)電型井區(qū)310的形成方法例如是以磷為摻雜劑進(jìn)行一離子注入工藝而形成。
第二導(dǎo)電型摻雜區(qū)308設(shè)置于第二導(dǎo)電型井區(qū)310中并環(huán)繞隔離結(jié)構(gòu)306。第二導(dǎo)電型摻雜區(qū)308例如是N型摻雜區(qū)。第二導(dǎo)電型摻雜區(qū)308的摻雜濃度例如是大于第二導(dǎo)電型井區(qū)310。第二導(dǎo)電型摻雜區(qū)308的形成方法例如是以磷為摻雜劑進(jìn)行一離子注入工藝而形成。第二導(dǎo)電型摻雜區(qū)308例如是電性連接至一預(yù)設(shè)電壓，此預(yù)設(shè)電壓例如是接地。
第二導(dǎo)電型深井區(qū)312設(shè)置于第一導(dǎo)電型井區(qū)302下方的第一導(dǎo)電型襯底300中并與第二導(dǎo)電型井區(qū)310相連接。第二導(dǎo)電型深井區(qū)312例如是N型深井區(qū)。第二導(dǎo)電型深井區(qū)312的形成方法例如是以磷為摻雜劑進(jìn)行一離子注入工藝而形成。
由于半導(dǎo)體結(jié)構(gòu)中具有由第二導(dǎo)電型井區(qū)310所形成的保護(hù)環(huán)、第二導(dǎo)電型深井區(qū)312及由第二導(dǎo)電型摻雜區(qū)308所形成的保護(hù)環(huán)，因此可有效地對噪聲進(jìn)行隔離，能抑制噪聲進(jìn)入集成電路區(qū)304中。此外，大部分的噪聲都被第二導(dǎo)電型摻雜區(qū)308所隔離，因此可減少通過在第一導(dǎo)電型襯底300中所產(chǎn)生的結(jié)電容而耦合至集成電路區(qū)304中的噪聲。
雖然上述各實(shí)施例中的第一導(dǎo)電型是以P型為例，而第二導(dǎo)電型是以N型為例，但是本領(lǐng)域技術(shù)人員藉由上述實(shí)施例的說明，可輕易將本發(fā)明應(yīng)用在第一導(dǎo)電型為N型且第二導(dǎo)電型為P型的情況，于此不再贅述。
綜上所述，本發(fā)明至少具有下列優(yōu)點(diǎn)1.本發(fā)明的半導(dǎo)體結(jié)構(gòu)中因?yàn)榫哂杏傻诙?dǎo)電型摻雜區(qū)所形成的保護(hù)環(huán)，因此可有效地避免集成電路受到噪聲干擾。
2.本發(fā)明的半導(dǎo)體結(jié)構(gòu)中因?yàn)榭捎行У馗綦x噪聲，因此集成電路能穩(wěn)定地進(jìn)行操作。
3.在本發(fā)明的半導(dǎo)體結(jié)構(gòu)中，第二導(dǎo)電型摻雜區(qū)可隔離大部分的噪聲，因此能降低經(jīng)由結(jié)電容而耦合至集成電路區(qū)中的噪聲。
雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括一第一導(dǎo)電型襯底；一第一導(dǎo)電型井區(qū)，設(shè)置于該第一導(dǎo)電型襯底中；一集成電路區(qū)，設(shè)置于該第一導(dǎo)電型井區(qū)上；一隔離結(jié)構(gòu)，設(shè)置于該第一導(dǎo)電型襯底中并環(huán)繞該集成電路區(qū)；以及一第二導(dǎo)電型摻雜區(qū)，設(shè)置于該第一導(dǎo)電型襯底中并環(huán)繞該隔離結(jié)構(gòu)。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括一第二導(dǎo)電型井區(qū)，設(shè)置于該第一導(dǎo)電型襯底中并環(huán)繞該隔離結(jié)構(gòu)，且該第二導(dǎo)電型摻雜區(qū)設(shè)置于該第二導(dǎo)電型井區(qū)中。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中該第二導(dǎo)電型摻雜區(qū)的摻雜濃度大于該第二導(dǎo)電型井區(qū)。
4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第二導(dǎo)電型摻雜區(qū)電性連接至一預(yù)設(shè)電壓。
5.如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中該預(yù)設(shè)電壓包括接地。
6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該隔離結(jié)構(gòu)包括淺溝渠隔離結(jié)構(gòu)。
7.一種半導(dǎo)體結(jié)構(gòu)，包括一第一導(dǎo)電型襯底；一第一導(dǎo)電型井區(qū)，設(shè)置于該第一導(dǎo)電型襯底中；一集成電路區(qū)，設(shè)置于該第一導(dǎo)電型井區(qū)上；一隔離結(jié)構(gòu)，設(shè)置于該第一導(dǎo)電型襯底中并環(huán)繞該集成電路區(qū)；一第二導(dǎo)電型井區(qū)，設(shè)置于該第一導(dǎo)電型襯底中并環(huán)繞該隔離結(jié)構(gòu)；一第二導(dǎo)電型摻雜區(qū)，設(shè)置于該第二導(dǎo)電型井區(qū)中并環(huán)繞該隔離結(jié)構(gòu)；以及一第二導(dǎo)電型深井區(qū)，設(shè)置于該第一導(dǎo)電型井區(qū)下方的該第一導(dǎo)電型襯底中并與該第二導(dǎo)電型井區(qū)相連接。
8.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中該第二導(dǎo)電型摻雜區(qū)的摻雜濃度大于該第二導(dǎo)電型井區(qū)。
9.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中該第二導(dǎo)電型摻雜區(qū)電性連接至一預(yù)設(shè)電壓。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該預(yù)設(shè)電壓包括接地。
11.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中該隔離結(jié)構(gòu)包括淺溝渠隔離結(jié)構(gòu)。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)，包括第一導(dǎo)電型襯底、第一導(dǎo)電型井區(qū)、集成電路區(qū)、隔離結(jié)構(gòu)及第二導(dǎo)電型摻雜區(qū)。第一導(dǎo)電型井區(qū)設(shè)置于第一導(dǎo)電型襯底中。集成電路區(qū)設(shè)置于第一導(dǎo)電型井區(qū)上。隔離結(jié)構(gòu)設(shè)置于第一導(dǎo)電型襯底中并環(huán)繞集成電路區(qū)。第二導(dǎo)電型摻雜區(qū)設(shè)置于第一導(dǎo)電型襯底中并環(huán)繞隔離結(jié)構(gòu)。
文檔編號(hào)H01L23/58GK1971911SQ200510126898
公開日2007年5月30日 申請日期2005年11月25日 優(yōu)先權(quán)日2005年11月25日
發(fā)明者許村來, 陳佑嘉 申請人:聯(lián)華電子股份有限公司