專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別是涉及包含對(duì)從電源系統(tǒng)流入的靜電放電(ESDelectrostatic discharge)的保護(hù)電路的半導(dǎo)體裝置。
背景技術(shù)：
近幾年，隨著半導(dǎo)體裝置多功能化的發(fā)展，在1個(gè)半導(dǎo)體裝置內(nèi)部具有多個(gè)電源系統(tǒng)，為與各個(gè)電源系統(tǒng)連接而把電路分割為多個(gè)來(lái)配置的場(chǎng)合增加了。作為這樣在多個(gè)電源系統(tǒng)中配置的場(chǎng)合有(1)1個(gè)半導(dǎo)體裝置使用多個(gè)電源電壓的場(chǎng)合；(2)由于模擬電路和數(shù)字電路混載，需要把噪聲多的數(shù)字系統(tǒng)的電源·接地(GND)與模擬系統(tǒng)的電源·接地(GND)隔離的場(chǎng)合；(3)為了節(jié)省功率而把暫時(shí)不使用的電路的電源關(guān)斷的場(chǎng)合等需要把該電路的電源與常時(shí)使用的電路的電源分離的場(chǎng)合，等等。
其次，說(shuō)明進(jìn)行在屬于這種多個(gè)電源系統(tǒng)的電路間的連接的場(chǎng)合的半導(dǎo)體裝置。圖12是以前的在屬于不同電源系統(tǒng)的電路間發(fā)送接收信號(hào)的半導(dǎo)體裝置的電路框圖(參照例如專利文獻(xiàn)1)。在圖12中，與第1電源系統(tǒng)相連的第1電路具有電源端子V11和接地端子G11，與第2電源系統(tǒng)相連的第2電路具有電源端子V12和接地端子G12。接地端子G11和接地端子G12通過(guò)保護(hù)元件PE10而連接。還有，在電源端子V11和接地端子G11間連接了ESD保護(hù)元件PE11，在電源端子V12和接地端子G12間連接了ESD保護(hù)元件PE12。第1電路包含從屬連接的PMOS晶體管MP11和NMOS晶體管MN11。還有，第2電路包含從屬連接的PMOS晶體管MP12和NMOS晶體管MN12。
其構(gòu)成為，在正常動(dòng)作時(shí)，第1電路中包含的PMOS晶體管MP11和NMOS晶體管MN11對(duì)第2電路中包含的PMOS晶體管MP12和NMOS晶體管MN12發(fā)送信號(hào)。即，PMOS晶體管MP11和NMOS晶體管MN11各自的漏極共同連接而與互相連接了的PMOS晶體管MP12和NMOS晶體管MN12的柵極連接。
在ESD試驗(yàn)等中施加ESD的場(chǎng)合，暫時(shí)把接地端子G12接地，向電源端子V11施加正電荷。由于施加ESD而向電源端子V11注入的電荷，主要通過(guò)ESD保護(hù)元件PE11，首先向與接地端子G11連接的接地布線GND11放電，此后經(jīng)由接地布線GND11而向接地布線GND12放電(路徑P11)。在該場(chǎng)合，理想的是，在電源布線VDD11～接地布線GND11、接地布線GND11～接地布線GND12上寄生的電阻成分無(wú)限接近零，幾乎沒有由于施加ESD而在電流流動(dòng)時(shí)產(chǎn)生的壓降，這是優(yōu)選的?？墒?，因?yàn)閷?shí)際上有ESD保護(hù)元件及電源布線VDD11、接地布線GND11、接地布線GND12的寄生電阻存在，所以電源布線VDD11的電位就會(huì)隨著施加ESD引起電流流動(dòng)而上升。而且，在從接地布線GND11到接地布線GND12的電流流動(dòng)的路徑上，布線布設(shè)在長(zhǎng)距離間，或者根據(jù)場(chǎng)合，在接地布線GND11和接地布線GND12間插入了保護(hù)元件PE10和電阻元件，因而布線和插入了的元件的電阻成分就會(huì)寄生。因此，與從電源布線VDD11到接地布線GND11，或從電源布線VDD12到接地布線GND12放電的場(chǎng)合相比，電源布線VDD11的電位就有進(jìn)一步上升的趨勢(shì)。
另一方面，在施加ESD時(shí)，除了施加管腳和接地管腳以外，其余全部懸浮。在施加在電源端子V11上的場(chǎng)合，PMOS晶體管MP11和NMOS晶體管MN11的柵極電極的電位懸浮，PMOS晶體管MP11成為導(dǎo)通狀態(tài)。在該狀態(tài)下向電源端子V11施加的電荷就通過(guò)PMOS晶體管MP11向NMOS晶體管MN12的柵極充電(路徑P12)。如上所述，一方接地端子G12接地，因而在NMOS晶體管MN12的柵極-源極/襯底(サブ)間就會(huì)最大加上電源布線VDD11-接地布線GND12間的電壓。
如上所述，電流經(jīng)由多個(gè)元件而流動(dòng)，因而電源布線VDD11的電位上升，電源布線VDD11-接地布線GND12間的電壓直接加在NMOS晶體管MN12的柵極氧化膜上。結(jié)果，NMOS晶體管MN12就有受到損傷的可能性。此處說(shuō)明了把接地端子G12接地，向電源端子V11施加了ESD時(shí)的動(dòng)作，不過(guò)，把電源端子V12接地，向電源端子V11施加了ESD時(shí)，也可能由于類似了的動(dòng)作而使PMOS晶體管MP12受到損傷。在最前端的LS1的制造工藝中預(yù)先進(jìn)行了細(xì)微化、低電壓化，NMOS晶體管MN12、PMOS晶體管MP12的柵極氧化膜的擊穿電壓變低了。因此，在上述不同電源系統(tǒng)間施加ESD，即使是低電壓也容易受到損傷。
作為減輕這種損傷的對(duì)策之一，有如圖13所示，插入作為用于保護(hù)NMOS晶體管MN12和PMOS晶體管MP12的柵極保護(hù)元件的NMOS晶體管MN13的方法(參照例如專利文獻(xiàn)2)。NMOS晶體管MN13在正常動(dòng)作時(shí)截止，對(duì)PMOS晶體管MP11、NMOS晶體管MN11向PMOS晶體管MP12、NMOS晶體管MN12發(fā)送信號(hào)的場(chǎng)合的信號(hào)傳遞不會(huì)帶來(lái)影響。在施加ESD時(shí)，把例如接地端子G12接地，向電源端子V11施加了ESD時(shí)，通過(guò)PMOS晶體管MP11，ESD的電荷向NMOS晶體管MN12的柵極充電，NMOS晶體管MN12的柵極的電位變高的話，NMOS晶體管MN13就會(huì)導(dǎo)通。因此，使得NMOS晶體管MN12的柵極的電位不變高到某個(gè)值以上而對(duì)電位進(jìn)行了限制，所以與圖12所示的電路相比，提高了對(duì)ESD的抗性。
專利文獻(xiàn)1特開平9-172146號(hào)公報(bào)(圖1)專利文獻(xiàn)2特開平8-37238號(hào)公報(bào)(圖7)發(fā)明內(nèi)容然而，流向圖13的NMOS晶體管MN13的電流(路徑P13)具有隨通過(guò)ESD保護(hù)元件PE11而放電的電流的路徑P11(即從電源端子V11通過(guò)ESD保護(hù)元件11流向接地布線GND11的路徑和從接地布線GND11流向接地布線GND12的路徑)的寄生電阻值變大，以及PMOS晶體管MP11的柵極寬度變大而增多的趨勢(shì)。因此，由于寄生電阻值大等電路條件，超過(guò)NMOS晶體管MN13的抗性的電流就會(huì)流入NMOS晶體管MN13，NMOS晶體管MN13本身有時(shí)就會(huì)受到損傷。
為了解決上述課題，本發(fā)明者發(fā)現(xiàn)，只要設(shè)置成在施加ESD時(shí)，與施加ESD伴隨的電流不從輸出側(cè)電路流出到輸入側(cè)電路的結(jié)構(gòu)即可，從而提出了本發(fā)明。
本發(fā)明的第1方面所涉及的半導(dǎo)體裝置，具有檢測(cè)出沖擊進(jìn)入了從外部供給的電源的布線中這一情況，在到內(nèi)部電路去的電源供給路徑和從所述內(nèi)部電路出來(lái)的信號(hào)輸出路徑之間進(jìn)行阻斷的電路。
本發(fā)明的第2方面所涉及的半導(dǎo)體裝置，具有由第1電源進(jìn)行電源供給，具有輸出節(jié)點(diǎn)的第1電路；具有與輸出節(jié)點(diǎn)連接的輸入節(jié)點(diǎn)的第2電路；以及插入在從第1電源的電源布線，經(jīng)由輸出節(jié)點(diǎn)，到輸入節(jié)點(diǎn)的路徑中，在正常動(dòng)作時(shí)短路，檢測(cè)出沖擊進(jìn)入了第1電源這一情況而把路徑阻斷的第1開關(guān)元件。
本發(fā)明的第3方面所涉及的半導(dǎo)體裝置，具有由第1電源進(jìn)行電源供給，具有輸出節(jié)點(diǎn)的第1電路；由第2電源進(jìn)行電源供給，具有與輸出節(jié)點(diǎn)連接的輸入節(jié)點(diǎn)的第2電路；以及插入在從第1電源的電源布線，經(jīng)由輸出節(jié)點(diǎn)，到輸入節(jié)點(diǎn)的路徑中，在正常動(dòng)作時(shí)短路，在第2電源的電源布線或接地布線為懸浮狀態(tài)時(shí)斷開，依此進(jìn)行動(dòng)作的第1開關(guān)元件。
根據(jù)本發(fā)明，在施加了ESD時(shí)，借助于開關(guān)元件，使得與施加ESD伴隨的電流不從輸出側(cè)流出到輸入側(cè)，因而進(jìn)一步提高了接收信號(hào)的電路側(cè)的ESD抗性。


圖1是本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體裝置的電路框圖。
圖2是表示反相器電路INV4的輸入輸出特性的圖。
圖3是在本發(fā)明的第1實(shí)施例中在接地布線間插入電阻元件的場(chǎng)合的電路框圖。
圖4是在本發(fā)明的第1實(shí)施例中使接地布線間短路的場(chǎng)合的電路框圖。
圖5是在本發(fā)明的第1實(shí)施例中對(duì)反相器電路INV2的輸入追加?xùn)艠O保護(hù)元件的場(chǎng)合的電路框圖。
圖6是在本發(fā)明的第1實(shí)施例中對(duì)反相器電路INV1的輸出追加開關(guān)元件的場(chǎng)合的電路框圖。
圖7是在本發(fā)明的第1實(shí)施例中對(duì)反相器電路INV2的輸入追加開關(guān)元件的場(chǎng)合的電路框圖。
圖8是本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體裝置的電路框圖。
圖9是本發(fā)明的第3實(shí)施例所涉及的半導(dǎo)體裝置的電路框圖。
圖10是本發(fā)明的第4實(shí)施例所涉及的半導(dǎo)體裝置的電路框圖。
圖11是本發(fā)明的第5實(shí)施例所涉及的半導(dǎo)體裝置的電路框圖。
圖12是以前的在屬于不同電源系統(tǒng)的電路間發(fā)送接收信號(hào)的半導(dǎo)體裝置的電路框圖。
圖13是以前的在屬于不同電源系統(tǒng)的電路間發(fā)送接收信號(hào)的另一半導(dǎo)體裝置的電路框圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體裝置，具有輸出電路(圖1的INV1)、輸入電路(圖1的INV2)和開關(guān)元件(圖1的MP5)。輸出電路為了從第1電源接受電源供給而與第1接地布線，即向被供給上述第1電源的電路提供接地電位的接地布線(圖1的GND1)連接，通過(guò)開關(guān)元件(圖1的MP5)而與第1電源布線(圖1的VDD1)連接。還有，輸入電路為了從第2電源接受電源供給而與第2接地布線，即向被供給上述第2電源的電路提供接地電位的接地布線(圖1的GND2)和第2電源布線(圖1的VDD2)連接，輸入節(jié)點(diǎn)與輸出電路的輸出節(jié)點(diǎn)連接。再有，第1接地布線和第2接地布線直接或通過(guò)電阻元件、保護(hù)元件(圖1的PE0)中的某個(gè)而共同連接。還有，對(duì)開關(guān)元件進(jìn)行控制，使其在正常動(dòng)作時(shí)短路，在第1電源布線上沖擊來(lái)到的場(chǎng)合，從第1電源布線斷開輸出電路。以下，就實(shí)施例，對(duì)于更具體的電路及其變形例詳細(xì)地進(jìn)行說(shuō)明。
實(shí)施例1圖1是本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體裝置的電路框圖。在圖1中，第1電源系統(tǒng)具有電源端子V1和接地端子G1，第2電源系統(tǒng)2具有電源端子V2和接地端子G2。在第1電源系統(tǒng)上具有ESD保護(hù)元件PE1、反相器電路INV1、與反相器電路INV1從屬連接的PMOS晶體管MP5、反相器電路INV4。在第2電源系統(tǒng)上具有ESD保護(hù)元件PE2、反相器電路INV2、反相器電路INV3。并且，接地端子G1和接地端子G2通過(guò)保護(hù)元件PE0而連接。
首先，對(duì)于屬于第1電源系統(tǒng)的電路進(jìn)行說(shuō)明。反相器電路INV1由從屬連接的PMOS晶體管MP1和NMOS晶體管MN1構(gòu)成。PMOS晶體管MP1的源極與PMOS晶體管MP5的漏極連接，PMOS晶體管MP5的源極通過(guò)電源布線VDD1而與電源端子V1連接。PMOS晶體管MP1的漏極與NMOS晶體管MN1的漏極連接，成為反相器電路INV1的輸出節(jié)點(diǎn)，與反相器電路INV2的輸入節(jié)點(diǎn)連接。NMOS晶體管MN1的源極通過(guò)接地布線GND1而與接地端子G1連接。PMOS晶體管MP1、NMOS晶體管MN1的柵極端子分別與屬于第1電源系統(tǒng)的未圖示的規(guī)定的電路元件連接。
反相器電路INV4由從屬連接的PMOS晶體管MP4和NMOS晶體管MN4構(gòu)成。PMOS晶體管MP4的源極通過(guò)電源布線VDD1而與電源端子V1連接。PMOS晶體管MP4的漏極與NMOS晶體管MN4的漏極連接，成為反相器電路INV4的輸出節(jié)點(diǎn)，與PMOS晶體管MP5的柵極連接。NMOS晶體管MN4的源極通過(guò)接地布線GND1而與接地端子G1連接。PMOS晶體管MP4、NMOS晶體管MN4的柵極共同連接，與反相器電路INV3的輸出節(jié)點(diǎn)連接。
此處，對(duì)于反相器電路INV4的輸入輸出特性進(jìn)行說(shuō)明。圖2是表示反相器電路INV4的輸入輸出特性的圖，相當(dāng)于特性曲線A。反相器電路INV4的輸入節(jié)點(diǎn)的電壓Vin，如后邊說(shuō)明的那樣，在正常動(dòng)作時(shí)為電源端子V2的電壓Vdd2，輸出節(jié)點(diǎn)的電壓Vout大體上為0。在施加ESD時(shí)電源端子V2懸浮的場(chǎng)合，反相器電路INV4的輸入節(jié)點(diǎn)的電壓Vin為電壓Vf，輸出節(jié)點(diǎn)的電壓Vout大體上為電壓Vdd1。一般反相器電路的輸入輸出特性相當(dāng)于特性曲線B。在特性曲線B中，在輸入節(jié)點(diǎn)懸浮的場(chǎng)合，輸出信號(hào)不一定確實(shí)為電壓Vdd1，因而對(duì)于反相器電路INV4，像特性曲線A那樣，閾值設(shè)定得高，這是優(yōu)選的。
其次，對(duì)于屬于第2電源系統(tǒng)的電路進(jìn)行說(shuō)明。反相器電路INV2由從屬連接的PMOS晶體管MP2和NMOS晶體管MN2構(gòu)成。PMOS晶體管MP2的源極通過(guò)電源布線VDD2而與電源端子V2連接。PMOS晶體管MP2的漏極與NMOS晶體管MN2的漏極連接，成為反相器電路INV2的輸出節(jié)點(diǎn)，與屬于第2電源系統(tǒng)的未圖示的規(guī)定的電路元件連接。NMOS晶體管MN2的源極通過(guò)接地布線GND2而與接地端子G2連接。PMOS晶體管MP2、NMOS晶體管MN2的柵極與反相器電路INV1的輸出節(jié)點(diǎn)連接。
反相器電路INV3由從屬連接的PMOS晶體管MP6和NMOS晶體管MN6構(gòu)成。PMOS晶體管MP6的源極通過(guò)電源布線VDD2而與電源端子V2連接。PMOS晶體管MP6的漏極與NMOS晶體管MN6的漏極連接，構(gòu)成反相器電路INV3的輸出節(jié)點(diǎn)，與反相器電路INV4輸入節(jié)點(diǎn)連接。NMOS晶體管MN6的源極通過(guò)接地布線GND2而與接地端子G2連接。PMOS晶體管MP6、NMOS晶體管MN6的柵極共同連接，通過(guò)接地布線GND2而與接地端子G2連接。
另外，反相器電路INV1、INV2、INV3、INV4不限于反相器電路，也可以用NAND門及NOR門、觸發(fā)器、電平變換器等邏輯門電路構(gòu)成同樣的電路。還有，電源布線VDD1和電源布線VDD2不必是同樣的電壓，可以是某個(gè)電壓比另一個(gè)高。
在上述構(gòu)成中，在正常動(dòng)作時(shí)，PMOS晶體管MP4和NMOS晶體管MN4的柵極的電位從由NMOS晶體管MN6和PMOS晶體管MP6構(gòu)成的反相器電路INV3供給電源布線VDD2的電位，反相器電路INV4向PMOS晶體管MP5的柵極供給接地布線GND1的電位。結(jié)果，PMOS晶體管MP5成為導(dǎo)通狀態(tài)，反相器電路INV1就能向反相器電路INV2發(fā)送信號(hào)。
在施加ESD的場(chǎng)合，暫時(shí)把接地端子G2接地，向電源端子V1施加正電荷的話，電源布線VDD2的電位就會(huì)懸浮。因此，反相器電路INV4向PMOS晶體管MP5的柵極供給電源布線VDD1的電位，PMOS晶體管MP5截止。因此，施加電源布線VDD1的電位而向PMOS晶體管MP2、NMOS晶體管MN2的柵極充電的電流(路徑P2)就不會(huì)流過(guò)。因此，在PMOS晶體管MP2、NMOS晶體管MN2的柵極電極達(dá)到破壞電壓之前，ESD保護(hù)元件PE1、保護(hù)元件PE0就從接地布線GND1通過(guò)接地布線GND2而對(duì)電荷進(jìn)行放電(路徑P1)，防止了PMOS晶體管MP2、NMOS晶體管MN2遭到破壞。
還有，在圖1中在接地布線GND1和接地布線GND2之間插入了保護(hù)元件PE0，不過(guò)，如圖3所示，在接地布線GND1和接地布線GND2間插入電阻元件R，或如圖4所示，在用布線短路接地布線GND1和接地布線GND2(包含進(jìn)行短路的布線的布線電阻)的場(chǎng)合，也可以采用本發(fā)明的保護(hù)方法。
再有，圖5是對(duì)反相器電路INV2的輸入追加作為柵極保護(hù)元件的NMOS晶體管MN3而構(gòu)成的電路的框圖。在圖5中，NMOS晶體管MN3的漏極與NMOS晶體管MN2、PMOS晶體管MP2的柵極連接，源極和柵極與接地布線GND2連接。NMOS晶體管MN3在加上規(guī)定值以上的電壓時(shí)導(dǎo)通，防止對(duì)NMOS晶體管MN2、PMOS晶體管MP2的柵極施加過(guò)大的電壓。在施加ESD時(shí)，PMOS晶體管MP5截止，從而能進(jìn)一步提高反相器電路INV2的輸入節(jié)點(diǎn)處的ESD抗性。另外，也可以使用二極管等在加上規(guī)定值以上的電壓時(shí)導(dǎo)通的元件來(lái)代替NMOS晶體管MN3，構(gòu)成柵極保護(hù)元件。
還有，圖6是對(duì)圖1中的反相器電路INV1的輸出節(jié)點(diǎn)追加NMOS晶體管MN5而構(gòu)成的電路的框圖。在圖6中，NMOS晶體管MN5的漏極與反相器電路INV1的輸出節(jié)點(diǎn)連接，源極與接地布線GND1連接，柵極與反相器電路INV4的輸出節(jié)點(diǎn)連接。在正常動(dòng)作時(shí)NMOS晶體管MN5截止，對(duì)從反相器電路INV1向反相器電路INV4的信號(hào)傳送不會(huì)帶來(lái)絲毫影響。在施加ESD時(shí)電源布線VDD2懸浮，因而NMOS晶體管MN5導(dǎo)通，PMOS晶體管MP5截止。這樣，就能把反相器電路INV2的輸入節(jié)點(diǎn)的電位控制得更低，從而能進(jìn)一步提高PMOS晶體管MP2、NMOS晶體管MN2的ESD抗性。
再有，圖7是對(duì)圖1中的反相器電路INV2的輸入節(jié)點(diǎn)追加NMOS晶體管MN8而構(gòu)成的電路的框圖。在圖7中，NMOS晶體管MN8的漏極與反相器電路INV2的輸入節(jié)點(diǎn)連接，源極與接地布線GND2連接，柵極與反相器電路INV4的輸出節(jié)點(diǎn)連接。在正常動(dòng)作時(shí)NMOS晶體管MN8截止，對(duì)從反相器電路INV1向反相器電路INV4的信號(hào)傳送不會(huì)帶來(lái)絲毫影響。在施加ESD時(shí)電源布線VDD2懸浮，因而NMOS晶體管MN8導(dǎo)通，PMOS晶體管MP5截止。這樣，就能把反相器電路INV2的輸入節(jié)點(diǎn)的電位控制得更低，從而進(jìn)一步提高PMOS晶體管MP2、NMOS晶體管MN2的ESD抗性。
另外，在實(shí)施例1中，還要考慮在從電源布線VDD2對(duì)接地布線GND1施加了ESD的場(chǎng)合，對(duì)反相器電路INV4的輸入節(jié)點(diǎn)注入電荷而造成破壞的可能性。因此，在從反相器電路INV3的輸出端子到反相器電路INV4的輸入端子間插入電阻元件，或?qū)τ跇?gòu)成反相器電路INV4的PMOS晶體管MP4、NMOS晶體管MN4使用柵極氧化膜耐壓大的元件等，這是優(yōu)選實(shí)施的對(duì)策。因?yàn)榉聪嗥麟娐稩NV4不是把高速信號(hào)傳遞作為目的東西，所以即使增大反相器電路INV4和反相器電路INV2間的布線等的電阻值也沒有問(wèn)題。
在以上的說(shuō)明中，對(duì)于電源布線VDD1和電源布線VDD2是屬于不同系統(tǒng)的電源系統(tǒng)而被隔離的東西進(jìn)行了說(shuō)明?？墒牵陔娫床季€VDD1和電源布線VDD2屬于同一電源系統(tǒng)，對(duì)電源端子V1施加ESD的場(chǎng)合，也同樣能提高輸入側(cè)電路的ESD抗性。即，PMOS晶體管MP5截止，向PMOS晶體管MP2、NMOS晶體管MN2的柵極充電的電流不會(huì)流過(guò)。因此，能防止PMOS晶體管MP2、NMOS晶體管MN2遭受破壞。此處，即使是在同一電源內(nèi)應(yīng)用的場(chǎng)合，反相器電路INV3也與另外的電源系統(tǒng)連接，這是優(yōu)選的。這是因?yàn)?，另外的電源系統(tǒng)成為懸浮，就能使得反相器電路INV4向PMOS晶體管MP5的柵極供給電源布線VDD1的電位，PMOS晶體管MP5確實(shí)截止。
實(shí)施例2圖8是本發(fā)明所涉及的第2實(shí)施例的半導(dǎo)體裝置的電路框圖。在圖8中，與圖1相同的標(biāo)號(hào)表示同一物，省略其說(shuō)明。在圖8中，省略了圖1中的反相器電路INV3，反相器電路INV4的輸入節(jié)點(diǎn)通過(guò)電阻r而與電源布線VDD2連接，這一點(diǎn)與圖1不同。在施加ESD時(shí)，與實(shí)施例1同樣，電源布線VDD2懸浮，反相器電路INV4，如圖2表示的特性那樣，向PMOS晶體管MP5的柵極供給電源布線VDD1的電位，PMOS晶體管MP5截止。這樣就能阻止與對(duì)反相器電路INV2的輸入節(jié)點(diǎn)施加ESD伴隨的電荷流入，提高反相器電路INV2的ESD抗性。
實(shí)施例3圖9是本發(fā)明所涉及的第3實(shí)施例的半導(dǎo)體裝置的電路框圖。在圖9中，與圖1相同的標(biāo)號(hào)表示同一物，省略其說(shuō)明。在圖9中，省略了圖1中的反相器電路INV3，反相器電路INV4的輸入節(jié)點(diǎn)通過(guò)電阻元件r而與端子V0連接，這一點(diǎn)與圖1不同。端子V0是不屬于第1電源系統(tǒng)(包含電源端子V1)和第2電源系統(tǒng)(包含電源端子V2)中的任意一個(gè)的端子，在正常動(dòng)作時(shí)供給規(guī)定的電源電壓，在施加ESD時(shí)懸浮。在施加ESD時(shí)電源端子V0懸浮，與實(shí)施例2同樣，反相器電路INV4向PMOS晶體管MP5的柵極供給電源布線VDD1的電位，PMOS晶體管MP5截止。這樣就能阻止與對(duì)反相器電路INV2的輸入節(jié)點(diǎn)施加ESD伴隨的電荷流入，提高反相器電路INV2的ESD抗性。
實(shí)施例4圖10是本發(fā)明所涉及的第4實(shí)施例的半導(dǎo)體裝置的電路框圖。在圖10中，與圖1相同的標(biāo)號(hào)表示同一物，省略其說(shuō)明。在圖10中，省略了圖1中的反相器電路INV3，新追加了具有電源端子V3和接地端子G3的第3電源系統(tǒng)。在第3電源系統(tǒng)中具有ESD保護(hù)元件PE3、反相器電路INV6。反相器電路INV6由從屬連接的PMOS晶體管MP7和NMOS晶體管MN7構(gòu)成。PMOS晶體管MP7的源極通過(guò)電源布線VDD3而與電源端子V3連接。PMOS晶體管MP7的漏極與NMOS晶體管MN7的漏極連接而成為反相器電路INV6的輸出節(jié)點(diǎn)，與反相器電路INV4的輸入節(jié)點(diǎn)連接。NMOS晶體管MN7的源極通過(guò)接地布線GND3而與接地端子G3連接。PMOS晶體管MP7、NMOS晶體管MN7的柵極共同連接，通過(guò)接地布線GND3而與接地端子G3連接。
在以上的構(gòu)成中，電源端子V3在正常動(dòng)作時(shí)供給規(guī)定的電源電壓，在施加ESD時(shí)懸浮。在施加ESD時(shí)電源端子V3懸浮，反相器電路INV4，與實(shí)施例3同樣，向PMOS晶體管MP5的柵極供給電源布線VDD1的電位，PMOS晶體管MP5截止。這樣就能阻止與對(duì)反相器電路INV2的輸入節(jié)點(diǎn)施加ESD伴隨的電荷流入，進(jìn)一步提高反相器電路INV2的ESD抗性。
實(shí)施例5圖11是本發(fā)明所涉及的第5實(shí)施例的半導(dǎo)體裝置的電路框圖。在圖11中，與圖1相同的標(biāo)號(hào)表示同一物，省略其說(shuō)明。在圖11中，省略了圖1中的PMOS晶體管MP5，在反相器INV1的輸出節(jié)點(diǎn)和反相器INV2的輸入節(jié)點(diǎn)之間新插入了傳輸門TG1。傳輸門TG1是由NMOS晶體管MN8和PMOS晶體管MP8構(gòu)成的開關(guān)元件，一端與反相器INV1的輸出節(jié)點(diǎn)連接，另一端與反相器INV2的輸入節(jié)點(diǎn)連接。PMOS晶體管MP8的柵極與反相器INV4的輸出節(jié)點(diǎn)連接，NMOS晶體管MN8的柵極與反相器INV3的輸入節(jié)點(diǎn)(反相器INV4的輸入節(jié)點(diǎn))連接。還有，PMOS晶體管MP1的源極與電源布線VDD1直接連接。
在以上的電路構(gòu)成中，在正常動(dòng)作時(shí)，PMOS晶體管MP4和NMOS晶體管MN4的柵極的電位從由NMOS晶體管MN6和PMOS晶體管MP6構(gòu)成的反相器電路INV3供給電源布線VDD2的電位，NMOS晶體管MN8導(dǎo)通。還有，反相器電路INV4向PMOS晶體管MP8的柵極供給接地布線GND1的電位。結(jié)果，PMOS晶體管MP8就會(huì)導(dǎo)通。即傳輸門TG1成為導(dǎo)通狀態(tài)，反相器電路INV1就可以向反相器電路INV2發(fā)送信號(hào)。
在施加ESD的場(chǎng)合，暫時(shí)把接地端子G2接地，向電源端子V1施加正電荷的話，電源布線VDD2的電位就會(huì)懸浮。因此，NMOS晶體管MN8截止，反相器電路INV4向PMOS晶體管MP8的柵極供給電源布線VDD1的電位，PMOS晶體管MP8截止(傳輸門TG1成為截止?fàn)顟B(tài))。因此，與實(shí)施例1同樣，即使施加了電源布線VDD1的電位，向PMOS晶體管MP2、NMOS晶體管MN2的柵極充電的電流也不會(huì)流過(guò)，能防止PMOS晶體管MP2、NMOS晶體管MN2受到損傷。反相器電路INV4供給由疊加在電源布線VDD1上的沖擊電壓使傳輸門TG1的PMOS晶體管MP8截止的柵極電壓。換句話說(shuō)，反相器電路INV4把檢測(cè)出疊加在電源布線VDD1上的沖擊電壓的電壓供給PMOS晶體管MP8，這樣，PMOS晶體管MP8就成為在到反相器電路INV1的電源供給路徑和其信號(hào)輸出路徑之間進(jìn)行阻斷的電路。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于具有檢測(cè)出沖擊進(jìn)入了從外部供給的電源的布線中這一情況，在到內(nèi)部電路去的電源供給路徑和從所述內(nèi)部電路出來(lái)的信號(hào)輸出路徑之間進(jìn)行阻斷的電路。
2.一種半導(dǎo)體裝置，其特征在于具有由第1電源進(jìn)行電源供給，具有輸出節(jié)點(diǎn)的第1電路；具有與所述輸出節(jié)點(diǎn)連接的輸入節(jié)點(diǎn)的第2電路；以及插入在從所述第1電源的電源布線，經(jīng)由所述輸出節(jié)點(diǎn)，到所述輸入節(jié)點(diǎn)的路徑中，在正常動(dòng)作時(shí)短路，檢測(cè)出沖擊進(jìn)入了所述第1電源中這一情況而把所述路徑阻斷的第1開關(guān)元件。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，所述第2電路由第2電源進(jìn)行電源供給，向被供給所述第1電源的電路提供接地電位的第1接地布線和向被供給所述第2電源的電路提供接地電位的第2接地布線直接或通過(guò)電阻器、第1保護(hù)元件中的任意一個(gè)而共同連接。
4.一種半導(dǎo)體裝置，其特征在于具有由第1電源進(jìn)行電源供給，具有輸出節(jié)點(diǎn)的第1電路；由第2電源進(jìn)行電源供給，具有與所述輸出節(jié)點(diǎn)連接的輸入節(jié)點(diǎn)的第2電路；以及插入在從第1電源的電源布線，經(jīng)由所述輸出節(jié)點(diǎn)，到所述輸入節(jié)點(diǎn)的路徑中，在正常動(dòng)作時(shí)短路，在所述第2電源的電源布線或接地布線為懸浮狀態(tài)時(shí)斷開，依此進(jìn)行動(dòng)作的第1開關(guān)元件。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述第1電源的接地布線和所述第2電源的接地布線直接或通過(guò)電阻器、第1保護(hù)元件中的任意一個(gè)而共同連接。
6.根據(jù)權(quán)利要求2或4所述的半導(dǎo)體裝置，其特征在于，所述第1開關(guān)元件插入在所述第1電源的電源布線和所述第1電路之間。
7.根據(jù)權(quán)利要求2或4所述的半導(dǎo)體裝置，其特征在于，所述第1開關(guān)元件插入在所述輸出節(jié)點(diǎn)和所述輸入節(jié)點(diǎn)之間。
8.根據(jù)權(quán)利要求2或4所述的半導(dǎo)體裝置，其特征在于，在所述第1電源的電源布線和所述第1電源的接地布線之間還具有第2保護(hù)元件。
9.根據(jù)權(quán)利要求2或4所述的半導(dǎo)體裝置，其特征在于，在所述輸入節(jié)點(diǎn)和所述第2電源的接地布線之間還具有第3保護(hù)元件。
10.根據(jù)權(quán)利要求3～9中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，在所述輸出節(jié)點(diǎn)和所述第1電源的接地布線之間還具有進(jìn)行與所述第1開關(guān)元件相反的開關(guān)動(dòng)作的第2開關(guān)元件。
11.根據(jù)權(quán)利要求3～9中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，在所述輸入節(jié)點(diǎn)和所述第2電源的接地布線之間還具有進(jìn)行與所述第1開關(guān)元件相反的開關(guān)動(dòng)作的第2開關(guān)元件。
12.根據(jù)權(quán)利要求3～11中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具有由所述第1電源進(jìn)行電源供給的第1反相器電路；以及由所述第2電源進(jìn)行電源供給的第2反相器電路，所述第1開關(guān)元件是場(chǎng)效應(yīng)晶體管，所述第2反相器電路的輸入與所述第2電源的接地布線連接，所述第2反相器電路的輸出與所述第1反相器電路的輸入連接，所述第1反相器電路的輸出與所述場(chǎng)效應(yīng)晶體管的柵極連接。
13.根據(jù)權(quán)利要求3～11中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具有由所述第1電源進(jìn)行電源供給的第1反相器電路，所述第1開關(guān)元件是場(chǎng)效應(yīng)晶體管，所述第1反相器電路的輸入與所述第2電源連接，所述第1反相器電路的輸出與所述場(chǎng)效應(yīng)晶體管的柵極連接。
14.根據(jù)權(quán)利要求3～11中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具有由所述第1電源進(jìn)行電源供給的第1反相器電路，所述第1開關(guān)元件是場(chǎng)效應(yīng)晶體管，所述第1反相器電路的輸入通過(guò)電阻器而與在正常動(dòng)作時(shí)供給規(guī)定的電壓的端子連接，所述第1反相器電路的輸出與所述場(chǎng)效應(yīng)晶體管的柵極連接。
15.根據(jù)權(quán)利要求3～11中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具有由所述第1電源進(jìn)行電源供給的第1反相器電路；以及由第3電源進(jìn)行電源供給的第2反相器電路，所述第1開關(guān)元件是場(chǎng)效應(yīng)晶體管，所述第2反相器電路的輸入與所述第3電源的接地布線連接，所述第2反相器電路的輸出與所述第1反相器電路的輸入連接，所述第1反相器電路的輸出與所述場(chǎng)效應(yīng)晶體管的柵極連接。
16.根據(jù)權(quán)利要求12～15中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，所述第1反相器電路的作用是使所述場(chǎng)效應(yīng)晶體管在正常動(dòng)作時(shí)導(dǎo)通，在施加ESD(electrostatic discharge)時(shí)截止。
全文摘要
一種半導(dǎo)體裝置，使接受信號(hào)的電路側(cè)的ESD抗性進(jìn)一步提高。反相器電路(INV1)為了電源供給而與接地布線(GND1)連接，通過(guò)PMOS晶體管(MP5)而與電源布線(VDD1)連接。反相器電路(INV2)為了電源供給而與接地布線(GND2)和電源布線(VDD2)連接，輸入節(jié)點(diǎn)與反相器電路(INV1)的輸出節(jié)點(diǎn)連接。還有，接地布線(GND1)和接地布線(GND2)通過(guò)保護(hù)元件(PE0)而連接。在正常動(dòng)作時(shí)，反相器電路(INV3)的輸出為H電平，反相器電路(INV4)的輸出為L(zhǎng)電平，PMOS晶體管(MP5)導(dǎo)通。在施加ESD時(shí)，電源布線(VDD2)懸浮，反相器電路(INV4)的輸出為H電平，PMOS晶體管(MP5)截止，與施加ESD伴隨的電流不會(huì)流入反相器電路(INV2)中。
文檔編號(hào)H01L27/088GK1783491SQ20051012722
公開日2006年6月7日 申請(qǐng)日期2005年11月25日 優(yōu)先權(quán)日2004年11月26日
發(fā)明者入野仁 申請(qǐng)人:恩益禧電子股份有限公司