專利名稱：內(nèi)連線結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)及其制造方法，尤其涉及一種內(nèi)連線結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)的蓬勃發(fā)展，為了能夠在一塊芯片上制作更多的元件，亦即提高元件的集成度，元件的線寬也必須愈益縮減。如此一來，會(huì)使得半導(dǎo)體后段工藝的金屬內(nèi)連線的工藝裕度(Process Window)大幅縮減。尤其是在形成接觸窗/介層窗開口的時(shí)候，由于開口的深寬比(Aspect Ratio)相當(dāng)高，往往會(huì)使得內(nèi)連線的工藝產(chǎn)生許多問題。
請(qǐng)參考圖1的現(xiàn)有MOS晶體管接觸窗的剖面示意圖。此接觸窗150位于兩MOS晶體管110與120之間，且電性連接二者所共用的源/漏極區(qū)130，其中MOS晶體管110與120被介電層140所覆蓋，而接觸窗插塞150位于介電層140中。當(dāng)工藝的線寬愈小時(shí)，接觸窗開口145的寬度會(huì)愈小，但介電層140卻必須有一定的厚度，所以接觸窗開口145的深寬比(AspectRatio)會(huì)愈高。如此一來，在蝕刻接觸窗開口145時(shí)，往往會(huì)發(fā)生接觸窗開口145底部的介電層140蝕刻不完全的現(xiàn)象，而可能會(huì)導(dǎo)致斷路(Open)的問題。此外，高深寬比還會(huì)導(dǎo)致導(dǎo)電材料溝填(Gap-Filling)的過程中產(chǎn)生孔洞(Void)。這些問題都會(huì)造成元件的可靠度下降，而降低產(chǎn)品的良率。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提供一種內(nèi)連線結(jié)構(gòu)，可以有效解決接觸窗/介層窗開口的高深寬比的問題，使得元件的可靠度及產(chǎn)品良率得以提升。
本發(fā)明的另一目的是提供一種內(nèi)連線結(jié)構(gòu)的制造方法，其是用來制造上述本發(fā)明的內(nèi)連線結(jié)構(gòu)。
本發(fā)明的內(nèi)連線結(jié)構(gòu)位于襯底上，此襯底上包括一導(dǎo)電部。此內(nèi)連線結(jié)構(gòu)至少包括介電層、復(fù)合插塞與導(dǎo)線。其中，介電層配置于襯底上，且覆蓋住導(dǎo)電部。復(fù)合插塞配置于介電層中以電性連接導(dǎo)電部，且由下而上包括第一插塞與第二插塞，此第二插塞與第一插塞的材質(zhì)不同或關(guān)鍵尺寸不同。導(dǎo)線配置于介電層上，且電性連接復(fù)合插塞。
依照本發(fā)明的實(shí)施例所述的內(nèi)連線結(jié)構(gòu)，上述第一插塞的深寬比例如小于等于3，其材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金。上述第二插塞的材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金。
依照本發(fā)明的實(shí)施例所述的內(nèi)連線結(jié)構(gòu)，上述介電層例如是由襯底起包括下介電層與上介電層，且第一插塞位于下介電層中，第二插塞位于上介電層中，其中上介電層的材質(zhì)例如是低介電材料。此時(shí)上述內(nèi)連線結(jié)構(gòu)可還包括一層保護(hù)層，配置于下介電層與上介電層之間。此保護(hù)層的材質(zhì)例如是氮化硅、碳化硅、氮氧化硅或碳氮化硅。
依照本發(fā)明的實(shí)施例所述的內(nèi)連線結(jié)構(gòu)，上述復(fù)合插塞與介電層、導(dǎo)電部之間還可包括一阻障層，其材質(zhì)例如是鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或鈦鎢合金。
依照本發(fā)明的實(shí)施例所述的內(nèi)連線結(jié)構(gòu)，上述導(dǎo)電部例如是摻雜區(qū)、柵極、摻雜區(qū)與柵極的組合，或是導(dǎo)線。
本發(fā)明提出的一種內(nèi)連線的制造方法，是先提供一襯底，其上已形成有一導(dǎo)電部，再于襯底上形成下介電層，以覆蓋住導(dǎo)電部。接著，于下介電層中形成第一插塞以電性連接導(dǎo)電部，再于下介電層與第一插塞上形成上介電層。然后，于上介電層中形成第二插塞與導(dǎo)線，其中第二插塞位于第一插塞與導(dǎo)線之間，以電性連接此二者。
依照本發(fā)明的實(shí)施例所述的內(nèi)連線的制造方法，上述第一插塞的深寬比例如小于等于3，其材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金。
依照本發(fā)明的實(shí)施例所述的內(nèi)連線的制造方法，上述上介電層例如是由下而上包括第一介電層、蝕刻中止層與第二介電層。其中，第一介電層與第二介電層的材質(zhì)例如是低介電材料，蝕刻終止層的材質(zhì)則例如是氮化硅、碳化硅、氮氧化硅或碳氮化硅。
依照本發(fā)明的實(shí)施例所述的內(nèi)連線的制造方法，于上介電層中形成第二插塞與導(dǎo)線的方法例如是先于上介電層中形成一雙重鑲嵌開口，其包括暴露出第一插塞的介層窗開口與通過介層窗開口上方的導(dǎo)線溝渠。接著，于上介電層上形成一層導(dǎo)體層填滿雙重鑲嵌開口，再移除雙重鑲嵌開口以外的導(dǎo)體層，其方法例如是化學(xué)機(jī)械拋光法。另外，在上介電層形成之后、雙重鑲嵌開口形成之前，還可在上介電層上形成用來定義雙重鑲嵌開口的一硬掩模層。
由于本發(fā)明將插塞分成兩個(gè)階段形成，而各階段中開口的深寬比皆大幅降低，故蝕刻與溝填開口的工藝裕度得以提高，而可降低斷路發(fā)生的機(jī)率。因此，本發(fā)明可以增加元件可靠度，達(dá)成提升產(chǎn)品良率的效果。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖詳細(xì)說明如下。


圖1是現(xiàn)有MOS晶體管接觸窗的剖面示意圖；圖2是本發(fā)明實(shí)施例的內(nèi)連線結(jié)構(gòu)的剖面示意圖；圖3A～3E是本發(fā)明實(shí)施例的內(nèi)連線工藝的示意圖。
主要元件符號(hào)說明100、200、300襯底110、120MOS晶體管130、215、315源/漏極區(qū)140、221、240、339、343介電層145接觸窗開口150接觸窗插塞201、301隔離結(jié)構(gòu)210、310半導(dǎo)體元件211、311柵介電層213、313柵極217、317金屬硅化物層219、319間隙壁220、320、341蝕刻終止層222、321下介電層223、337保護(hù)層225上介電層230復(fù)合插塞
231第一插塞235第二插塞237、239、331、359阻障層250導(dǎo)線323、347硬掩模層325圖案化光致抗蝕劑層327開口333、360導(dǎo)體層335第一插塞345頂蓋層350雙重鑲嵌開口355導(dǎo)線溝渠357介層窗開口具體實(shí)施方式
圖2是本發(fā)明實(shí)施例的內(nèi)連線結(jié)構(gòu)的剖面示意圖。此內(nèi)連線結(jié)構(gòu)位于具有隔離結(jié)構(gòu)201與多個(gè)半導(dǎo)體元件210的襯底200上，其中每一個(gè)半導(dǎo)體元件210例如是包括柵介電層211、柵極213與源/漏極區(qū)215的MOS晶體管。柵介電層211與柵極213依序配置于襯底200上，其中柵介電層211的材質(zhì)例如是氧化硅，柵極213的材質(zhì)例如是摻雜多晶硅或金屬等導(dǎo)體材料。源/漏極區(qū)215配置于柵極213兩側(cè)下方的襯底200中，且摻雜有P或N型摻雜劑。柵極213上例如還設(shè)有金屬硅化物層217，其材質(zhì)例如是硅化鈦、硅化鈷、硅化鎳或硅化鉑等。柵極213側(cè)壁例如還設(shè)有間隙壁219，其材質(zhì)例如是氧化硅等絕緣材料。半導(dǎo)體元件210上還可包括蝕刻中止層220，例如是氮化硅層。
上述結(jié)構(gòu)上設(shè)置有一層介電層221，其覆蓋住半導(dǎo)體元件210，且其中設(shè)置有復(fù)合插塞230，與半導(dǎo)體元件210的導(dǎo)電部電性連接。此處所謂導(dǎo)電部包括源/漏極215與柵極213，而復(fù)合插塞230例如是同時(shí)連接一源/漏極區(qū)215與一柵極213的共享接觸窗插塞(Share Contact Plug)，如圖2所示，或是僅連接源/漏極區(qū)215或柵極213的接觸窗。
介電層221可以分為下介電層222與上介電層225；同時(shí)，復(fù)合插塞230例如是分為上下兩部分。其中，下層的第一插塞231位于下介電層222中，上層的第二插塞235位于上介電層225中，且第一插塞231與第二插塞235的材質(zhì)不同或關(guān)鍵尺寸不同。在某些實(shí)施例中，第二插塞235的關(guān)鍵尺寸小于第一插塞231的關(guān)鍵尺寸。
另外，第一插塞231、第二插塞235的材質(zhì)例如是鋁、銅、鎢、鉬、金、鉑或其合金。其中，合金除了可以是前述任兩種或更多種金屬的合金(如鋁銅合金)之外，也可以是金屬與非金屬的合金，如摻雜硅的鋁合金、銅合金或銅鋁合金等。第一插塞231與第二插塞235可以具有相同的材質(zhì)，也可以具有不同的材質(zhì)。另外，第一插塞231與下介電層222、源/漏極區(qū)215、間隙壁219之間例如還設(shè)置有阻障層237，且第二插塞235與上介電層225、第一插塞231之間例如還設(shè)置有另一阻障層239。阻障層237、239的材質(zhì)例如是鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或鈦鎢合金等。
下介電層222的材質(zhì)例如是氧化硅、硼磷硅玻璃等絕緣材料。上介電層225的材質(zhì)例如是氧化硅或介電常數(shù)小于4的低介電材料，如HSQ、FSG、Flare、SILK、碳摻雜氧化硅(Carbon Doped Oxide，CDO)、氫化非晶碳(Hydrogenated Amorphous Carbon)、氟化非晶碳(Fluorinated AmorphousCarbon)、Parylene、PAE(Poly(arylene ethers))、Cyclotene、SiO2氣凝膠(Aerogel)、SiO2干凝膠(Xerogel)或是前述介電材料的組合等，而下介電層222的材質(zhì)也可以選自部分的前述低介電材料。上下介電層222與225間例如還設(shè)有保護(hù)層223，其材質(zhì)可為氮化硅、碳化硅(SiC)、氮氧化硅(SiON)或碳氮化硅(SiCN)。
上介電層225與復(fù)合插塞230上還設(shè)有介電層240，其中設(shè)有與復(fù)合插塞230電性連接的導(dǎo)線250。介電層240的材質(zhì)例如是氧化硅、硼磷硅玻璃或前述低介電材料，而導(dǎo)線250的材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金。
上述實(shí)施例中的復(fù)合插塞雖是以連接MOS晶體管的源/漏極區(qū)、柵極的共享接觸窗插塞為例作說明，然而，本發(fā)明的復(fù)合插塞并不限于是接觸窗插塞，也可以是電性連接至導(dǎo)線的介層窗插塞。
由于本發(fā)明提出的內(nèi)連線結(jié)構(gòu)中的復(fù)合插塞230分為上下兩個(gè)部分形成，故可以降低第一插塞231與第二插塞235各自所對(duì)應(yīng)的開口的深寬比。如此即可提高工藝裕度以利于插塞形成，而能防止斷路發(fā)生，增加元件的可靠度。
下面說明本發(fā)明實(shí)施例的內(nèi)連線結(jié)構(gòu)的制造方法，其制造流程圖如圖3A至圖3E所繪示。此內(nèi)連線的制造方法例如是應(yīng)用于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的工藝中。
請(qǐng)參照?qǐng)D3A，首先提供襯底300，其上已形成有隔離結(jié)構(gòu)301與多個(gè)半導(dǎo)體元件310。隔離結(jié)構(gòu)301例如是淺溝渠隔離(STI)結(jié)構(gòu)，其形成方法為本領(lǐng)域技術(shù)人員所周知。
半導(dǎo)體元件310例如是MOS晶體管，包括襯底300上的柵介電層311、柵介電層311上的柵極313和位于柵極313兩側(cè)的襯底300中的源/漏極區(qū)315。柵介電層311的材質(zhì)例如是氧化硅，柵極313的材質(zhì)例如是金屬或摻雜多晶硅等導(dǎo)體材料，且源/漏極區(qū)315摻雜有P型或N型摻雜劑。另外，柵極313上還可設(shè)置金屬硅化物層317，以降低柵極313的阻值，此金屬硅化物層317的材質(zhì)例如是硅化鈦、硅化鎳或硅化鈷。柵極313的側(cè)壁例如還設(shè)置有間隙壁319，其材質(zhì)例如是氧化硅等絕緣材料。
請(qǐng)繼續(xù)參照?qǐng)D3A，接著于襯底300上形成蝕刻中止層320覆蓋住元件310，其材質(zhì)例如是氮化硅，且形成方法例如是化學(xué)氣相沉積法。然后，在蝕刻中止層320上形成一層下介電層321覆蓋住元件310，此下介電層321的頂面高度僅約略高于元件310，且材質(zhì)例如是氧化硅、硼磷硅玻璃等。下介電層321的形成方法例如是先進(jìn)行化學(xué)氣相沉積法沉積介電材料，再以化學(xué)機(jī)械拋光法將其平坦化。
之后，于下介電層321上形成硬掩模層323，其材質(zhì)例如是氮化硅、碳化硅、氮氧化硅或碳氮化硅，且形成方法例如是化學(xué)氣相沉積法。接著，于硬掩模層323上形成圖案化光致抗蝕劑層325，其形成方法例如是先以旋涂方式于硬掩模層323上形成一層光致抗蝕劑材料(未繪示)，并于曝光后進(jìn)行顯影。此光致抗蝕劑材料例如是一種有機(jī)光活化物。
請(qǐng)參照?qǐng)D3A、3B，繼而以圖案化光致抗蝕劑層325為掩模進(jìn)行蝕刻，以移除暴露出的硬掩模層323與下介電層321，而形成開口327。移除掩模層323與下介電層321的方法例如是各向異性的反應(yīng)性離子蝕刻法(ReactiveIon Etch)；而依照材質(zhì)的不同，蝕刻各層所使用的等離子體產(chǎn)生氣體組成也可有所不同。由于蝕刻中止層320與下介電層321的材質(zhì)不同，因此干式蝕刻會(huì)停在蝕刻中止層320上，而可避免柵極313與源/漏極區(qū)315被各向并性蝕刻破壞。
然后，除去殘留的光致抗蝕劑層325，再移除暴露出的蝕刻中止層320，其方法例如是濕蝕刻法。開口327例如是暴露出一柵極313上方的金屬硅化物層317及相鄰的一源/漏極區(qū)315。當(dāng)然，并不是每個(gè)半導(dǎo)體元件310上都會(huì)形成開口327，且某些開口327也可能是只暴露出源/漏極區(qū)315。開口327的位置分布與形狀是依照電路的設(shè)計(jì)而定。
請(qǐng)繼續(xù)參照?qǐng)D3B，接下來于襯底300上依序形成阻障層331與導(dǎo)體層333填滿開口327，再依序移除下介電層321上的導(dǎo)體層333、阻障層331與硬掩模層323，以形成第一插塞335，其方法例如是化學(xué)機(jī)械拋光法。阻障層331的材質(zhì)例如是鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或鈦鎢合金等，其形成方法例如是物理或是化學(xué)氣相沉積法。導(dǎo)體層333的材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金，其中合金還可以摻雜硅。導(dǎo)體層333的形成方法例如是化學(xué)或物理氣相沉積法。
由于以上工藝將下介電層321的頂面高度控制得略高于元件310，因此開口327的深寬比可以大幅地下降，例如是小于等于3，而可提高工藝裕度。在某些實(shí)施例中，開口327的深寬比可小于等于1.5。
接著，請(qǐng)參照?qǐng)D3C，于下介電層321上依序形成保護(hù)層337、介電層339、蝕刻中止層341、介電層343、頂蓋層345與硬掩模層347。保護(hù)層337的材質(zhì)例如是氮化硅、碳化硅、氮氧化硅或碳氮化硅，其形成方法例如是化學(xué)氣相沉積法。介電層339的材質(zhì)例如是氧化硅或介電常數(shù)小于4的低介電材料，如HSQ、FSG、Flare、SILK、碳摻雜氧化硅(Carbon Doped Oxide，CDO)、氫化非晶碳(Hydrogenated Amorphous Carbon)、氟化鉀(KF)、氟化非晶碳(Fluorinated Amorphous Carbon)、Parylene、PAE(Poly(arylene ethers))、Cyclotene、SiO2氣凝膠(Aerogel)、SiO2干凝膠(Xerogel)或是前述介電材料的組合等，依照介電層339預(yù)定的介電常數(shù)而定。介電層339的形成方法例如是化學(xué)氣相沉積法或旋涂法(Spin-coating)。
蝕刻中止層341的材質(zhì)例如是氮化硅、碳化硅、氮氧化硅或碳氮化硅，其形成方法例如是化學(xué)氣相沉積法。介電層343的材質(zhì)例如是氧化硅或上述介電常數(shù)小于4的低介電材料，其形成方法例如是化學(xué)氣相沉積法或旋涂法。頂蓋層345的材質(zhì)例如是原硅酸四乙酯(TEOS)-氧化硅，且其形成方法例如是化學(xué)氣相沉積法。硬掩模層347的材質(zhì)例如是氮化鈦，其形成方法例如是化學(xué)氣相沉積法。
值得一提的是，上述保護(hù)層337、蝕刻中止層341、頂蓋層345與硬掩模層347的設(shè)置是為了提高對(duì)于后續(xù)光刻、蝕刻工藝的控制，使光致抗蝕劑圖案得以準(zhǔn)確地移轉(zhuǎn)，避免侵蝕其他膜層。而這些膜層的設(shè)置與否或是其他如抗反射層、潤(rùn)濕層(Wetting Layer)等膜層的增設(shè)與否，仍可選擇性地視工藝的需要而定。
請(qǐng)參照?qǐng)D3D，然后于保護(hù)層337、介電層339、蝕刻終中止層341、介電層343、頂蓋層345與硬掩模層347中形成一雙重鑲嵌開口350，其包括下暴露出第一插塞335的介層窗開口357與上通過其上方的導(dǎo)線溝渠355。雙重鑲嵌開口350的形成方法可以是先蝕刻出介層窗開口357，再蝕刻出導(dǎo)線溝渠355；也可以是先形成蝕刻出導(dǎo)線溝渠355，再蝕刻出介層窗開口357。蝕刻這些膜層的方法例如是各向異性的反應(yīng)性離子蝕刻(Reactive Ion Etch)，其所使用的等離子體產(chǎn)生氣體組成可依照各膜層材質(zhì)作調(diào)整。因雙重鑲嵌開口的形成方法為本領(lǐng)域技術(shù)人員所周知，故不再贅述。
接著，請(qǐng)參照?qǐng)D3E，于硬掩模層347上形成阻障層359以及導(dǎo)體層360，再移除介電層343上的導(dǎo)體層360、阻障層359、硬掩模層347及頂蓋層345。其中，阻障層359的材質(zhì)例如是鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或鈦鎢合金，其形成方法例如是化學(xué)氣相沉積法或物理氣相沉積法。導(dǎo)體層360的材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金，其形成方法例如是化學(xué)氣相沉積法或物理氣相沉積法。移除介電層343上的導(dǎo)體層360至頂蓋層345的方法例如是化學(xué)機(jī)械拋光法。此時(shí)導(dǎo)線溝渠355中的導(dǎo)體層360是內(nèi)連線的導(dǎo)線，其經(jīng)由介層窗開口357中的導(dǎo)體層360(即第二插塞)與第一插塞335電性連接。
綜上所述，由于本發(fā)明將插塞分成兩個(gè)階段形成，而各階段中開口的深寬比皆大幅降低，故可防止介電層蝕刻不完全的情形，同時(shí)可避免溝填(Gap Fill)的過程中產(chǎn)生孔洞(Void)缺陷，而得以預(yù)防斷路等問題，達(dá)到提高元件的可靠度與產(chǎn)品良率的功效。
雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種內(nèi)連線結(jié)構(gòu)，位于一襯底上，該襯底上包括一導(dǎo)電部，且該內(nèi)連線結(jié)構(gòu)包括一介電層，配置于該襯底上，并覆蓋住該導(dǎo)電部；一復(fù)合插塞，配置于該介電層中，且電性連接該導(dǎo)電部，該復(fù)合插塞由下而上包括一第一插塞與一第二插塞，且該第二插塞與該第一插塞的材質(zhì)不同或關(guān)鍵尺寸不同；以及一導(dǎo)線，配置于該介電層上，且電性連接該復(fù)合插塞。
2.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其中該第一插塞的深寬比小于等于3。
3.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其中該第一插塞的材質(zhì)選自銅、鎢、鋁、鉬、金、鉑及其合金。
4.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其中該第二插塞的材質(zhì)選自銅、鎢、鋁、鉬、金、鉑及其合金。
5.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其中該介電層由該襯底起包括一下介電層與一上介電層，且該第一插塞位于該下介電層中，該第二插塞位于該上介電層中。
6.如權(quán)利要求5所述的內(nèi)連線結(jié)構(gòu)，其中該上介電層的材質(zhì)包括低介電材料。
7.如權(quán)利要求5所述的內(nèi)連線結(jié)構(gòu)，還包括一保護(hù)層，配置于該下介電層與該上介電層之間。
8.如權(quán)利要求7所述的內(nèi)連線結(jié)構(gòu)，其中該保護(hù)層的材質(zhì)選自氮化硅、碳化硅、氮氧化硅與碳氮化硅。
9.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，還包括一阻障層，位于該復(fù)合插塞與該介電層、該導(dǎo)電部之間。
10.如權(quán)利要求9所述的內(nèi)連線結(jié)構(gòu)，其中該阻障層的材質(zhì)選自鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢及鈦鎢合金。
11.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其中該導(dǎo)電部為一摻雜區(qū)、一柵極、一摻雜區(qū)與一柵極的組合，或是一導(dǎo)線。
12.一種內(nèi)連線結(jié)構(gòu)的制造方法，包括提供一襯底，該襯底上已形成有一導(dǎo)電部；于該襯底上形成一下介電層覆蓋住該導(dǎo)電部；于該下介電層中形成一第一插塞，以電性連接該導(dǎo)電部；于該下介電層與該第一插塞上形成一上介電層；以及于該上介電層中形成一第二插塞與一導(dǎo)線，該第二插塞位于該第一插塞與該導(dǎo)線之間，且電性連接該導(dǎo)線與該第一插塞。
13.如權(quán)利要求12所述的內(nèi)連線結(jié)構(gòu)的制造方法，其中該第一插塞的深寬比小于等于3。
14.如權(quán)利要求12所述的內(nèi)連線結(jié)構(gòu)的制造方法，其中該第一插塞的材質(zhì)選自銅、鎢、鋁、鉬、金、鉑及其合金。
15.如權(quán)利要求12所述的內(nèi)連線結(jié)構(gòu)的制造方法，其中該上介電層由下而上包括一第一介電層、一蝕刻中止層與一第二介電層。
16.如權(quán)利要求15所述的內(nèi)連線結(jié)構(gòu)的制造方法，其中該第一介電層與該第二介電層的材質(zhì)包括低介電材料。
17.如權(quán)利要求15所述的內(nèi)連線結(jié)構(gòu)的制造方法，其中該蝕刻中止層的材質(zhì)選自氮化硅、碳化硅、氮氧化硅、碳氮化硅。
18.如權(quán)利要求12所述的內(nèi)連線結(jié)構(gòu)的制造方法，其中于該上介電層中形成該第二插塞與該導(dǎo)線的方法包括于該上介電層中形成一雙重鑲嵌開口，包括暴露出該第一插塞的一介層窗開口與通過其上方的一導(dǎo)線溝渠；于該上介電層上形成一導(dǎo)體層，其填滿該雙重鑲嵌開口；以及移除該雙重鑲嵌開口以外的該導(dǎo)體層。
19.如權(quán)利要求18所述的內(nèi)連線的制造方法，其中移除該雙重鑲嵌開口以外的該導(dǎo)體層的方法包括化學(xué)機(jī)械拋光法。
20.如權(quán)利要求18所述的內(nèi)連線的制造方法，還包括于該上介電層形成之后、該雙重鑲嵌開口形成之前，于該上介電層上形成用來定義該雙重鑲嵌開口的一硬掩模層。
全文摘要
一種內(nèi)連線結(jié)構(gòu)，配置于包括一導(dǎo)電部的襯底上。此內(nèi)連線結(jié)構(gòu)包括介電層、復(fù)合插塞與導(dǎo)線。其中，介電層配置于襯底上，且覆蓋住導(dǎo)電部。復(fù)合插塞配置于介電層中，且電性連接導(dǎo)電部，并且由下而上包括第一插塞與第二插塞，此第二插塞與第一插塞的材質(zhì)不同或關(guān)鍵尺寸不同。導(dǎo)線配置于介電層上，且電性連接復(fù)合插塞。
文檔編號(hào)H01L21/70GK1979838SQ20051012947
公開日2007年6月13日 申請(qǐng)日期2005年12月9日 優(yōu)先權(quán)日2005年12月9日
發(fā)明者許育豪, 陳銘聰 申請(qǐng)人:聯(lián)華電子股份有限公司