專利名稱：高壓傳感器裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子學，尤其涉及制造半導體器件和結(jié)構(gòu)的方法。
背景技術(shù)：
過去半導體工業(yè)應(yīng)用多種方法形成控制高壓系統(tǒng)的半導體器件，這種高壓系統(tǒng)的一個例子是一個由高壓值的輸入電壓操作的電源控制器。這些現(xiàn)有的半導體器件的一個問題是，不能以連續(xù)的方式檢測高壓值。典型地，用外部電路提供代表高壓值的電壓。例如，控制器可能由幾百伏的電壓操作，而且輸入電壓值可能隨時間改變。為了有效地操作，在控制器運行期間，控制器可能需要在電壓改變時檢測電壓值，不能在半導體芯片上提供檢測高壓的裝置，導致利用外部元件，這將增加系統(tǒng)費用。
因此，需要能檢測高壓信號的半導體器件。


圖1示意性地圖示了根據(jù)本發(fā)明的高壓半導體器件的一部分的實施例的電路圖；圖2說明了根據(jù)本發(fā)明的圖1中的半導體器件的一部分的實施例的放大平面圖；圖3說明了根據(jù)本發(fā)明的圖2的半導體器件的實施例的剖面部分；圖4示意性地圖示了根據(jù)本發(fā)明的高壓半導體器件的一部分的另一實施例的電路圖；圖5說明了根據(jù)本發(fā)明的高壓半導體器件的另一實施例的放大剖面部分；圖6示意性地圖示了根據(jù)本發(fā)明的作為圖1的器件的可替換實施例的高壓半導體器件的一部分的實施例的電路圖；圖7說明了根據(jù)本發(fā)明的圖6的高壓半導體器件的實施例的部分放大平面圖；圖8示意性地圖示了根據(jù)本發(fā)明的利用圖1中高壓半導體器件的系統(tǒng)的一部分的實施例的電路圖。
具體實施例方式
為了簡單和清楚地說明，圖中各組成部分不必按比例，相同的標號在不同的圖中指示同一組成部分。而且，為簡化描述，省略了眾所周知的描述和細節(jié)。這里使用的載流電極表示輸送電流通過裝置的該裝置的一個單元，例如MOS晶體管的源極和漏極，或者雙極性晶體管的發(fā)射極和集電極，或者二極管的陰極和陽極，控制極表示控制電流通過裝置的該裝置的一個單元。例如MOS晶體管的柵極或雙極性晶體管的基極，盡管這里用某一種N溝道或P溝道來說明裝置，本領(lǐng)域的技術(shù)人員將意識到根據(jù)本發(fā)明的互補裝置也是可行的。為使圖清晰，裝置結(jié)構(gòu)的摻雜區(qū)用直線邊沿和精確的拐角來圖示，然而，本領(lǐng)域技術(shù)人員知道，由于摻雜劑的擴散和活化，摻雜區(qū)一般說來并非直線，拐角不是精確的角度。
圖1圖解地說明了高壓半導體器件10的一部分的一個優(yōu)選實施例的電路圖。該器件10形成代表高壓值的輸入電壓的低壓檢測信號。器件10包括接收高壓并在檢出輸出16上產(chǎn)生代表高壓的檢測信號的高壓檢測部件11。當輸入電壓值變化時，檢測信號也變化。形成的器件10還響應(yīng)施加在控制輸入25上的控制信號在輸出24上電流第一輸出電流。
在一個實施例中，部件11是高壓晶體管和器件10中檢測器件28的一部分，器件28形成為包括JFET晶體管18和金屬氧化半導體(MOS)晶體管19的合并晶體管。器件10也可以包含偏置電阻器21來為晶體管19的柵極提供偏置電流。本領(lǐng)域的技術(shù)人員知道器件28中的例如晶體管18和19那樣的晶體管。Tisinger等的美國專利號5,477,175公開了類似晶體管18和19裝置的一個例子，該專利于1995年12月19日公布，通過引用而結(jié)合于此。在其它實施例中，晶體管19可以是其它的例如J-FET或雙極性晶體管那樣的晶體管結(jié)構(gòu)。在其它的實施例中，電阻器21可以是其它結(jié)構(gòu)，比如JEFT。器件10被形成來接收輸入23的輸入電壓并在輸出16上產(chǎn)生檢測信號。
過去，檢測在高壓半導體器件上的高壓值很困難。例如，在某些世界范圍內(nèi)的線路電壓應(yīng)用中，輸入電壓可能超過400伏特(400V)，并且在某些情況下，輸入電壓可能高達700伏特(700V)。例如，用于電源供電系統(tǒng)的變壓器回掃電壓可能增加400伏輸入電壓至700伏。
在下文還將看到，部件11以促進接收這種高壓和響應(yīng)地形成檢測信號的方式構(gòu)成。在一個實施例中，部件11是一個連接在輸入23和施加在包括部件11的半導體器件的最低電壓間的電阻分壓器。盡管可能使用其它值，最低電壓一般使用接地參考電壓。電阻分壓器包含和第二電阻器13串聯(lián)的第一電阻器12，其中在電阻間的公共連接處的公共節(jié)點產(chǎn)生檢測信號。電阻器12只有一端連接到晶體管18或19中的任一個的載流電極或端子。為了方便裝置接收檢測信號，電阻器12的另一端或低壓端不是連接晶體管18和19而連接到輸出16。而且電阻器13的兩端都沒有連接到晶體管18和19的載流極。因此，部件11的低壓端沒有連接到高壓器件28以及晶體管18與19。僅有一個端子連接到器件28以及晶體管18與19，幫助保證檢測信號是低電壓。為最小化部件11的功率損耗，電阻器12和13取很大的阻值。在一個示例性實施例中，電阻器12和13串聯(lián)的總電阻一般不小于約15兆歐姆，但在其它實施例中也可以是其它值。
為了幫助提供器件10的功能，晶體管18的漏極一般連接到輸入23和部件11的第一端子15。電阻器12的第一端子連接到端子15，電阻器12的低壓端子連接到輸出16。部件11的連接端子14連接到器件28的最低電壓點。電阻器13的第一端子連接到輸出16，它的第二端子連接到端子14。晶體管18的源極連接到公共節(jié)點20和晶體管19的漏極上。晶體管19的柵極連接到輸入25和電阻器21的第一端子，它的源極連接到輸出24。電阻器21的第二端子連接到節(jié)點20。圖2將更為詳細地說明晶體管18柵極連接。
圖1中描述的器件10的一個實施例的一部分用一個放大的平面圖2來說明。圖3圖示了在圖2中沿截線3-3的器件10的部分，該描述參考圖2和圖3放大的剖面。部件11的電阻器12和13形成在J-FET18的一部分之上，晶體管18在高壓運行期間，載流子基本上耗盡。晶體管18的耗盡區(qū)允許部件11承受施加于器件10的高壓，并且在輸出16上產(chǎn)生檢測信號。
圖2中，一般用箭頭和虛線來標識晶體管19。一般說來，半導體18和19形成在半導體襯底40的表面上的封閉幾何形狀，典型的封閉幾何形狀有同心的中心而且有交疊的周邊。在優(yōu)選的實施例中，封閉幾何形狀形成為具有各種半徑的的同心的圓或圓弧。為說明清晰，使用了優(yōu)選的實施例。然而，本領(lǐng)域的專業(yè)技術(shù)人員將意識到，其它封閉形狀如橢圓、方形、五邊形、六邊形、叉指等，也可以用來代替圓形，而且晶體管18和19可以有不同的長度和寬度。
在優(yōu)選的實施例中，晶體管18的封閉幾何形狀形成為半徑遞增的同心圓。晶體管19幾何形狀的第一部分形成為一個圓，第二部分形成為一個圓的圓弧，該圓弧半徑大于晶體管18的圓部分的半徑。在襯底40的表面上形成了一個圓形的摻雜區(qū)41。在優(yōu)選實施例中，摻雜區(qū)41的摻雜剖面不是有多層摻雜區(qū)的分級剖面，而是在區(qū)域41基本恒定。這種非分級的摻雜剖面使制造簡化，并減少了造價。應(yīng)該理解摻雜濃度可以隨深度和正?？v向的變化而變化，但是，形成的摻雜剖面不是從在一個位置的高濃度基本上逐漸地向在第二位置的較低摻雜變化。區(qū)域41和襯底40的摻雜類型相反。優(yōu)選地是，襯底40是P型并且電阻率大約為80歐姆-厘米，區(qū)域41是摻雜濃度大約為1E15厘米-3至2E15厘米-3的N型。區(qū)域41一般有7到8微米厚。區(qū)域41的一部分形成了晶體管18和19的一部分。晶體管18的漏極觸點46形成為在襯底40的表面并在區(qū)域41內(nèi)的摻雜區(qū)。觸點46的形狀是一個圓心為47，有第一半徑的第一中空圓。觸點46和區(qū)域41同圓心但半徑比區(qū)域41小。由于觸點46的形狀是中空的圓，在觸點46的下面形成了區(qū)域41的內(nèi)部的第一圓(見圖3)。這第一部分形成了晶體管18的漏極區(qū)。區(qū)域41的第二圓形部分42從觸點46的外圓周向區(qū)域41的外沿44延伸，并且形成了晶體管18的溝道。襯底40和區(qū)域41的界面的功能是用作J-FET晶體管18的柵極。區(qū)域41的第三部分緊鄰邊沿44，并且至少在柵極導體54的一部分下面，一般認為該第三部分是晶體管18的源極和晶體管19的漏極。典型地，襯底40，從而晶體管18的柵極，連接到使用器件10的電路中的最低電勢上。因此，晶體管18的漏極和源極形成為封閉的幾何圖形，其中源極半徑比漏極大。并且，利用一個摻雜區(qū)形成晶體管18的源極、漏極和晶體管19的漏極。
晶體管19的源極區(qū)49形成為在襯底46的表面的一個摻雜區(qū)，并且形成為半徑比晶體管漏極半徑大的圓弧。典型地，源極區(qū)49的內(nèi)部在柵極導體54下面。在源極區(qū)49內(nèi)形成了摻雜區(qū)，該摻雜區(qū)用作晶體管19的源極觸點50。注意，在器件10的分接開口(tap opening)70(見圖2)處，源極區(qū)49和觸點50不連續(xù)，因此，區(qū)域49和觸點50是圓弧。在晶體管18和19外部，觸點區(qū)63形成為襯底40中的摻雜區(qū)。觸點區(qū)63用來把電阻器13的一個末端或端子連接到襯底40。晶體管19的本體(body)區(qū)48形成為在柵極導體54下面的襯底40的表面上的摻雜區(qū)。優(yōu)選地，為了使晶體管18形成為N溝道J-FET晶體管并且晶體管19形成為N溝道MOS晶體管，襯底40、本體區(qū)48和觸點區(qū)63是P型材料，而區(qū)域41、源極區(qū)49和觸點50是N型材料。
在襯底40上形成柵極絕緣體52，它覆蓋了區(qū)域48和至少區(qū)域49的內(nèi)邊沿。典型地，為了使晶體管19更好地運行，絕緣體52是薄層二氧化硅，厚度一般不超過50到60(50-60)納米。在襯底上形成了更厚的絕緣體53，它在觸點61下面并覆蓋部分42。典型地，觸點61連接到圖1中的端子23，一般說來，為幫助在電阻器12、13和下面的硅結(jié)構(gòu)之間提供高的擊穿電壓，絕緣體53至少比絕緣體52厚10到30倍。絕緣體53厚度一般不小于1至2(1-2)微米。形成的柵極導體54用來覆蓋至少絕緣體52的一部分。當導體54形成后，用于導體54的材料也形成在絕緣體53上，并被刻圖以形成如圖2和圖3所示的螺線形圖案。螺線形圖案形成電阻器12和13。典型地，用于導體54的材料是多晶硅。為使電阻器12、13和導體54的電阻率有一個合乎需要的值，用于形成電阻器12和13的多晶硅部分的摻雜可以和導體54相同或不同。在一個實施例中，用于電阻器12、13的多晶硅的片狀電阻不小于約20歐姆/sq.，或者，可以與導體54分離地形成用于電阻器12、13的材料。為使電阻器12、13有高的電阻，圍繞中心47的螺線形圖案的圈數(shù)應(yīng)盡可能多。在螺線形圖案的相鄰部分使用至少最小間距減小了圖案相鄰部分間的電場。在一個實施例中，螺線形圖案有大約35圈。螺線形圖案相鄰圈之間的間距的典型值大約是1到2(1-2)微米。其它圖案可用來形成電阻器12和13。例如，圖案可以形成為橢圓，方形、五邊形、六邊形等，當下面的區(qū)域41有這種形狀時。另一個諸如層間介質(zhì)的絕緣體54，用來遮蓋電阻器12、13、導體54和位于在晶體管18、19外部的襯底40的部分。螺線形圖案相鄰部分間最小間距的使用也減少了跨過絕緣體57的橫向電場，因此減少了擊穿的可能性，并且增加了部件11可檢測的電壓值，所述絕緣體57分隔螺旋形圖案的相鄰部分。應(yīng)指出，為畫圖清晰，絕緣體57沒有示于圖2中。通過絕緣體57中的開口形成導體35，它和螺線形圖案電接觸，并且把圖案形成電阻器12和13。通過絕緣體57中的另一個開口形成另一個導體64，并且它和螺線的末端或端子電接觸，并通過觸點區(qū)63把電阻器13的末端或端子連接到襯底40。通過在絕緣體57中的開口形成另一個導體59，它覆蓋觸點50以形成到其的電接觸以形成器件10的源極導體。觸點61可作為形成導體35、59和64的一部分而形成，也可在其后形成，應(yīng)注意為了畫圖清晰，導體59沒有在圖2中示出。
參考圖2，在器件11的螺線的一圈通過開口70的地方，形成導體35，它延伸經(jīng)過導體54并通過開口70形成了輸出16。接著輸出16可以連接到襯底40上形成的比如運算放大器或比較器那樣的部件(沒有示出)。導體35為了方便和器件10外部的部件電接觸，而伸展到晶體管19的外部。形成的導體64與螺線的末端電接觸，并且通過觸點區(qū)63將電阻器13的一個末端或端子連接到襯底40(圖3)。柵極導體54的一部分被形成來也延伸通過開口70并形成一個連接片(tab)71以促進與柵極導體54的接觸。電阻器21也形成為在器件28之外的襯底40的表面上的摻雜區(qū)，為了與區(qū)域41在邊沿44和節(jié)點20電接觸，電阻器21的一個末端延伸到連接片7的下面(由虛線表示)。電阻器21的第二末端通過金屬連接72連接到連接片71。為了方便產(chǎn)生到區(qū)域48的連接，區(qū)域48的一部分延伸通過開口70。為畫圖清晰，區(qū)域48延伸通過開口70沒有示出。
在操作中，晶體管18的J-FET功能用于平均分配高電場電壓，該電場施加在整個區(qū)域41，特別是區(qū)域42的晶體管18的漏極和源極之間。因此，在晶體管18的開或關(guān)的狀態(tài)，高電場電壓對電阻器12和13的影響都可以忽略，反之也成立。在整個電阻器12和13上平均分配的電勢對處于下面的晶體管18的摻雜區(qū)的影響也可忽略。典型地，襯底40連接到使用器件10的系統(tǒng)的最低電壓上。當高輸入電壓施加到輸入23上時，襯底40和區(qū)域41之間大的電壓差引起晶體管18基本耗盡載流子。這種耗盡將存在于襯底40和晶體管18的部分42中。作為高輸入電壓的結(jié)果，跨過部分42的電勢，一般將引起區(qū)域42基本耗盡，而且晶體管18將工作在夾斷狀態(tài)下。選擇襯底40和區(qū)域41的摻雜濃度，使摻雜濃度低到在施加到輸入23電壓處提供基本上的耗盡。在大多數(shù)實施例中，大于約5V的電壓，典型地，約40到50伏(40V-50V)的電壓施加到輸入23，最好施加大約400至700伏(400-700V)。襯底45和區(qū)域42的聯(lián)合耗盡效應(yīng)可以通過簡單地延伸它們的耗盡區(qū)寬度，而不用超過硅的大約0.3兆伏/厘米的臨界電場，來承受這種高壓。
部件11和底層區(qū)域42的頂表面間的垂直電勢，在任何給定部分由絕緣體53的厚度來承受，盡管有一小部分可能由部件11的材料承受。由于高壓施加于區(qū)域42，并且高壓電施加于電阻器22的一個端子，所以在絕緣體53和器件11之間，只有這些電壓的適中的差仍被垂直地支持。通過絕緣體53的厚度承受了大部分垂直電壓，同時保持電場大大低于絕緣體53的材料的擊穿電場。典型地，材料是二氧化硅，材料相應(yīng)的擊穿電場大約10兆伏/厘米。由于材料的低電阻率，部件11只承受小部分垂直電壓。該材料一般是摻雜的多晶硅，其摻雜濃度不小于大約1×1018到1×1019電子/厘米3。例如，當在輸入23上施加約700伏(700V)電壓時，跨過部件11和絕緣體53的垂直電壓可以是大約60到70伏特(60-70V)。這60到70伏特的垂直電壓中，一般有小于約一伏特的電壓垂直降落在部件11上，其它電壓降在絕緣體53上。一般地，電阻器12和13的圖案上的每一點的電勢和底層區(qū)域42相應(yīng)點的電勢將互相跟蹤。這幫助最小化它們之間的垂直電場值?？赏ㄟ^調(diào)整相對于晶體管18的象觸點46和邊沿44這些部分的絕緣體53上的電阻器11的兩末端的位置來改變可維持的垂直電壓。由于至少部分42基本耗盡載流子，區(qū)域41提供了襯底40和部件11間的隔離。因此，高電場沒有引起襯底40擊穿。從而，區(qū)域41和絕緣體53幫助部件11的運行。本領(lǐng)域技術(shù)人員將意識到，在所有運行情況下，不是所有的載流子從部分42耗盡，而是，絕大部分載流子被耗盡，而且，在這種情況下，該區(qū)域被稱為載流子耗盡區(qū)或耗盡區(qū)或基本載流子耗盡區(qū)。本領(lǐng)域技術(shù)人員也知道，部件11和相應(yīng)電阻器12和13可以形成來覆蓋其它這些的耗盡區(qū)，而且不僅僅是J-FET的耗盡區(qū)。
圖4圖示了器件30的實施例的電路圖，該實施例是圖1中器件10的可替換的實施例。器件30包括一個高壓檢測部件32，它是部件11的可替換實施例。部件32接受高壓并在檢測輸出16上形成檢測信號。電阻器13的一個端子延伸到器件28的有效區(qū)域外面并且形成連接端子14。器件30包括一個節(jié)電開關(guān)22，用于選擇性地將端子14切換到施加于部件32上的最低電壓。開關(guān)22包括開關(guān)控制輸入17，它用來使能或禁用開關(guān)22。例如，開關(guān)22周期性地使能以在輸出16上形成檢測信號，接著在檢測信號被使用后被禁用。禁用開關(guān)22減少32單元的功率損耗并且仍允許部件32類似于部件11形成檢測信號。
圖5圖示了包含部件11的半導體器件150的部分實施例的放大剖面圖。在類似圖2和圖3的襯底40的半導體襯底140上形成器件150。在襯底140的表面形成摻雜區(qū)141。區(qū)域141的摻雜和絕緣特性和區(qū)域41類似，形成觸點161去接收高輸入電壓。節(jié)點161也被形成去和電阻器12的一個端子接觸，并且提供到區(qū)域141的連接，因此，由觸點161接收的高壓施加在區(qū)域141。在襯底140中形成的接觸區(qū)163和區(qū)域63相似。電阻器13的第二末端或端子延伸通過絕緣體53以與區(qū)域163電接觸。和部件11相似，區(qū)域141和絕緣體53是部件32的一部分。器件150可以是脈寬調(diào)制(PMW)電源控制器或者其它類型的可以利用部件11檢測高壓信號連續(xù)變化值的器件的一部分。
圖6圖示了高壓半導體器件80實施例的電路圖，該實施例是器件10的可替換實施例。部件11包括電阻器12但省略電阻器13。電阻器12的一個端子被連接去接收高輸入電壓，第二端子連接到輸出16以為提供低壓檢測信號。和器件10類似，為最小化部件11的功率損耗，電阻器12的值選得很大，典型值不小于15兆歐。
器件80也包括電流鏡，被配置去接收檢測信號，并響應(yīng)地在輸出88上產(chǎn)生輸出電壓，該電壓代表輸入23上接收的高輸入電壓。電流鏡包括鉗位二極管81，比較器晶體管84，電流源85。通過連接晶體管84和電流源85形成輸出88。二極管81把電阻器12的低壓端和在晶體管84的基極的電壓鉗位到固定電壓。電流鏡的端子86一般被連接來接收在輸出24上得到的工作電壓。當在輸入23上的電壓值增加時，流過電阻器12的電流82的值也增加。電流82的增加使晶體管84能導通更多電流并且減少輸出88上的電壓。因此，當輸入23上的高輸入電壓值增加時，輸出88上的檢測信號值響應(yīng)地下降，并且用作比較器輸出，當通過電阻器12的電流比電流源85的電流大時，切換狀態(tài)。應(yīng)理解可用一個電阻代替電流源85，并且輸出88能產(chǎn)生代表在輸入23上接收的電壓值的模擬電壓。
圖6中描述的器件80的實施例的一部分的放大平面圖用圖7來說明這種描述參考了圖6和圖7。圖7中說明的器件80的部分省略了器件80的電流鏡。和器件10類似，形成電阻器12來覆蓋J-FET18的一部分，其在晶體管18工作期間基本耗盡載流子。由于器件80省略了電阻器13，電阻器12的圖案一般延伸以包括圖2和圖3中用作電阻器13的圖案。注意電阻器12的一個端子被連接以接收來自輸入23的高輸入電壓，電阻器12的另一個端子連接到輸出16，而不是連接到晶體管18或19的載流極。
圖8概略地圖示了電源控制系統(tǒng)100的一個具體實施例的一部分。該控制系統(tǒng)利用器件10調(diào)節(jié)系統(tǒng)100的輸出電壓值，系統(tǒng)100接收輸入端110和111之間的體輸入電壓，并且控制電源開關(guān)105以在輸出端112和113之間提供輸出電壓，器件10接收輸入23上的體電壓并提供檢測信號給輸出16。系統(tǒng)100的電源控制系統(tǒng)101有PWM控制器103，控制電路102和器件10。器件10也用來為控制器103和電路102的工作提供啟動電壓。放大器104接收檢測信號并放大該信號，電路102接受放大的檢測信號并處理它而為控制器103提供控制功能。除了其他功能，控制功能可包括線路欠壓檢測和斷路，線路過壓檢測和斷路，輸入功率檢測和限制，用于電流模式斜波補償?shù)木€路前饋(feed-forward)，功率限制，和/或備用操作。本領(lǐng)域技術(shù)人員將理解器件30，80或150也可用來代替器件10。
在另一實施例中，節(jié)點23連接到代替輸入110的開關(guān)105的漏極，并且當開關(guān)105不導通時，放大的檢測信號是可由控制電路102利用來調(diào)節(jié)作為變壓器的回掃電壓的函數(shù)的輸出電壓。當開關(guān)105沒有導通時，控制電路102也可以檢測回掃電壓來測定變壓器在某時間點是否保存有能量。
綜上所述，顯然，公開了一個新的裝置、形成該裝置的方法和使用該裝置的方法。除了其它特征，本發(fā)明包括形成一個覆蓋摻雜區(qū)的高壓部件，該摻雜區(qū)在高壓部件工作期間可基本被耗盡載流子。本發(fā)明還包括形成覆蓋在厚絕緣體上的高壓部件，所述絕緣體例如為場氧化物，它覆蓋摻雜區(qū)的一部分。為使說明清楚，全文使用了“連接”這個詞，然而，它和“耦合”在全文中有相同的意義。相應(yīng)地，“連接”應(yīng)被理解為直接連接或間接連接。
權(quán)利要求
1.一種用于形成高壓檢測部件的方法，該方法包括提供具有第一導電率類型的第一半導體材料的襯底；在襯底的第一部分上形成第二導電率類型的第一摻雜區(qū)，包括形成該第一摻雜區(qū)以可操作地接收輸入電壓；形成來覆蓋第一摻雜區(qū)的一部分的絕緣體，其中所述絕緣體的第一厚度大于MOS晶體管的柵極絕緣體的第二厚度；以及形成覆蓋所述絕緣體的第一電阻器，其中所述第一電阻器的第一端子耦合到第一摻雜區(qū)。
2.權(quán)利要求1的方法，還包括將第一電阻器的第一端子電耦合到襯底。
3.一種高壓部件，包括具有第一導電率類型的半導體材料的襯底；第一晶體管，具有在襯底的第一部分的第二導電率類型的第一摻雜區(qū)；覆蓋第一摻雜區(qū)的一部分的絕緣體；以及形成的覆蓋至少絕緣體的一部分和第一摻雜區(qū)的第一部分的第一電阻器，該第一電阻器的第一端子沒有連接到第一晶體管的載流極上。
4.權(quán)利要求3的高壓部件，還包括第二電阻器，該第二電阻器覆蓋絕緣體，覆蓋第一摻雜區(qū)的第二部分，并且耦合到第一電阻器的第一端子。
5.一種用于形成半導體器件的高壓部件的方法，包括提供有第一導電率類型的第一半導體材料的襯底；在襯底的第一部分形成第二導電率類型的第一摻雜區(qū)；形成覆蓋至少第一摻雜區(qū)的一部分的絕緣體，其中所述絕緣體具有第一厚度；形成覆蓋所述絕緣體的第一電阻器；耦合第一電阻器的第一端子以接收信號，該信號代表施加在第一摻雜區(qū)的信號；以及把第一電阻器的第二端子耦合到高壓部件外部的電路。
6.權(quán)利要求5的方法，還包括把第二電阻器的第一端子耦合到第一電阻器的第一端子。
7.權(quán)利要求6的方法，還包括把第二電阻器的第二端子耦合到襯底。
8.權(quán)利要求5的方法，形成第一摻雜區(qū)的步驟包括形成沒有分級的摻雜剖面的第一摻雜區(qū)。
9.一種用于形成半導體器件的高壓部件的方法包括提供具有第一導電率類型的第一半導體材料的襯底；在襯底的第一部分形成第二導電率類型的第一摻雜區(qū)。形成覆蓋至少第一摻雜區(qū)的一部分的絕緣體，其中所述絕緣體具有第一厚度；形成第一電阻器，其覆蓋至少第一絕緣體的一部分；以及把第一電阻器的第一端子耦合到襯底。
10.一種用于形成半導體器件的高壓部件的方法包括提供具有第一導電率類型的第一半導體材料的襯底；在襯底的第一部分形成晶體管；以及形成覆蓋至少晶體管有源區(qū)域的一部分的第一電阻器，其中所述第一電阻器的第一端子沒有耦合到晶體管。
全文摘要
本發(fā)明涉及高壓傳感器裝置及其方法。在一個實施例中，形成覆蓋摻雜的半導體區(qū)域的高壓部件，該區(qū)域在高壓部件工作期間可被耗盡。
文檔編號H01L27/04GK1819149SQ20051013412
公開日2006年8月16日 申請日期2005年12月26日 優(yōu)先權(quán)日2005年1月25日
發(fā)明者杰斐遜·W.·霍爾, 穆罕默德·T.·庫杜斯 申請人:半導體元件工業(yè)有限責任公司